DE102007015819A1 - Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe - Google Patents

Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe Download PDF

Info

Publication number
DE102007015819A1
DE102007015819A1 DE102007015819A DE102007015819A DE102007015819A1 DE 102007015819 A1 DE102007015819 A1 DE 102007015819A1 DE 102007015819 A DE102007015819 A DE 102007015819A DE 102007015819 A DE102007015819 A DE 102007015819A DE 102007015819 A1 DE102007015819 A1 DE 102007015819A1
Authority
DE
Germany
Prior art keywords
electronic component
circuit board
printed circuit
electronic
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007015819A
Other languages
English (en)
Inventor
Andreas Kugler
Gerhard Dr. Liebing
Karl-Friedrich Becker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Robert Bosch GmbH
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV, Robert Bosch GmbH filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102007015819A priority Critical patent/DE102007015819A1/de
Priority to EP08708914A priority patent/EP2132967A1/de
Priority to PCT/EP2008/051681 priority patent/WO2008119586A1/de
Priority to CN2008800181851A priority patent/CN101682993B/zh
Priority to JP2010501455A priority patent/JP5150720B2/ja
Publication of DE102007015819A1 publication Critical patent/DE102007015819A1/de
Priority to US12/791,565 priority patent/US20100328913A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer elektronischen Baugruppe (21), umfassend mindestens ein elektronisches Bauelement (9), wobei in einem ersten Schritt das mindestens eine elektronische Bauelement (9) auf einer isolierenden Schicht (5) einer leitfähigen Folie (1) befestigt ist, wobei die aktive Seite des elektronischen Bauelementes (9) in Richtung der leitfähigen Folie (1) weist. In einem zweiten Schritt wird die leitfähige Folie (1) mit dem mindestens einen daran befestigten elektronischen Bauelement (9) auf einen Leiterplattenträger (13) auflaminiert, wobei das mindestens eine elektronische Bauelement (9) in Richtung des Leiterplattenträgers (13) weist. Abschließend werden durch Strukturieren der leitfähigen Folie (1) Leiterbahnen (15) ausgebildet und das mindestens eine elektronische Bauteil (9) wird ankontaktiert. Die Erfindung betrifft weiterhin eine elektronische Baugruppe, umfassend mindestens ein elektronisches Bauelement (9), welches mit einer Leiterbahnstruktur auf einem Leiterplattenträger (13) verbunden ist. Das mindestens eine elektronische Bauelement (9) ist im Leiterplattenträger (13) eingebettet und die Leiterbahnstruktur (15, 27) ist an der Oberfläche der Leiterplatte (23) angeordnet.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer elektronischen Baugruppe, umfassend mindestens ein elektronisches Bauelement sowie eine elektronische Baugruppe gemäß dem Oberbegriff des Anspruchs 9.
  • Um elektronische Bauelemente, die in elektronischen Baugruppen auf Leiterplatten eingesetzt werden, verkapseln zu können und um die Flächennutzung auf dem elektronischen Schaltungsträger zu steigern, ist es bekannt, die elektronischen Bauelemente in der Leiterplatte aufzunehmen. Hierdurch ist ein Schutz der elektronischen Bauelemente möglich. Aus US-B 6,512,182 ist es zum Beispiel bekannt, in ein Leiterplattensubstrat Aufnahmen einzufräsen, in welche die elektronischen Bauelemente eingelegt werden. Nach dem Einlegen der elektronischen Bauelemente werden die Aufnahmen aufgefüllt, anschließend geglättet und überlaminiert. Durch das Einbetten der elektronischen Bauelemente lässt sich eine glatte Oberfläche der elektronischen Baugruppe erzielen.
  • Nachteil dieser Baugruppe ist es, dass zunächst Aufnahmen in das Leiterplattensubstrat eingefräst werden, in welches die elektronischen Bauelemente eingesetzt werden. Eine exakte Positionierung der elektronischen Bauelemente ist auf diese Weise nur schwer möglich.
  • Aus DE-A 10 2005 003 125 ist ein Verfahren zur Herstellung einer elektrischen Schaltung bekannt, wobei die Schaltung elektrische Bauelemente aufweist, die mechanisch durch eine Vergussmasse miteinander verbunden sind. Auf mindestens einer Seite der Vergussmasse ist mindestens eine Schicht Leiterbahnen vorgesehen, die die Bauelemente elektrisch miteinander verbindet. Zur Herstellung der Schaltung werden die Bauelemente auf einer Trägerfolie aufgebracht und anschließend mit einer Vergussmasse umgossen. Daran anschließend wird die Trägerfolie entfernt und auf der Seite, auf der die Bauelemente mit der Trä gerfolie verbunden waren, werden ein oder mehrere Schichten von Leiterbahnen aufgebracht, die die Bauelemente elektrisch miteinander verbinden.
  • Nachteil dieses Verfahrens ist es, dass die Trägerfolie rückstandsfrei entfernt werden muss, um eine funktionsfähige Verschaltung der elektrischen Schaltung zu erzielen.
  • Offenbarung der Erfindung
  • Vorteile der Erfindung
  • Das erfindungsgemäße Verfahren zur Herstellung einer elektronischen Baugruppe, umfassend mindestens ein elektronisches Bauelement, umfasst folgende Schritte:
    • (a) Befestigen des mindestens einen elektronischen Bauelementes auf der isolierenden Schicht der leitfähigen Trägerfolie, wobei die aktive Seite des Bauelementes in Richtung der Folie weist,
    • (b) Auflaminieren der leitfähigen Trägerfolie mit dem mindestens einen daran befestigten elektronischen Bauelement auf einen Leiterplattenträger, wobei das mindestens eine elektronische Bauelement in Richtung des Leiterplattenträgers weist,
    • (c) Ausbilden von Leiterbahnen durch Strukturieren der leitfähigen Trägerfolie und Ankontaktieren des mindestens einen elektronischen Bauelements.
  • Durch das Befestigen des mindestens ein elektronischen Bauelementes auf der isolierenden Schicht der leitfähigen Trägerfolie lassen sich die elektronischen Bauelemente exakt positionieren. Beim anschließenden Auflaminieren der leitfähigen Trägerfolie mit dem mindestens einen daran befestigten elektronischen Bauelement auf einen Leiterplattenträger, wobei das mindestens eine elektronische Bauelement in Richtung des Leiterplattenträgers weist, wird das mindestens eine elektronische Bauelement vom Leiterplattenträger umschlossen. Hierdurch wird das Bauelement vollständig gekapselt.
  • Durch das Strukturieren der leitfähigen Trägerfolie werden auf einfache Weise die notwendigen Leiterbahnen hergestellt. Eine schnelle und kostengünstige Fertigung der elektronischen Baugruppe ist hierdurch möglich.
  • In einer bevorzugten Ausführungsform wird das mindestens eine elektronische Bauelement nach dem Befestigen auf der leitfähigen Trägerfolie von einer Polymermasse umschlossen.
  • Das Umschließen des mindestens ein elektronischen Bauelementes mit der Polymermasse führt zu einem zusätzlichen Schutz des Bauelementes. Hierdurch wird auch bei empfindlichen Bauelementen die Gefahr einer Beschädigung deutlich gemindert.
  • Die Polymermasse, mit der das mindestens eine elektronische Bauelement umschlossen wird ist zum Beispiel eine Niederdruckpressmasse, beispielsweise eine Expoxy-Niederdruckpressmasse. Die Niederdruckpressmasse wird zum Beispiel durch ein Spritzpressverfahren aufgebracht. In der Polymermasse können zusätzlich Platzhalter zum Beispiel für dickere Dielektrika freigehalten werden. Diese können jedoch auch als Einlegeteile beim Umspritzen des mindestens einen elektronischen Bauelementes mit umspritzt werden.
  • Das Befestigen des mindestens ein elektronischen Bauelementes erfolgt vorzugsweise durch Aufkleben. Hierzu ist es bevorzugt, dass die leitfähige Trägerfolie eine Klebeschicht aufweist. Die Klebeschicht bildet dabei vorzugsweise gleichzeitig die isolierende Schicht. Die leitfähige Trägerfolie ist dabei zum Beispiel eine selbstklebende leitfähige Trägerfolie. Das Aufkleben kann durch Heiß- und Druckprozesse erfolgen. Dies ist zum Beispiel auch ein Heißklebprozess.
  • Die leitfähige Trägerfolie, die eingesetzt wird, ist zum Beispiel eine Kupferfolie, wie sie auch als RCC-Material aus der Leiterplattentechnik bekannt ist. Weitere geeignete leitfähige Folien sind beispielsweise LCP-Folien oder FEP-Folien. Als Metall eignet sich neben Kupfer zum Beispiel auch Aluminium.
  • In einer bevorzugten Ausführungsform werden vor dem Aufbringen des mindestens einen elektronischen Bauelementes auf die leitfähige Trägerfolie in Schritt (a) Justagemarken in die leitfähige Trägerfolie eingebracht. Die Justagemarken sind zum Beispiel Löcher oder Sacklöcher mit einem beliebigen Querschnitt. Diese können zum Beispiel durch Ätzen, Stanzen oder Bohren in die leitfähige Trägerfolie eingebracht werden. Die Justagemarken werden dabei auf der dem mindestens ein elektronischen Bauelement gegenüberliegenden Seite der leitfähigen Trägerfolie angebracht. Durch die Justagemarken lässt sich auch nach dem Umschließen des mindestens ein elektronischen Bauelementes mit der Polymermasse bzw. nach dem Auflaminieren der leitfähigen Trägerfolie auf den Leiterplattenträger die genaue Position des mindestens einen elektronischen Bauelementes bestimmen. Dies ist für die Kontaktierung des mindestens einen elektronischen Bauelementes erforderlich. Alternativ eignen sich als Justagemarken zum Beispiel auch Bauelemente, mit denen die leitfähige Folie bestückt ist. An den Stellen, an denen die Bauelemente angeordnet sind, wird die leitfähige Folk vorzugsweise freigebohrt oder geröntgt, um die Bauelemente zu erkennen.
  • Daneben können die Justagemarken selbstverständlich auch jede andere dem Fachmann bekannte Form aufweisen.
  • An den Positionen, an denen das mindestens eine elektronische Bauelement mit der leitfähigen Trägerfolie elektrisch kontaktiert werden soll, werden vorzugsweise Löcher eingebracht. Zur Kontaktierung der leitfähigen Trägerfolie mit dem mindestens einen elektronischen Bauelement werden die Löcher zum Beispiel metallisiert. Das Einbringen der Löcher erfolgt zum Beispiel durch Laserbohren. Die Positionen, an denen die Löcher eingebracht werden, werden anhand der Justagemarken bestimmt.
  • Das Metallisieren der Löcher, um einen Kontakt des elektronischen Bauelementes mit der leitfähigen Trägerfolie zu erzielen, erfolgt nach dem Fachmann bekannten Verfahren. Das Metallisieren kann zum Beispiel durch stromlose Metallabscheidung erfolgen. Die stromlose Metallabscheidung ist ein übliches Verfahren, welches in der Leiterplattenherstellung eingesetzt wird. Das Metallisieren der Löcher erfolgt vorzugsweise mit Kupfer.
  • Weitere Leiterbahnen lassen sich zum Beispiel dadurch aufbringen, indem auf die in Schritt (c) strukturierte leitfähige Trägerfolie weitere Lagen, die Leiterbahnen enthalten, aufgebracht werden. Hierzu wird vorzugsweise zunächst ein Dielektrikum aufgebracht, durch welches die in Schritt (c) ausgebildeten Leiterbahnen abgedeckt werden. Gleichzeitig erfolgt hierdurch eine Isolierung der Leiterbahnen, damit kein unerwünschter elektrischer Kontakt mit den Leiterbahnen der nachfolgend aufgebrachten Schicht erfolgt. Daran anschließend werden auf das Dielektrikum nach dem Fachmann bekannten Verfahren weitere Leiterbahnen aufgebracht. Die weiteren Lagen, die Leiterbahnen enthalten, können alternativ auch durch Aufbringen weiterer leitfähiger Folien auf die erste Lage und anschließendem Strukturieren der Folie zur Ausbildung von Leiterbahnen hergestellt werden.
  • Um beim Betrieb der elektronischen Baugruppe entstehende Wärme abzuführen, ist es bevorzugt, dass das mindestens eine elektronische Bauelement nach dem Auflaminieren der leitfähigen Trägerfolie auf den Leiterplattenträger in Schritt (b) auf der von der leitfähigen Trägerfolie wegweisenden Seite mit einem Metallkern kontaktiert wird, so dass der Metallkern nach dem Auflaminieren auf den Leiterplattenträger ebenfalls in der Leiterplatte integriert ist. Das elektronische Bauelement gibt dann im Betrieb Wärme an den Metallkern ab, über welchen diese nach außen abgegeben werden kann.
  • Vorteil des erfindungsgemäßen Verfahrens ist es, dass durch das Umschließen des mindestens ein elektronischen Bauelements mit der Polymermasse bzw. durch das Einbetten des elektronischen Bauelementes in den Leiterplattenträger eine kostengünstige Verkapselung von passiven und aktiven elektronischen Bauelementen erzielt wird. Zudem ist die elektronische Baugruppe durch die komplette Kapselung empfindlicher Bauelemente sehr zuverlässig. Ein weiterer Vorteil der Kapselung ist es, dass hierdurch ein Höhenausgleich ermöglicht wird, wenn unterschiedlich hohe Bauelemente verwendet werden.
  • Weiterhin werden durch das erfindungsgemäße Verfahren risikoreiche Mischtechniken in der Fertigung, zum Beispiel Löten, Kleben und Drahtbonden, vermieden. Bei Einsatz der elektronischen Baugruppe in der Hochfrequenztechnik, das heißt wenn das elektronische Bauelement ein Hochfrequenzbauelement ist, werden reproduzierbare Hochfrequenz-Übergänge durch die planare Ausgangsstruktur, welche durch das erfindungsgemäße Verfahren erzielt wird, erreicht.
  • Das erfindungsgemäße Verfahren erlaubt es auch, gegebenenfalls notwendige Kühlkörper auf Leistungshalbleitern zu integrieren. Diese können zum Beispiel das elektronische Bauelement auf der der leitfähigen Trägerfolie abgewandten Seite kontaktieren. Alternativ ist es auch möglich, dass diese zum Beispiel in die Polymermasse eingebettet werden, mit welcher das mindestens eine elektronische Bauelement umschlossen wird.
  • Durch das erfindungsgemäße Verfahren lässt sich weiterhin eine kostengünstige Verdrahtung und Verkapselung erzielen durch den Einsatz von Prozessen auf vielen Modulen gleichzeitig.
  • Weiterhin betrifft die Erfindung eine elektronische Baugruppe, umfassend mindestens ein elektronisches Bauelement, welches mit einer Leiterbahnstruktur auf einer Leiterplatte verbunden ist, wobei das mindestens eine elektronische Bauelement in die Leiterplatte eingebettet ist und die Leiterbahnstruktur an der Oberfläche der Leiterplatte angeordnet ist. Neben der vorstehend schon erwähnten kostengünstigen Verkapselung und damit hohen Zuverlässigkeit wird die teure Substrat- und Packagetechnik, wie sie derzeit im Stand der Technik eingesetzt wird, ersetzt bzw. auf ein kleines Bauelement reduziert. Zudem ist es bei der erfindungsgemäßen elektronischen Baugruppe möglich, eine komplette Hochfrequenz-Schaltung auf einem Modul inklusive Antennen zu konzentrieren. Die erfindungsgemäß hergestellte elektronische Baugruppe kann als Standard-Bauteil weiterverarbeitet werden.
  • In einer bevorzugten Ausführungsform ist die Leiterbahnstruktur in mehreren Lagen ausgebildet. Hierdurch ist eine gesteigerte Flächennutzung auf einem elektronischen Schaltungsträger möglich. Durch die zusätzlichen Lagen lässt sich die elektronische Baugruppe auf engstem Raum mit Bauteilen bestücken und kontaktieren.
  • Um gut Wärme abführen zu können, die beim Betrieb der elektronischen Baugruppe entsteht, ist es bevorzugt, dass in der Leiterplatte ein Metallkern enthalten ist, der an das mindestens eine elektronische Bauelement metallisch angebunden ist.
  • Neben dem mindestens einen elektronischen Bauelement ist es auch möglich, dass die elektronische Baugruppe ein oder mehrere mechanische Bauelemente enthält.
  • Elektronische Bauelemente, die bei dem erfindungsgemäßen Verfahren bzw. bei der erfindungsgemäß ausgebildeten elektronischen Baugruppe eingesetzt werden, sind alle dem Fachmann bekannten elektronischen Bauelemente, wie sie in der Leiterplattentechnologie und Mikroelektronik verwendet werden. Auch als mechanische Bauelemente kommen alle Bauelemente in Betracht, wie sie in der Leiterplattentechnologie eingesetzt werden.
  • Kurze Beschreibung der Zeichnungen
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen
  • 1 bis 8 mehrere Schritte der Herstellung einer erfindungsgemäßen Vorrichtung.
  • Ausführungsformen der Erfindung
  • In 1 ist eine leitfähige Trägerfolie 1 dargestellt, die eine leitfähige Schicht 3 und eine isolierende Schicht 5 umfasst. Die isolierende Schicht 5 ist vorzugsweise eine Klebschicht oder ein Thermoplast, auf welche elektronische Bauelemente aufgebracht werden können. Auf der Seite der leitfähigen Trägerfolie 1, auf welche sich die leitfähige Schicht 3 befindet werden Justagemarken 7 eingebracht. Die Justagemarken 7 können zum Beispiel durch Ätzen, Stanzen, Bohren, beispielsweise Laserbohren, in die leitfähige Trägerfolie 1 eingebracht werden. Weiterhin ist es möglich, dass die Justagemarken auch mit der leitfähigen Trägerfolie 1 verbundene Bauelemente sind, die freigebohrt oder durch Röntgenmikroskopie detektiert werden. Auch jede andere, dem Fachmann bekannte Form für Justagemarken ist möglich.
  • Die leitfähige Schicht 3 ist vorzugsweise eine Metallschicht. Besonders bevorzugt als Metall ist Kupfer.
  • In einem zweiten Schritt werden auf die isolierende Schicht 5 elektronische Bauelemente 9 aufgebracht. Dies ist in 2 dargestellt. Neben elektronischen Bauelementen 9 ist es auch möglich, dass auf die isolierende Schicht 5 der leitfähigen Trägerfolie 1 mechanische Bauelemente aufgebracht werden. Die elektronischen Bauelemente 9 bzw. mechanischen Bauelemente, die auf die isolierende Schicht 5 der leitfähigen Trägerfolie 1 aufgebracht werden sind übliche Bauelemente, wie sie im Leiterplattenbau eingesetzt werden. Hierbei handelt es sich zum Beispiel um Chips, Prozessoren, Hochfrequenzbauteile, SMD-Komponenten, Antennenmodule, Kühlkörper, MEMS oder MOEMS.
  • Das Aufbringen der elektronischen Bauelemente 9 bzw. mechanischen Bauelemente erfolgt vorzugsweise durch Aufkleben auf die isolierende Schicht 5. Hierbei werden die elektronischen Bauelemente 9 so auf der isolierenden Schicht 5 der leitfähigen Trägerfolie 1 platziert, wie die elektronischen Bauelemente 9 später in der elektrischen Schaltung angeordnet sein sollen. Es können auf einzelne oder alle elektronischen Bauelemente 9 Kühlkörper aufgebracht werden, um eine erhöhte Wärmeabfuhr während des Betriebes der elektronischen Bauelemente 9 zu gewährleisten. Die optional vorsehbaren Kühlkörper werden hierbei auf der Seite der elektronischen Bauelemente 9 aufgesetzt, die der leitfähigen Trägerfolie 1 abgewandt ist.
  • Um eine Kapselung von empfindlichen elektronischen Bauelementen 9 zu erzielen, ist es möglich, diese mit einer Polymermasse 11 zu umschließen. Dies ist in 3 dargestellt. Die Polymermasse 11 ist zum Beispiel eine Expoxy-Niederdruckpressmasse. In die Polymermasse 11 können, wenn erforderlich, zum Beispiel Platzhalter für dickere Dielektrika, die zum Beispiel für Antennen oder Kühlkörper verwendet werden, umspritzt werden. Das Umhüllen mit der Polymermasse 11 erfolgt zum Beispiel mittels eines Spritzpressverfahrens. Die Platzhalter können zum Beispiel als Vertiefungen oder Wannen ausgeformt sein. Neben dem Spritzpressverfahren ist jedoch auch jedes andere, dem Fachmann bekannte Verfahren, einsetzbar, mit dem sich die elektronischen Bauelemente 9 mit der Polymermasse 11 ummanteln lassen. Zusätzlich hat die Ummantelung mit der Polymermasse 11 den Vorteil, dass ein Höhenausgleich bei Bauelementen 9 mit unterschiedlicher Dicke möglich ist. Dies ist vorteilhaft für den nachfolgenden Laminierprozess. Bauteile können zudem auf abziehbarer Folie vorverkapselt werden und nach Abziehen der Folie auf die Trägerfolie 1 montiert werden.
  • Nach dem Aufbringen der elektronischen Bauelemente 9 auf die leitfähige Trägerfolie 1 oder, wenn die elektronischen Bauelemente 9 von der Polymermasse umschlossen werden sollen, nach dem Umschließen der elektronischen Bauelemente 9 mit der Polymermasse 11, wird die leitfähige Folie 1 auf Leiterplattenzuschnitt zugeschnitten.
  • Nach dem Zuschneiden wird die leitfähige Folie 1 mit den darauf angebrachten elektronischen Bauelementen 9 und gegebenenfalls weiteren mechanischen Bauelementen, die hier nicht dargestellt sind, auf einen Leiterplattenträger 13 auflaminiert. Dies ist in 4 dargestellt. Bei der hier dargestellten Ausführungsvariante ist die leitfähige Folie 1 mit den elektronischen Bauelementen 9 auf den Leiterplattenträger 13 auflaminiert worden, ohne dass die elektronischen Bauelemente 9 von der Polymermasse 11 umschlossen worden sind. Erfindungsgemäß wird aber auch die in 3 dargestellte Ausführungsform, bei der die elektronischen Bauelemente 9 von der Polymermasse 11 umschlossen sind, auf den Leiterplattenträger 13 auflaminiert. Das Auflaminieren erfolgt dabei nach dem Fachmann bekannten Verfahren. Der Leiterplattenträger 13 wird erfindungsgemäß derart auf die leitfähige Folie 1 auflaminiert, dass die elektronischen Bauelemente 9 oder die von der Polymermasse 11 umschlossenen elektronischen Bauelemente 9 vom Leiterplattenträger 13 umschlossen werden. Hierzu wird der Leiterplattenträger 13 auf der Seite auf die leitfähige Folie 1 auflaminiert, auf der auch die elektronischen Bauelemente 9 angebracht sind.
  • Im Allgemeinen wird hierzu bei Bauelementen 9, deren Bauteildicke größer als 0,1 mm ist, zunächst ein glasfaserverstärktes und an den Stellen der Bauelemente 9 vorgebohrtes ausgehärtetes Leiterplattenmaterial auf die Folie aufgelegt. Hierauf wird ein Prepreg und gegebenenfalls ein weiteres ausgehärtetes Leiterplattenmaterial aufgelegt. Dieser Stapel wird dann in einem Laminierprozess verpresst. Das ausgehärtete Leiterplattenmaterial ist üblicherweise ein glasfaserverstärktes Epoxidharz. Es ist jedoch auch jedes andere geeignete, dem Fachmann bekannte Material einsetzbar. Als Prepreg wird im Allgemeinen ebenfalls ein Epoxidharz eingesetzt. Dieses ist jedoch noch nicht vollständig ausgehärtet. Durch Aufbringen von Druck und einer erhöhten Temperatur härtet das Prepreg vollständig aus, wodurch sich dieses mit dem ausgehärteten Leiterplattenmaterial verbindet. Der Verbund aus Prepreg und ausgehärtetem Leiterplattenmaterial bildet den Leiterplattenträger 13.
  • Nach dem Auflaminieren der leitfähigen Folie 1 mit den elektronischen Bauelementen 9 bzw. mit den gegebenenfalls von der Polymermasse 11 umschlossenen elektronischen Bauelementen 9 auf den Leiterplattenträger 13 werden an den Anschlussstellen der elektronischen Bauelemente 9 Löcher 17 in die Trägerfolie 1, umfassend die leitfähige Schicht 3 und die isolierende Schicht 5, eingebracht. Die richtige Positionierung der Löcher 17 kann durch die anfangs eingebrachten Justagemarken 7 ermittelt werden. Hierdurch ist es möglich genau an den Positionen, an denen sich die elektrischen Anschlüsse der elektronischen Bauelemente 9 befinden, die Löcher 17 zu erzeugen.
  • Üblicherweise werden gleichzeitig mit dem Einbringen der Löcher 17 zur Kontaktierung der elektronischen Bauelemente 9 mit der leitfähigen Schicht 3 oder direkt im Anschluss daran Kühlkanäle 31, wie sie in den 7 und 8 dargestellt sind, in den Leiterplattenträger 13 gebohrt. Hierzu wird zum Beispiel ein Laserbohrverfahren eingesetzt. Wenn auch die Löcher 17 durch ein Laserbohrverfahren erzeugt werden, wird für die Kühlkanäle 31 vorzugsweise ein zweiter Laser eingesetzt. Es können aber auch alle Löcher 17 und Kühlkanäle 31 mit dem gleichen Laser gebohrt werden.
  • Durch Metallisierung werden die elektronischen Bauelemente 9 mit der leitfähigen Schicht 3 elektrisch kontaktiert. Dies ist in 6 dargestellt. Zur Metallisierung wird durch dem Fachmann bekannte Verfahren, zum Beispiel durch stromlose Metallabscheidung, Metall 19 in den Löchern 17 abgeschieden. Dieses Metall verbindet die Anschlüsse der elektronischen Bauelemente 9 mit der Leiterbahnstruktur 15. Ein elektronischer Kontakt wurde hergestellt. Üblicherweise ist das Metall 19, welches zur Metallisierung eingesetzt wird, Kupfer. Für die Metallisierung wird im Allgemeinen zunächst stromlos eine Startmetallisierung aus Palladium abgeschieden. Daran anschließend erfolgt eine galvanische Kupferabscheidung. Das Metall 19 kann die Form einer Hülse einnehmen oder die Löcher 17 vollständig füllen.
  • Nach dem Einbringen der Löcher 17 für die Kontaktierung der elektronischen Bauelemente 9 in die leitfähige Folie 1 und der Metallisierung der Löcher 17 wird die leitfähige Schicht 3, wie in 5 dargestellt, strukturiert. Das Strukturieren erfolgt dabei durch ein beliebiges, dem Fachmann bekanntes Verfahren. Geeignete Verfahren sind zum Beispiel Ätzverfahren, Photoresistverfahren, Laserbohrverfahren oder Laserablationsverfahren.
  • Durch die Strukturierung der leitfähigen Schicht werden die für die Leiterplatte notwendigen Leiterbahnstrukturen 15 erzeugt.
  • Durch das Einbetten der elektronischen Bauelemente 9 in den Leiterplattenträger 13 wird eine ebene Oberfläche erzielt. Hierdurch ist eine einfache Verarbeitung der Oberfläche möglich.
  • Selbstverständlich ist es jedoch auch möglich, zuerst die Leiterbahnstruktur 15 aus der leitfähigen Folie 1 auszuarbeiten und daran anschließend die Löcher in die leitfähige Folie 1 einzubringen und zu metallisieren.
  • In 7 ist eine elektronische Baugruppe 21 dargestellt. Die elektronische Baugruppe umfasst zwei Leiterplatten 23, die wie in 6 dargestellt aufgebaut sind. Auf die Leiterbahnstruktur 15 ist ein Dielektrikum 25 aufgebracht, um eine weitere Leiterbahnstruktur 27 aufzubringen. Als Dielektrikum 25 eignen sich zum Beispiel Epoxidharze oder FR4-Materialien, die aus der Leiterplattentechnik bekannt sind. Das Aufbringen des Dielektrikums 25 erfolgt mit den üblichen, den Fachmann bekannten Verfahren. So ist es zum Beispiel möglich, das Dielektrikum 25 durch Rakeln, Streichen, Drucken, Auflaminieren, Vorhangguss, Filmcoating, Spray-Coating oder ähnliche Verfahren aufzubringen.
  • Auf das Dielektrikum 25 wird eine weitere Leiterbahnstruktur 27 aufgebracht. Hierzu ist es möglich, zunächst vollflächig eine leitfähige Schicht aufzutragen, die anschließend strukturiert wird.
  • Bevorzugt ist es auch möglich, auf die erste Leiterbahnstruktur 15 eine weitere leitfähige Folie 1 aufzutragen und aus der leitfähigen Schicht der zweiten leitfähigen Folie die Leiterbahnstruktur 27 zu strukturieren. Dies erfolgt dann vorzugsweise nach den gleichen Verfahren wie die Strukturierung der leitfähigen Schicht 3 zur Leiterbahnstruktur 15. Nach dem Herstellen der Leiterbahnstruktur 27 können Löcher 29 in das Dielektrikum 25 eingebracht werden, durch welche mittels Metallisierung eine Kontaktierung der Leiterbahnstruktur 27 mit der Leiterbahnstruktur 15 erfolgt.
  • Besonders bevorzugt werden zur Herstellung mehrer leitfähiger, zu Leiterbahnen strukturierter Schichten zunächst das Dielektrikum 25 und anschließend eine leitfähige Folie auflaminiert. Nach dem Auflaminieren des Dielektrikums 25 und der leitfähigen Folie werden zunächst Löcher eingebracht, die anschließend metallisiert werden, um die leitfähige Folie mit darunter liegenden Schichten elektrisch zu verbinden. Daran anschließend wird aus der leitfähigen Folie eine weitere Leiterbahnstruktur 27 herausgearbeitet.
  • Um Wärme von den elektronischen Bauelementen 9 abzuführen, ist es möglich, an der den Leiterbahnstrukturen 15, 27 abgewandten Seite der elektronischen Bauelemente 9 Kühlkanäle 31 in den Leiterplattenträger 13 einzubringen. Die Kühlkanäle 31 können mit einem Metallkern 33 verbunden werden. Über den Metallkern 33 und die Kühlkanäle 31 wird Wärme von den elektronischen Bauelementen 9 abgeführt. Das Anbinden der Kühlkanäle 31 an den Metallkern 33 erfolgt im Allgemeinen über eine Rückseitenmetallisierung oder alternative Anbindungen, bei der die Innenwände der Kühlkanäle 31 mit einer Metallschicht versehen werden. Es ist aber auch möglich, die Kühlkanäle 31 vollständig mit einem Metall zu füllen.
  • Weiterhin ist es auch möglich zwischen dem Metallkern 33 und den elektronischen Bauelementen 9 Kühlelemente vorzusehen. Auch ist es möglich, den Metallkern 33 so zu gestalten, dass dieser die elektronischen Bauelemente 9 direkt kontaktiert.
  • Die Verbindung der Leiterplatten 23 erfolgt vorzugsweise ebenfalls mittels eines Laminierprozesses, wie dies bei Leiterplattenherstellungsprozessen üblich ist.
  • Mit einer Bohrung 35, die durch beide Leiterplatten 23 hindurchfährt, lässt sich die Leiterbahnstruktur 15 der einen Leiterplatte 23 mit der Leiterbahnstruktur 27 der zweiten Leiterplatte 23 verbinden. Der elektrische Kontakt erfolgt zum Beispiel durch eine Metallisierung der Wandung der Bohrung 35. Mittels einer Bohrung 37, die auf dem Metallkern 33 endet, kann die Leiterbahnstruktur 15, 27 mit dem Metallkern 33 elektrisch kontaktiert werden. Hierdurch lässt sich zum Beispiel ein Massekontakt realisieren. Auch bei der Bohrung 37 erfolgt der elektrische Kontakt vorzugsweise mittels einer Metallisierung. Die Metallisierung der Bohrungen 35, 37 wird zum Beispiel durch stromlose oder galvanische Metallabscheidung erzeugt. Alternativ ist es aber zum Beispiel auch möglich, einen Draht durch die Bohrungen 35, 37 zu führen.
  • Die in 8 dargestellte Ausführungsform unterscheidet sich von der in 7 dargestellten Ausführungsform dadurch, dass bei einer Leiterplatte die elektronischen Bauelemente 9 nicht mit der Polymermasse 11 ummantelt sind und bei der zweiten Leiterplatte 23, die für die elektronische Baugruppe 21 verwendet wird, die elektronischen Bauelemente 9 mit der Polymermasse 11 umschlossen sind.
  • Neben den in den 7 und 8 dargestellten Ausführungsformen, bei der jeweils zwei Leiterbahnstrukturen 15, 27 übereinander angeordnet sind, ist es auch möglich, dass mehr als zwei Leiterbahnstrukturen auf einer Seite vorgesehen sind. Auch ist es möglich, dass auf der Oberseite und der Unterseite der elektronischen Baugruppe 21 eine unterschiedliche Anzahl an Leiterbahnstrukturen 25, 27 ausgebildet ist.
    • 1
    leitfähige Folie
    3
    leitfähige Schicht
    5
    isolierende Schicht
    7
    Justagemarke
    9
    elektronisches Bauelement
    11
    Polymermasse
    13
    Leiterplattenträger
    15
    Leiterbahnstruktur
    17
    Loch
    19
    Metall
    21
    elektronische Baugruppe
    23
    Leiterplatte
    25
    Dielktrikum
    27
    Leiterbahnstruktur
    29
    Loch
    31
    Kühlkanal
    33
    Metallkern
    35
    Bohrung
    37
    Bohrung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6512182 B [0002]
    • - DE 102005003125 A [0004]

Claims (11)

  1. Verfahren zur Herstellung einer elektronischen Baugruppe (21), umfassend eine Leiterplatte (23) mit mindestens einem elektronischen Bauelement (9), welches folgende Schritte umfasst: (a) Befestigen des mindestens einen elektronischen Bauelementes (9) auf einer isolierenden Schicht (5) einer leitfähigen Folie (1), wobei die aktive Seite des elektronischen Bauelementes (9) in Richtung der leitfähigen Folie (1) weist, (b) Auflaminieren der leitfähigen Folie (1) mit dem mindestens einen daran befestigten elektronischen Bauelement (9) auf einen Leiterplattenträger (13), wobei das mindestens eine elektronische Bauelement (9) in Richtung des Leiterplattenträgers (13) weist, (c) Ausbilden einer Leiterbahnstruktur (13) durch Strukturieren der leitfähigen Folie (1) und Ankontaktieren des mindestens einen elektronischen Bauelements (9).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das mindestens eine elektronische Bauelement (9) nach dem Befestigen auf der leitfähigen Folie (1) von einer Polymermasse (11) umschlossen wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die leitfähige Folie (1) eine Klebeschicht aufweist, wobei die Klebeschicht gleichzeitig die isolierende Schicht (5) bildet.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass vor dem Aufbringen des mindestens einen elektronischen Bauelementes (9) auf die leitfähige Folie (1) in Schritt (a) Justagemarken (7) in die leitfähige Folie (1) eingebracht werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass in die leitfähige Folie (1) an den Positionen, an denen das mindestens eine elektronische Bauelement (9) mit der leitfähigen Folie (1) elektrisch kontaktiert werden soll, Löcher (17) eingebracht werden.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Löcher (17) zur Kontaktierung der leitfähigen Folie (1) mit dem mindestens einen elektronischen Bauelement (9) metallisiert werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass auf die in Schritt (c) strukturierte leitfähige Folie (1) weitere Lagen, die Leiterbahnstruktur (27) enthalten, aufgebracht werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das mindestens eine elektronische Bauelement (9) vor dem Auflaminieren in Schritt (b) auf der von der leitfähigen Folie (1) wegweisenden Seite mit einem Metallkern (33) kontaktiert wird, so dass der Metallkern (33) nach dem Auflaminieren auf den Leiterplattenträger (13) ebenfalls in der Leiterplatte (23) integriert ist.
  9. Elektronische Baugruppe, umfassend mindestens ein elektronisches Bauelement (9), welches mit einer Leiterbahnstruktur (15, 27) auf einer Leiterplatte (23) verbunden ist, dadurch gekennzeichnet, dass das mindestens eine elektronische Bauelement (9) in einem Leiterplattenträger (13) eingebettet ist und die Leiterbahnstruktur (15, 27) an der Oberfläche der Leiterplatte (23) angeordnet ist.
  10. Elektronische Baugruppe nach Anspruch 9, dadurch gekennzeichnet, dass die Leiterbahnstruktur (15, 27) in mehreren Lagen ausgebildet ist.
  11. Elektronische Baugruppe nach Anspruch 9 oder 10 dadurch gekennzeichnet, dass in der Leiterplatte (23) ein Metallkern (33) enthalten ist, der an das mindestens eine elektronische Bauelement (9) metallisch angebunden ist.
DE102007015819A 2007-03-30 2007-03-30 Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe Withdrawn DE102007015819A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102007015819A DE102007015819A1 (de) 2007-03-30 2007-03-30 Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
EP08708914A EP2132967A1 (de) 2007-03-30 2008-02-12 Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
PCT/EP2008/051681 WO2008119586A1 (de) 2007-03-30 2008-02-12 Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
CN2008800181851A CN101682993B (zh) 2007-03-30 2008-02-12 用于制造电子组件的方法以及电子组件
JP2010501455A JP5150720B2 (ja) 2007-03-30 2008-02-12 電子アッセンブリーの製造方法並びに電子アッセンブリー
US12/791,565 US20100328913A1 (en) 2007-03-30 2010-06-01 Method for the producing an electronic subassembly, as well as electronic subassembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007015819A DE102007015819A1 (de) 2007-03-30 2007-03-30 Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe

Publications (1)

Publication Number Publication Date
DE102007015819A1 true DE102007015819A1 (de) 2008-10-09

Family

ID=39535385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007015819A Withdrawn DE102007015819A1 (de) 2007-03-30 2007-03-30 Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe

Country Status (5)

Country Link
EP (1) EP2132967A1 (de)
JP (1) JP5150720B2 (de)
CN (1) CN101682993B (de)
DE (1) DE102007015819A1 (de)
WO (1) WO2008119586A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105848416B (zh) * 2016-03-31 2019-04-26 华为技术有限公司 一种基板及移动终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
DE102005003125A1 (de) 2005-01-21 2006-07-27 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008733A2 (en) * 2003-07-14 2005-01-27 Avx Corporation Modular electronic assembly and method of making
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
DE102005003125A1 (de) 2005-01-21 2006-07-27 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe

Also Published As

Publication number Publication date
JP5150720B2 (ja) 2013-02-27
CN101682993B (zh) 2012-03-21
CN101682993A (zh) 2010-03-24
WO2008119586A1 (de) 2008-10-09
EP2132967A1 (de) 2009-12-16
JP2010524213A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
EP2260683B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
EP2153707B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
AT515101B1 (de) Verfahren zum Einbetten einer Komponente in eine Leiterplatte
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
WO2006077208A1 (de) Steuermodul
EP2027600A1 (de) Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102007044754A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
WO2013029073A1 (de) Verfahren zur integration eines bauteils in eine leiterplatte oder ein leiterplatten-zwischenprodukt sowie leiterplatte oder leiterplatten-zwischenprodukt
EP2421339A1 (de) Verfahren zum Einbetten von elektrischen Komponenten
DE102007015819A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
DE202009009950U1 (de) Elektronische Baugruppe
WO2009098033A1 (de) Verfahren zum herstellen einer leiterplatte
DE102018204552A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
EP1684341A2 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
EP3503694B1 (de) Verfahren zum herstellen einer wärmeleitenden verbindung zwischen einem leistungsbauteil und einer metallischen schicht eines schaltungsträgers
DE102018204553B4 (de) Leistungselektronikmodul für Kraftfahrzeuganwendungen
DE102006025553B4 (de) Verfahren zum Herstellen einer elektronischen Baueinheit
DE102006057096B4 (de) Verfahren zur Befestigung einer Leiterplatte auf einer Bodenplatte und kurzschlusssichere Anordnung einer Leiterplatte auf einer elektrisch leitenden Bodenplatte
DE102006023168B4 (de) Herstellungsverfahren für eine elektronische Schaltung
DE102021112814A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE10330754A1 (de) Verfahren zur Herstellung einer elektrischen Schaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20140227

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee