CN101682993A - 用于制造电子组件的方法以及电子组件 - Google Patents

用于制造电子组件的方法以及电子组件 Download PDF

Info

Publication number
CN101682993A
CN101682993A CN200880018185A CN200880018185A CN101682993A CN 101682993 A CN101682993 A CN 101682993A CN 200880018185 A CN200880018185 A CN 200880018185A CN 200880018185 A CN200880018185 A CN 200880018185A CN 101682993 A CN101682993 A CN 101682993A
Authority
CN
China
Prior art keywords
electronic component
circuit board
conducting film
electronic
printed conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880018185A
Other languages
English (en)
Other versions
CN101682993B (zh
Inventor
A·库格勒
K·-F·贝克
G·利宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN101682993A publication Critical patent/CN101682993A/zh
Application granted granted Critical
Publication of CN101682993B publication Critical patent/CN101682993B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及用于制造一种电子组件(21)的方法，该电子组件包括至少一个电子元件(9)，其中在一个第一步骤中所述至少一个电子元件(9)被固定到导电膜(1)的绝缘层(5)上，其中该电子元件(9)的有源侧朝向该导电膜(1)的方向。在一个第二步骤中其上固定有所述至少一个电子元件(9)的导电膜(1)被层压到电路板载体(13)上，其中所述至少一个电子元件(9)朝向该电路板载体(13)的方向。接着通过结构化该导电膜(1)来构造印制导线(15)，并所述至少一个电子元件(9)被接触。本发明还涉及一种电子组件，其包括至少一个电子元件(9)，所述至少一个电子元件与电路板载体(13)上的印制导线结构相连接。所述至少一个电子元件(9)嵌入到该电路板载体(13)中，并且该印制导线结构(15，27)设置在该电路板(23)的表面上。

Description

用于制造电子组件的方法以及电子组件
当前技术
本发明涉及用于制造包含有至少一个电子元件的电子组件的方法，以及根据权利要求9的前序部分所述的一种电子组件。
为了能够封装被插入到电路板上电子组件中的电子元件，并且为了提高电子电路载体上的面积利用，已知的是把电子元件接收在电路板中。由此实现了对电子元件的保护。在US-B 6,512,182中比如就公开了在电路板基质中铣削出接收部，把电子元件插入到接收部中。在插入电子元件之后接收部被填充，接着被磨平并被层压。通过嵌入电子元件可以实现电子组件的表面平滑。
该组件的缺点是，首先在电路板基质中铣削出接收部，电子元件被插入到该接收部中。以这种方式仅仅难以精确地定位电子元件。
在DE-A 10 2005 003 125中公开了用于制造电子电路的方法，其中该电路具有电子元件，这些电子元件通过一种灌注材料来相互机械连接。在灌注材料的至少一侧，至少一层设置有印制导线，该印制导线把电子元件相互电连接。为了制造这种电路，电子元件被施加在一个载体膜上，并接着用灌注材料来包封。接着该载体膜被去除，并在电子元件与该载体膜相连的一侧上设置一层或多层印制导线，这些印制导线把电子元件相互电气连接。
该方法的缺点是，该载体膜必须无残留地被去除，以实现该电路的有效电路连接。
本发明的公开
本发明的优点
根据本发明的用于制造包含有至少一个电子元件的电子组件的方法，其包括以下的步骤：
(a)把至少一个电子元件固定在导电载体膜的绝缘层上，其中该电子元件的有源侧指向膜的方向，
(b)把其上固定有至少一个电子元件的导电载体膜层压在一电路板载体上，其中所述至少一个电子元件指向该电路板载体的方向，
(c)通过结构化导电载体膜来形成印制导线，并且所述至少一个电子元件被接触(ankontaktieren)。
通过把至少一个电子元件固定在导电载体膜的绝缘层上，可以精确地定位电子元件。在随后把其上固定有至少一个电子元件的导电载体膜层压到电路板载体上时，其中所述至少一个电子元件朝向该电路板载体的方向，所述至少一个电子元件被电路板载体包围。由此元件被完全封装。
通过结构化导电载体膜，以简单的方式制造了必要的印制导线。由此实现了电子组件的快速而价格合理的制造。
在一个优选的实施方案中，所述至少一个电子元件在固定到该导电载体膜上之后被聚合物材料包围。利用该聚合物材料来包围所述至少一个电子元件致使对元件的附加保护。由此即使在敏感元件的情况下也明显减小了损坏的危险。
用于包围所述至少一个电子元件的聚合物材料比如是一种低压成形材料(Niederdruckpressmasse)比如环氧树脂低压成形材料。该低压成形材料比如通过压铸法来施加。在该聚合物材料中可以附加地保留比如用于较厚电介质的占位。但其也可以作为插入部分在对所述至少一个电子元件注塑包封(Umspritzen)时一同被注塑包封。
优选地通过粘贴来进行所述至少一个电子元件的固定。为此，优选的是，该导电载体膜具有粘贴层。该粘贴层在此优选地同时构成绝缘层。该导电载体膜在此比如是一种自粘贴的导电载体膜。所述粘贴可以通过热处理和压力处理来进行。其比如也是一种热粘贴处理。
所使用的导电载体膜比如是一种铜膜，同样其作为RCC材料由电路板技术所已知。其他合适的导电膜比如是LCP膜或FEP膜。作为金属除了铜之外比如铝也是合适的。
在一个优选的实施方案中，在步骤(a)中把所述至少一个电子元件施加到该导电载体膜上之前，将校准标记引入该导电载体膜中。校准标记比如是具有任意截面的孔或盲孔。它们比如可以通过蚀刻、冲压或钻被引入到该导电载体膜中。这些校准标记在此被设置到该导电膜与所述至少一个电子元件相对的一侧上。通过这些校准标记，也可以在利用聚合物材料包围所述至少一个电子元件之后、或者在把该导电载体膜层压到该电路板载体上之后确定所述至少一个电子元件的精确位置。这对于所述至少一个电子元件的接触是需要的。可代替地，比如导电膜所装备的元件作为校准标记也是适合的。在这些元件所设置的位置上，该导电膜优选地被钻孔露出(freigebohrt)或被X射线照射，以识别这些元件。此外该校准标记显然也可以具有专业人员所已知的其他每种形式。
在所述至少一个电子元件应该与该导电载体膜电接触的位置上，优选引入一些孔。为了把该导电载体膜与所述至少一个电子元件相接触，这些孔比如被金属化。比如通过激光钻孔来进行孔的引入。借助校准标记来确定所引入的孔的位置。
按照专业人员所已知的方法来进行孔的金属化，以实现所述电子元件与该导电载体膜的接触。所述的金属化比如可以通过无电流的金属沉积来进行。所述无电流的金属沉积是在电路板制造中所采用的一种常用方法。优选地利用铜来进行孔的金属化。
其他的印制导线比如可以如此来施加，即在步骤(c)中所结构化的导电载体膜上施加包含印制导线的其他覆层(Lage)。在此优选地首先施加电介质，通过该电介质来覆盖在步骤(c)中所构造的印制导线。同时由此进行该印制导线的绝缘，从而不会与之后所施加层的印制导线形成不期望的电接触。之后在该电介质上按照专业人员所已知的方法来施加其他的印制导线。包含印制导线的其他覆层或者也可以通过在该第一覆层上施加另一导电膜，并接着制造膜结构以构造印制导线。
为了散发出电子组件在运行时所产生的热量，优选的是在步骤(b)中把导电载体膜层压到该印制导线载体上之后把所述至少一个电子元件在与该导电载体膜背离的一侧与一金属芯相接触，使得该金属芯在层压到该电路板载体上之后同样集成在该电路板中。那么该电子元件在运行中把热量输出到该金属芯上，通过该金属芯可以向外输出。
本发明方法的优点在于，通过把所述至少一个电子元件用聚合物材料包围或者通过把该电子元件嵌入到电路板载体中实现了无源和有源元件的价格合理的封装。另外该电子组件通过完全封装敏感的元件而是非常可靠的。封装的另一优点是，如果使用了不同高度的元件，那么就由此实现了高度平衡。
另外通过本发明的方法还避免了在制造中比如焊料、胶和焊线的有风险的混合技术。在把所述电子组件应用于高频技术时，也即如果该电子元件是高频电子元件，那么通过由本发明方法所实现的平面输出结构而实现了可再制造的高频过渡。
本发明的方法也允许在必要时在功率半导体上集成必要的散热器。其比如能在与该导电载体膜背离的一侧上接触电子元件。代替地，也可以比如将其嵌入到用于包围所述至少一个电子元件的聚合物材料中。
通过本发明的方法，另外通过同时把该过程应用于许多模块上还可以实现价格合理的布线和封装。
另外本发明还涉及包括至少一个电子元件的一种电子组件，该电子元件在电路板上与印制导线结构相连接，其中所述至少一个电子元件嵌入到该电路板中，并且该印制导线结构设置在该电路板的表面上。除了前述的价格合理的封装以及从而高的可靠性之外，如目前在当前技术中所采用的昂贵的基质技术和封装技术被取代，或者被减少到小的元件上。此外在本发明的电子组件中还可以把完整的高频电路包括天线集中在一个模块上。根据本发明所制造的电子组件可以作为标准元件来进一步处理。
在一个优选实施方案中，该印制导线结构在多个覆层中被构造。由此在电子电路载体上实现了提高的面积利用。通过所述的附加覆层该电子组件可以在最狭窄的空间上装备元件或与元件相接触。
为了能够良好地散发该电子组件运行时的热量，优选的是在该电路板中包含有金属芯，该金属芯金属连接到所述至少一个电子元件上。
除了所述至少一个电子元件之外，该电子组件也可以包含一个或多个机械元件。
在本发明的方法中以及在根据本发明所构造的电子组件中所采用的电子元件全部是专业人员所已知的、如在电路板技术和微电子中所使用的电子元件。作为机械元件也考虑的是在电路板技术中所使用的所有元件。
附图的简述
本发明的实施例在附图中示出，并在下文中详细解释。
其中：
图1至8示出了制造本发明装置的多个步骤。
本发明的实施方案
在图1中示出了一种导电载体膜1，其包括一个导电层3和一个绝缘层5。该绝缘层5优选地是粘贴层或热塑性塑料，其上可以设置电子元件。在该导电载体膜1的、该导电层3所位于的一侧上引入了校准标记7。校准标记比如可以通过蚀刻、冲压、钻比如激光钻孔而被形成于该导电载体膜1中。另外，校准标记也可以是与该导电载体膜1相连接的元件，这些元件被钻孔出或者通过X射线显微技术而被探测。专业人员所已知的其他每种校准标记形式也是可以的。
该导电层3优选地是金属层。作为金属尤其优选的是铜。
在一个第二步骤中，电子元件9被施加到该绝缘层5上。这在图2中示出。除了电子元件9之外，也可以将机械元件施加到该导电载体膜1的绝缘层5上。施加在该导电载体膜1的绝缘层5上的电子元件9或机械元件是如在电路板制造中所采用的通常的元件。在此其比如是芯片、处理器、高频元件、SMD元件、天线模块、散热器、MEMS或MOEMS。
优选通过粘贴到绝缘层5上来进行电子元件9或机械元件的施加。在此该电子元件9被放置到该导电载体膜1的绝缘层5上，如同该电子元件9稍后应设置在电子电路中一样。可以在单个或全部的电子元件9上施加散热器，以保证在电子元件9运行期间提高热输出。可选设置的散热器在此被设置到该电子元件9的与该导电载体膜1相背离的一侧。
为了实现敏感电子元件9的封装，可以将其用聚合物材料11来包围。这在图3中示出。该聚合物材料11比如是一种环氧树脂低压成形材料。如果需要，在该聚合物材料11中比如可以注塑包封用于较厚电介质的占位，其比如用于天线或散热器。比如借助压铸法来进行聚合物材料11的包封。所述占位比如可以作为凹进或槽被形成出。但除了压铸法之外，也可以采用专业人员所已知的、能够用来把电子元件9用聚合物材料11包围的其他每种方法。用聚合物材料11进行包围附加具有的优点是，在元件9具有不同厚度的情况下实现了高度平衡。这对于之后的层压过程是有利的。另外元件也可以被预先封装在可剥离的膜上，并在剥离膜之后就被安装在该载体膜1上。
在把电子元件9施加到该导电载体膜1上之后，或者如果该电子元件9应该被聚合物材料包围，那么就在该电子元件9被聚合物材料11包围之后，该导电膜1就被分切为电路板样式。
除了所述分切之外，该导电膜1连同之上所设置的电子元件9以及在此未示出的、必要时的其他机械元件被层压到电路板载体13上。这在图4中示出。在在此所示的变型实施方案中，该导电膜1连同电子元件9一起已经被层压到该电路板载体13上，而没有将电子元件9用聚合物材料11包围。但根据本发明，在图3中所示的实施形式也被层压到该电路板载体13上，在该实施形式中该电子元件9被聚合物材料11包围。所述层压在此按照专业人员所已知的方法来进行。该电路板载体13根据本发明被层压到该导电膜1上，使得该电子元件9或者由该聚合物材料11所包围的电子元件9被该电路板载体13所包围。为此该电路板载体13被层压到该导电膜1的也施加有电子元件9的一侧。
为此通常在其元件厚度大于0.1mm的元件9的情况下，将一种玻璃纤维强化的并且在该元件9的位置上预先钻孔的、硬化的电路板材料设置到该膜上。之后设置一种预浸材料，并在必要时设置另一硬化的电路板材料。该叠堆然后在一个层压过程中被挤压。硬化的电路板材料通常是一种玻璃纤维强化的环氧树脂。但是也可以采用专业人员所已知的其他每种合适的材料。作为预浸材料通常同样采用了环氧树脂。但其还没有完全被硬化。通过施加压力和提高的温度来将该预浸材料完全硬化，由此其与硬化的电路板材料相连接。这种由预浸材料和硬化电路板材料构成的连接形成了电路板载体13。
在把该导电膜1与该电子元件9以及必要时与由该聚合物材料11包围的电子元件9层压到该电路板载体13上之后，在电子元件9的连接位置上在该载体膜1——包括该导电层3和绝缘层5——中引入一些孔17。这些孔17的正确定位可以通过开头所引入的校准标记7来确定。由此可以精确地在电子元件9的电连接所处的位置上生成孔17。
通常，与孔17的引入(其中所述孔17用于将电子元件9与该导电层3接触)同时地或者直接紧随其后地将冷却通道31钻到该电路板载体13中，如其在图7和8中所示。为此比如采用了一种激光钻孔方法。如果孔17也通过激光钻孔方法来生成，那么对于冷却通道31优选地采用第二激光。但也可以利用相同的激光来钻所有的孔17和冷却通道31。
通过金属化，该电子元件9与该导电层3相电接触。这在图6中示出。为了金属化，通过专业人员所已知的方法、比如通过无电流的金属沉积来在孔17中沉积金属19。该金属把该电子元件9的端子与该印制导线结构15相连接。电子连接被形成。金属化所采用的金属19通常是铜。为了金属化，通常首先无电流地沉积由钯组成的一种初始金属化结构。之后接着进行一种电的铜沉积。该金属19可以采用套筒的形式、或者完全填满孔17。
在为了接触该电子元件9而在该导电膜1中设置孔17以及将孔17金属化之后，该导电层3被结构化，如在图5中所示。所述结构化在此通过专业人员所已知的任意一种方法来进行。合适的方法比如是蚀刻方法、光致抗蚀方法、激光钻孔方法或激光切除方法。
通过结构化该导电层，产生了对于电路板所必要的印制导线结构15。
通过在电路板载体13中嵌入电子元件9，获得了一个平的表面。由此实现了表面的简单加工。
但显然也可以首先由该导电膜1来制备该印制导线结构15，并之后在该导电膜1中设置孔并金属化所述孔。
在图7中示出了一个电子组件21。该电子组件包括两个电路板23，电路板如在图6中所示来构造。在该印制导线结构15上设置了电介质25，以便施加另一印制导线结构27。作为电介质25比如环氧树脂或FR4材料是适合的，其在电路板技术中是公开的。利用常规的、专业人员所已知的方法来进行该电介质25的施加。那么比如可以通过刮涂(Rakeln)、涂敷、印刷、层压、帘式涂布、覆膜、喷涂或类似的方法来施加电介质25。
在该电介质25上设置了另一印制导线结构27。为此可以首先整面地涂覆一个导电层，接着将该导电层结构化。
优选地也可以在该第一印制导线结构15上涂覆另一导电膜1，并由该第二导电膜的导电层来结构化该印制导线结构27。这优选地按照如同结构化该导电层3以形成印制导线结构15一样的方法来进行。在制造该印制导线结构27之后，可以将孔29引入该电介质25中，通过这些孔借助金属化来进行该印制导线结构27与该印制导线结构15的接触。
尤其优选的是，为了制造被结构化为印制导线的多个导电层，首先该电介质25以及接着一个导电膜被层压。在该电介质25和该导电膜层压之后，首先设置孔，这些孔接着被金属化，以把该导电膜与位于其下的层进行电连接。接着由该导电膜来加工出另一印制导线结构27。
为了从该电子元件9导出热量，可以在该电子元件9的与该印制导线结构15、27背离的一侧将冷却通道31引入在该电路板载体13中。这些冷却通道31可以与金属芯33相连接。通过该金属芯33和该冷却通道31从该电子元件9导出热量。通常通过背面金属化或者代替地给冷却通道31的内壁设置金属层的连接来进行冷却通道31与该金属芯33的连接。但也可以将该冷却通道31完全用金属填充。
另外也可以在金属芯33与电子元件9之间设置冷却元件。也可以如此来设计该金属芯33，使得它与电子元件9直接接触。
如在电路板制造过程中通常的那样，优选地同样借助层压过程来进行该电路板23的连接。
利用贯通两个电路板23的孔35，一个电路板23的印制导线结构15可以与该第二电路板23的印制导线结构27相连接。比如通过孔35内壁的金属化来进行这种电接触。借助结束于金属芯33的孔37，该印制导线结构15、27可以与金属芯33电接触。由此比如可以实现接地。在孔37中也优选地借助金属化来进行电接触。孔35、37的金属化比如通过无电流的或电的金属沉积来生成。但代替地比如也可以通过孔35、37来引入导线。
在图8中所示的实施方案与图7中所示的实施方案不同之处在于，在一个电路板中电子元件9没有用该聚合物材料11包围，并且在被用于该电子组件21的第二电路板23中电子元件9用聚合物材料11包围。
除了在图7和8中所示的、彼此叠置有相应两个印制导线结构15、27的实施方案之外，也可以在一侧设置多于两个印制导线结构。也可以在电子组件21的上侧和下侧构造不同数量的印制导线结构25、27。

Claims (11)

1.用于制造电子组件(21)的方法，其中该电子组件包括具有至少一个电子元件(9)的电路板(23)，该方法包括以下的步骤：
(a)把所述至少一个电子元件(9)固定在导电膜(1)的绝缘层(5)上，其中该电子元件(9)的有源侧朝向该导电膜(1)的方向，
(b)把其上固定有所述至少一个电子元件(9)的导电膜(1)层压到电路板载体(13)上，其中所述至少一个电子元件(9)朝向该电路板载体(13)的方向，
(c)通过结构化该导电膜(1)来构造印制导线结构(13)，并且所述至少一个电子元件(9)被接触。
2.根据权利要求1所述的方法，其特征在于，所述至少一个电子元件(9)在固定在该导电膜(1)上之后被聚合物材料(11)包围。
3.根据权利要求1或2所述的方法，其特征在于，该导电膜(1)具有粘贴层，其中该粘贴层同时构成该绝缘层(5)。
4.根据权利要求1至3之一所述的方法，其特征在于，在步骤(a)中把所述至少一个电子元件(9)施加到该导电膜(1)上之前，将一些校准标记(7)引入该导电膜(1)中。
5.根据权利要求1至4之一所述的方法，其特征在于，在所述至少一个电子元件(9)应当与该导电膜(1)电接触的位置上，将一些孔(17)引入该导电膜(1)中。
6.根据权利要求5所述的方法，其特征在于，这些孔(17)被金属化，以将该导电膜(1)与所述至少一个电子元件(9)相接触。
7.根据权利要求1至6之一所述的方法，其特征在于，将包含有印制导线结构(27)的其他覆层施加到步骤(c)中所结构化的导电膜(1)上。
8.根据权利要求1至7之一所述的方法，其特征在于，所述至少一个电子元件在步骤(b)中在层压到与导电膜(1)背离的一侧上之前与金属芯(33)相接触，使得在层压到该电路板载体(13)上之后该金属芯(33)同样集成在该电路板(23)中。
9.电子组件，其包括至少一个电子元件(9)，该电子元件与电路板(23)上的印制导线结构(15，27)相连接，其特征在于，所述至少一个电子元件(9)嵌入在电路板载体(13)中，并在该电路板(23)的表面上设置有印制导线结构(15，27)。
10.根据权利要求9所述的电子组件，其特征在于，该印制导线结构(15，27)构造于多个覆层中。
11.根据权利要求9或10所述的电子组件，其特征在于，在该电路板(23)中包含有金属芯(33)，该金属芯与所述至少一个电子元件(9)金属连接。
CN2008800181851A 2007-03-30 2008-02-12 用于制造电子组件的方法以及电子组件 Expired - Fee Related CN101682993B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007015819.1 2007-03-30
DE102007015819A DE102007015819A1 (de) 2007-03-30 2007-03-30 Verfahren zur Herstellung einer elektronischen Baugruppe sowie elektronische Baugruppe
PCT/EP2008/051681 WO2008119586A1 (de) 2007-03-30 2008-02-12 Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe

Publications (2)

Publication Number Publication Date
CN101682993A true CN101682993A (zh) 2010-03-24
CN101682993B CN101682993B (zh) 2012-03-21

Family

ID=39535385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800181851A Expired - Fee Related CN101682993B (zh) 2007-03-30 2008-02-12 用于制造电子组件的方法以及电子组件

Country Status (5)

Country Link
EP (1) EP2132967A1 (zh)
JP (1) JP5150720B2 (zh)
CN (1) CN101682993B (zh)
DE (1) DE102007015819A1 (zh)
WO (1) WO2008119586A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
CN105848416B (zh) * 2016-03-31 2019-04-26 华为技术有限公司 一种基板及移动终端

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP2007535123A (ja) * 2003-07-14 2007-11-29 エイブイエックス コーポレイション モジュール式電子アッセンブリーおよび製造方法
FI117369B (fi) * 2004-11-26 2006-09-15 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
DE102005003125A1 (de) 2005-01-21 2006-07-27 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
KR100656751B1 (ko) * 2005-12-13 2006-12-13 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
WO2008119586A1 (de) 2008-10-09
DE102007015819A1 (de) 2008-10-09
EP2132967A1 (de) 2009-12-16
CN101682993B (zh) 2012-03-21
JP5150720B2 (ja) 2013-02-27
JP2010524213A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
JP5064210B2 (ja) 電子モジュール及びその製造方法
KR100687976B1 (ko) 전자 모듈 및 그의 제조 방법
US8076586B2 (en) Heat conduction from an embedded component
US8789271B2 (en) Method for integrating an electronic component into a printed circuit board
CN101982025B (zh) 用于制造电子组件的方法
US8530753B2 (en) Fine wiring package and method of manufacturing the same
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
CN105376936A (zh) 具有集成的功率电子电路系统和逻辑电路系统的模块
US20100328913A1 (en) Method for the producing an electronic subassembly, as well as electronic subassembly
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
CN102124560B (zh) 用于制造电子组件的方法
CN101682993B (zh) 用于制造电子组件的方法以及电子组件
JP2007335675A (ja) 電源装置および電源装置の製造方法
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
JP4527292B2 (ja) 半導体パワーモジュール
JP3293202B2 (ja) 半導体装置及びその製造方法
KR101437988B1 (ko) 인쇄회로기판 및 이를 제조하는 방법
US20110000704A1 (en) Printed Circuit Board and Method of Manufacturing the Same
CN112582368B (zh) 电路载体、封装及其制造方法
EP4068348B1 (en) Metal substrate structure and method of manufacturing a metal substrate structure for a semiconductor power module and semiconductor module
KR101251660B1 (ko) 인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드,그리고 인쇄회로기판의 제조방법 및 ｐｃｂ 카드의제조방법
JPH08167676A (ja) 半導体装置
CN116326220A (zh) 用于制造印刷电路板的方法和具有至少一个嵌入式电子组件的印刷电路板
CN117279205A (zh) 具有内埋件的线路板及其制作方法
CN116013870A (zh) 嵌埋器件封装基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20190212