CN116326220A - 用于制造印刷电路板的方法和具有至少一个嵌入式电子组件的印刷电路板 - Google Patents
用于制造印刷电路板的方法和具有至少一个嵌入式电子组件的印刷电路板 Download PDFInfo
- Publication number
- CN116326220A CN116326220A CN202280006754.0A CN202280006754A CN116326220A CN 116326220 A CN116326220 A CN 116326220A CN 202280006754 A CN202280006754 A CN 202280006754A CN 116326220 A CN116326220 A CN 116326220A
- Authority
- CN
- China
- Prior art keywords
- printed circuit
- circuit board
- layer
- board module
- electrically insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000005476 soldering Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 9
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- 238000005553 drilling Methods 0.000 claims description 2
- 238000003698 laser cutting Methods 0.000 claims description 2
- 238000003801 milling Methods 0.000 claims description 2
- 238000004026 adhesive bonding Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 228
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000004744 fabric Substances 0.000 description 7
- 239000003365 glass fiber Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 239000012792 core layer Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明涉及一种用于制造具有至少一个嵌入式电子组件(2)的印刷电路板(1)的方法,具有以下步骤:·制造具有至少一个导电层(4)和至少一个电绝缘层(5)的印刷电路板模块(3),其中所述电绝缘层(5)包围所述电子组件(2)并且所述电子组件(2)的触点(6)与所述至少一个导电层(4)的连接面(7)导电连接,·提供载体层(8),·提供定位层(9),所述定位层具有凹部(10),所述凹部稍微大于所述印刷电路板模块(3)的相应的底面,·将所述定位层(9)安放到载体层(8)上,·将所述印刷电路板模块(3)插入到所述定位层(9)中的凹部(10)中,由此在不焊接或粘合的情况下定位所述印刷电路板模块(2),·将至少一个电绝缘层(11)安放到所述印刷电路板模块(3)和包围所述印刷电路板模块(3)的定位层(9)上,·将导电层(12)安放到覆盖所述印刷电路板模块(3)的至少一个电绝缘层(11)上,·压制这样产生的层序列(13),·在所述印刷电路板模块(3)的连接面(7)的区域中将孔(14)引入到被压制的层序列(13)中直至至少到所述连接面(7)上,和·使所述孔(14)金属化。
Description
技术领域
本发明涉及一种用于制造具有至少一个嵌入式电子组件的印刷电路板的方法和一种具有至少一个嵌入式电子组件的印刷电路板。
背景技术
有时也被称为印刷电路的电气印刷电路板几十年来作为电子组件的载体被用于电气设备、机器、设施并且也用于机动车中。在此情况下通常涉及刚性的印刷电路板,所述印刷电路板一方面将分立器件和高度集成的组件互相电连接并且另一方面作为所述器件和组件的载体起作用。印刷电路板大部分由一个或多个单层组成,所述单层单侧或双侧被覆铜以构成印制导线或走线图。在多层印刷电路板的情况下,各个层或布置在单层上的印制导线通过印刷电路板中的金属化孔互相电连接。
由于要布置在印刷电路板上的电气和电子组件的数量不断增加并且对于印刷电路板而言越来越少的结构空间可用,所以多年来已经存在如下需求:在印刷电路板上实现越来越高的集成和封装密度。为了提高能够布置在确定大小的印刷电路板上的电子组件的数量,已开发了具有越来越小的组件形状和越来越小的端子间距尺寸的电子组件。但是,即使这些措施到现在也经常不再足以能够将所有所需的电子组件布置到印刷电路板的两个外层上。
因此,一些年来,电气或电子组件不仅被布置或嵌入在印刷电路板的这两个外层上,而且被布置或嵌入在印刷电路板的内部中。在此情况下涉及被集成到印刷电路板中的有源或无源电子器件或组件、例如半导体或电阻、电感和电容。通过将电子组件嵌入到印刷电路板中,可以进一步提高每个印刷电路板的电子组件的数量。此外,将组件嵌入在印刷电路板中具有如下优点:保护组件免受环境影响并且防止高电压。此外,通过嵌入同时也实现组件的更好的热连接以及屏蔽,使得可以更好地满足关于EMV的相应的要求。
然而,将电子组件布置或嵌入到印刷电路板中与在制造印刷电路板时提高的耗费相关联。
在从实践中已知的用于制造具有嵌入式电子组件的印刷电路板的方法中,组件首先利用导电粘合剂被粘合到结构化的印刷电路板芯上。紧接着,在其他的在制造多层印刷电路板时常见的过程步骤随着而来之前这样被装配的印刷电路板芯被压制成多层。在该方法中,使用未罩外壳的电子组件(裸芯片),所述电子组件的连接焊盘配备有金层,以便保证充分的电接触。
类似地构建的印刷电路板从US 2009/0084596 Al中已知。在此,首先将核心层安放到具有树脂层的载体层上,在该核心层中构成有凹部。为了将核心层与载体层固定,载体层被加热到40℃至60℃的温度,在所述温度下所使用的树脂软化。紧接着,将未罩外壳的电子组件插入到核心层的凹部中,其中重新将载体层加热到40℃至60℃的温度,以便将组件固定在载体层上。之后,将未固化的树脂层压印到核心层的表面上,其中将树脂层加热到高达150℃至180℃的温度,使得布置在凹部中的电子组件被树脂包围。
为了接触这样被嵌入的电子组件,从覆盖核心层和电子组件的树脂层的上侧直至电子组件的孔利用激光被引入并且紧接着被金属化。树脂层的背离核心层的上侧在此具有铜箔,该铜箔可以通过蚀刻被结构化,以便产生相应的连接面。
在另一已知的用于将电子组件嵌入到印刷电路板中的方法中,使用标准SMD组件,所述标准SMD组件首先用回流法被焊接到结构化的印刷电路板芯上。紧接着,在紧接电路板印刷电路板制造的其他过程步骤之前,这样被装配的芯被压制成多层。
然而,这些已知的方法具有如下缺点:为了定位电子组件,在可以继续构建印刷电路板之前,必须粘合或焊接所述组件或对载体层加热。
发明内容
本发明所基于的任务是说明一种方法,利用该方法可以简单地并且可靠地制造具有至少一个嵌入式电子组件的印刷电路板。此外,应说明一种具有至少一个嵌入式电子组件的印刷电路板,该印刷电路板可以简单地被制造。
该任务在根据专利权利要求1所述的方法的情况下和在根据专利权利要求9所述的印刷电路板的情况下尤其通过如下方式来解决:电子组件在构建印刷电路板时已经嵌入在预制的印刷电路板模块中,该印刷电路板模块具有至少一个导电层和至少一个电绝缘层,其中电绝缘层包围电子组件,并且电子组件的触点与至少一个导电层的连接面导电连接。
在此,根据本发明的方法的特征在于如下步骤:
·提供载体层;
·提供定位层,该定位层具有凹部,所述凹部大于印刷电路板模块的相应的底面,
·将定位层安放到载体层上,
·将印刷电路板模块插入到定位层中的凹部中,
·将至少一个电绝缘层安放到印刷电路板模块和包围印刷电路板模块的定位层上,
·将导电层安放到覆盖印刷电路板模块的至少一个电绝缘层上,
·压制这样产生的层序列,
·在印刷电路板模块的连接面的区域中将孔引入到所压制的层序列中,直至至少到连接面上,以及
·使所述孔金属化。
利用根据本发明的方法所制造的印刷电路板与已知的具有嵌入式电子组件的印刷电路板的区别首先主要在于,电子组件嵌入在印刷电路板模块中。电子组件本身可以构成为未罩外壳的电子组件(裸芯片),该电子组件布置在绝缘单层中,其中导电层、例如铜箔被施加在单层的上侧上和/或下侧上。绝缘层或单层可以是基础材料、例如由热固性塑料和基于不同玻璃纤维织物类型的增强材料组成的复合材料。基础层压件例如可以是如在制造印刷电路板时多年来广泛被使用的FR4基础层压件。
电子组件的触点与至少一个导电层或在该导电层上构成的连接面之间的电连接可以以不同的方式和方法进行。可以设想不仅经由金属化的孔而且经由被引入到中间的绝缘层中的各个导体或金属线的接触。这种具有嵌入式电子组件的印刷电路板模块由电子组件的不同制造商提供。
如先前已阐述的,印刷电路板模块具有至少一个导电层和至少一个电绝缘层。优选地在此规定,印刷电路板模块具有两个外部的导电层,在所述导电层之间布置有至少一个电绝缘层作为中间层。电绝缘层在此可以本身由多个电绝缘单层组成,所述单层在制造印刷电路板模块时优选地通过压制互相连接。然而,印刷电路板模块的具体构成和尤其印刷电路板模块中的电连接的类型在本申请的范围内并不是特别重要。
嵌入式印刷电路板模块的接触经由金属化的孔进行,这些孔至少伸展直到印刷电路板模块的连接面上。这些连接面在此(即使在两个外部的导电层的情况下也)可以只布置在印刷电路板模块的一侧上或布置在印刷电路板模块的两侧上。
在根据本发明的方法中,可以舍弃被插入到定位层中的凹部中的印刷电路板模块的焊接或粘合。也无需在插入印刷电路板模块之前或期间对载体层的加热。更确切地说,可以简单地通过如下方式来定位印刷电路板模块:将该印刷电路板模块插入到定位层的相应的凹部中。为此,定位层中的凹部以其尺寸适配于印刷电路板模块的外部尺寸,也就是说,凹部在还未被压制的状态中仅稍微大于印刷电路板模块。
定位层中的凹部在此被确定尺寸,使得在将印刷电路板模块插入到凹部中之后,印刷电路板模块和包围印刷电路板模块的定位层之间的侧向间距a尽可能小,以便能够实现精确定位。为此,在还未被压制的状态中,在被插入的印刷电路板模块与包围印刷电路板模块的至少一个绝缘层之间存在限定的间距a,所述间距被选择,使得不仅保证印刷电路板模块到凹部中的足够简单的插入而且保证在压制之后印刷电路板模块在凹部中的安全定位。
间距在此仅被选择为大的,使得在凹部的边缘与电子组件之间的间隙可以在压制期间被填充。该间距在此优选地为小于0.5mm,尤其小于0.3mm。为了能够实现印刷电路板模块到凹部中的足够简单的插入,在另一侧上的间距优选地为至少0.1mm,尤其大约0.2mm,由此可以很好地满足两个标准。
在此,如果例如同时在一个相应的板件(Nutzen)中制造多个印刷电路板,则将印刷电路板模块插入到凹部中可以不仅手动地而且自动化地进行。各个印刷电路板的构建例如可以通过如下方式进行:各个层在配准系统中相叠地被定位。为了相叠地精确定位各个层,可以在各个层或板件的边缘区域中构成相应的凹部。
在根据本发明的方法中,印刷电路板的层相继地被重叠,其中在一个中间步骤中,要嵌入的印刷电路板模块被插入到定位层的凹部中并且在此被安放到载体层上。紧接着,在外部的导电层作为上面的层被安放之前,这样被插入的印刷电路板模块被至少一个电绝缘层覆盖。紧接着,具有被嵌入的印刷电路板模块的这样产生的层序列被压制,由此将印刷电路板模块固定在其位置中并且同时将印刷电路板的各个层互相机械连接。当然,在印刷电路板中也可以嵌入多于一个的印刷电路板模块。然后,定位层具有数量与要嵌入的印刷电路板模块的数量相对应的凹部,所述凹部分别适配于各个印刷电路板模块的外部尺寸。
为了电接触嵌入式电子组件,紧接着在印刷电路板模块的连接面的区域中将孔引入到被压制的层序列中。这些孔至少具有这种深度,使得连接面被钻孔。由此可以确保,在所述孔的随后的金属化期间各个连接面的良好的电连接被保证。
被引入到印刷电路板中的孔优选地是盲孔,所述盲孔进入到连接面中几微米。此外,孔然而也可以构成为通孔,其中即使在此情况下连接面到至少一个外部的导电层上的电连接也通过孔的金属化来进行。
由于电子组件嵌入在印刷电路板模块中并且因此也嵌入在印刷电路板中,所以不仅可以实现印刷电路板的更高的封装密度,经由直接包围该组件的材料改进地排出在该组件中形成的热也是可能的。这导致组件的提高的性能。此外,组件的嵌入具有如下优点:通过印刷电路板所实现的电路不能直接被识别出,使得提供改进的防剽窃保护。
在根据本发明的印刷电路板中,载体层首先用作在构建印刷电路板时的最下面的层,使得载体层应具有足够的稳定性。载体层可以是绝缘层,例如是固化的基础材料。作为基础材料可以使用由热固性塑料和基于不同的玻璃纤维织物类型的增强材料组成的复合材料。如果载体层由电绝缘材料组成,则将孔从上面的导电层引入到层序列中,使得孔延伸穿过导电层和覆盖印刷电路板模块的至少一个电绝缘层,直至至少到印刷电路板模块的连接面上。
按照根据本发明的方法以及根据本发明的印刷电路板的一个优选的设计方案,载体层具有导电层和电绝缘层。电绝缘层在此布置在导电层和印刷电路板模块或定位层之间,使得导电层形成外部的下面的层。在该优选的设计方案中,印刷电路板因此具有两个导电层作为外部层,所述导电层尤其可以是铜箔。即使在印刷电路板的这种设计方案中,孔也可以只从一侧被引入到层序列中,其中在这种情况下孔可以不仅从上侧而且从下侧被引入,因为不仅上侧而且下侧都由导电层形成,使得在这两种情况下连接面经由金属化的孔与外部导电层的连接是可能的。如果载体层具有导电层,则所述孔中的至少一部分也可以延伸穿过载体层。
尤其在印刷电路板模块不仅在其上侧上而且在其下侧上具有导电层和至少一个连接面的情况下,在此规定:从两侧、即不仅从上侧而且从下侧在连接面的区域中将孔引入到被压制的层序列中,所述孔分别伸展直至至少到连接面上。这些孔在此分别至少具有这种深度,使得连接面的朝向相应的导电层的上侧被钻孔。各个连接面的接触在此优选地从层序列的如下侧进行,所述连接面具有到所述侧的较小的间距,使得要引入的孔具有尽可能小的深度。
在根据本发明的印刷电路板中,定位层用于在制造印刷电路板时定位印刷电路板模块。通过定位层中的凹部,印刷电路板模块的位置精确地被规定,使得在压制之后引入孔时确保了连接面也与孔接触,其中在压制之前印刷电路板模块被插入到所述凹部中。因此,通过定位层,被插入的印刷电路板模块被定位并被固定在其位置中。
原则上,定位层可以由唯一的电绝缘层组成,其厚度于是适配于印刷电路板模块的厚度。然而,根据一个优选的设计方案,定位层具有至少两个电绝缘层,其中电绝缘层分别具有用于印刷电路板模块的凹部。通过将至少两个绝缘层用于定位层,存在以下可能性:选择这两层,使得不仅在插入时印刷电路板模块的定位而且在压制时印刷电路板模块的固定都可以最优地进行。尤其为此可以使用刚性不同或不同地固化的两层。优选地,为定位层的至少一个电绝缘层使用预浸料,并且为定位层的至少一个电绝缘层使用固化的基础层压件。
通常用树脂浸渍的玻璃纤维织物被视为预浸料,该玻璃纤维织物虽然是干燥的,但是还未固化。通过使用至少一种预浸料作为绝缘层,在压制制成的层序列时有足够的树脂、大多环氧树脂可用,使得被插入到定位层的凹部中的印刷电路板模块被固定在其位置中。此外,至少一种预浸料的使用还改进各个层之间的机械连接。根据一个优选的设计方案,预浸料因此也被用于覆盖印刷电路板模块的绝缘层并且必要时也被用于载体层的绝缘层。
用于定位层的至少一个第二绝缘层的与未固化的预浸料相比所使用的固化的基础层压件用于确保印刷电路板的足够的稳定性以及用于保证在压制之前要嵌入的印刷电路板模块在定位层的凹部中的安全定位。作为固化的基础层压件可以使用由热固性塑料和基于玻璃纤维织物类型的增强材料组成的复合材料。基础层压件例如可以是在制造印刷电路板时已知的FR4基础层压件。
不仅针对预浸料而且针对固化的基础层压件,除了用环氧树脂浸渍的玻璃纤维织物之外,还可以使用其他合适的材料,例如具有高Tg值(玻璃转化温度值)的热固性塑料。为了实现先前所描述的优点,在此至少一个绝缘层应还未固化并且定位层的至少一个绝缘层应是固化的。
如果定位层具有多个分别具有相应的凹部的电绝缘层,则这些电绝缘层在制造定位层时相继地被安放到下面的第一绝缘层上。在各个电绝缘层中构成的凹部在此分别适配于印刷电路板模块的相应的外部尺寸,其中凹部始终被选择为稍微大于相应的外部尺寸。在此,最上面的绝缘层可以具有比布置在其下的电绝缘层更大的凹部。替代于此,在各个电绝缘层中构成的凹部然而也可以具有相同大小的凹部。
定位层的电绝缘层不必完全由绝缘材料组成。因此例如可能的是,至少一个导电区段、尤其至少一个印制导线布置在至少一个电绝缘层的下侧和/或上侧上。因此,标准印刷电路板也可以被用作电绝缘层,其中相应的印制导线施加在下侧和/或上侧上。
如果如先前已阐述的那样多个分别具有用于印刷电路板模块的凹部的电绝缘层相叠地布置,那么优选地针对这些电绝缘层中的至少一个电绝缘层使用预浸料并且针对所述电绝缘层中的至少一个另外的电绝缘层使用固化的基础材料。在使用例如三个分别具有凹部的电绝缘层的情况下,中间的绝缘层优选地可以由预浸料组成,而针对两个外部的绝缘层分别使用固化的基础材料。
按照根据本发明的方法的一个在制造技术上有利的设计方案,首先在第一步骤中将相应的凹部引入到定位层的绝缘层中,其中印刷电路板模块被插入到该定位层中,使得在各个层被重叠之前,这些具有凹部的电绝缘层相应地准备好。电绝缘层中的凹部在此尤其可以以蚀刻、铣削、冲压的方式或通过激光切割来制造。视凹部的设计方案而定,先前所描述方法的组合也是可能的。
在根据本发明的印刷电路板或该方法中,通常是铜箔的导电层优选地具有至少50μm、优选地至少75μm、尤其大约105μm的厚度。将相对厚的铜箔用于导电层具有如下优点:由此可以简单地产生在两个外侧上具有相对厚的印制导线的印刷电路板。由此,较大的电流也可以毫无问题地流过印制导线,而总体上不发生对印制导线并且因此对印刷电路板的不允许的加热。印制导线的所期望的最终厚度可以例如通过电镀铜被进一步提高直至额定厚度。
尤其在制造印刷电路板时,在该印刷电路板的情况下制成的印制导线具有至少100μm的厚度,优选地借助机械钻孔在电子组件的接触端子的区域中进行孔的引入。此外在制造印刷电路板时所使用的用于引入孔的方法、如激光或蚀刻与此相对地在根据本发明的方法中不太适合。优选地,孔的直径至少与孔的深度对应。通过孔直径与孔深度之比被选择为等于或大于1,可以实现孔的良好的金属化。
为了将被嵌入的印刷电路板模块的布置在印刷电路板内部的连接面电连接到在印刷电路板的由导电层形成的表面上的相应的连接面上,如先前所阐述的,将孔引入到印刷电路板中,所述孔至少伸展直至连接面中,其中孔的孔壁紧接着被金属化。为了在印刷电路板的表面上产生连接面,导电层优选地相应地被结构化。详细地,在此可以执行以下步骤:
·印刷电镀抗蚀剂,
·电镀铜直至额定厚度,
·沉积金属抗蚀剂,
·剥离电镀抗蚀剂,以及
·蚀刻连接面。
在此无需执行所有先前所提到的用于产生连接面的步骤。如果例如导电层的厚度足够大,则可以取消电镀铜并且因此也取消电镀抗蚀剂的印刷。
附图说明
详细地,存在设计和改进根据本发明的方法或印刷电路板的多种可能性。为此,将不仅参考从属于独立专利权利的专利权利要求,而且参考随后的结合附图对两个优选实施例的描述。在附图中:
图1示出根据本发明的用于制造具有嵌入式印刷电路板模块的印刷电路板的方法的各个步骤的示意图,以及
图2示出根据本发明的印刷电路板的第二实施例的示意图。
具体实施方式
在图1中示意性地示出了用于制造具有嵌入式电子组件2的印刷电路板1的方法的五个相继的步骤。尤其可以是功率半导体的电子组件2是不具有外壳的电子组件,因此是所谓的“裸芯片(bare die)”。
电子组件2被嵌入在印刷电路板模块3中,为此印刷电路板模块3由两个外部导电层4和布置在所述导电层之间的中间绝缘层5组成。电子组件2在此被电绝缘层5包围,所述电绝缘层可以是固化的基础层压件、尤其是FR4基础层压件。为了电接触电子组件2,该电子组件的触点6与导电层4的连接面7导电连接,这些在所述图中只被勾画出。然而,印刷电路板模块3的具体构成和尤其电子组件2的触点5与导电层4上的连接面7之间的电连接的类型也可以以不同方式来实现。
在图1中示意性地示出的印刷电路板1通过如下方式来制造:首先将随后更详细描述的各个层重叠。各个层或分层为此相叠地定位在相应的工作台上,其中工作台具有相应的装置,所述装置保证各个层的位置精确的相叠定位。为此,可以在工作台上布置向上凸出的销钉并在各个层的边缘区域中构成相应的凹部,使得具有凹部的层经由工作台上的销钉被移动并且因此各个层能够位置精确地被定位。
在根据本发明的方法中,首先相应地定位或提供载体层8,在该载体层上布置定位层9,该定位层具有凹部10,该凹部大于印刷电路板模块3的相应的底面。在图1a中所示出的实施例中,载体层8就其而言由两层、即下面的导电层12和布置在该导电层之上的电绝缘层13组成。定位层9当前由三个电绝缘层17、18、19组成,所述电绝缘层分别具有凹部10,其中三个绝缘层17、18、19中的凹部10大小相等。
在图1b中所示出的下一个方法步骤中,印刷电路板模块3被插入到定位层9或各个电绝缘层17、18、19中的凹部10中。被插入的印刷电路板模块3和包围印刷电路板模块3的绝缘层17、18、19之间的侧向间距a在此被选择,使得印刷电路板模块3一方面可以良好地被插入到凹部10中,另一方面而且足够位置精确地被定位。如从图1b中可以看出的,该间距a优选地在所有侧至少近似大小相等并且优选地为小于0.3mm,尤其为大约0.2mm。
在印刷电路板模块3已被插入到凹部10中之后,根据图1c接下来将另一绝缘层11安放到印刷电路板模块3和定位层9的包围印刷电路板模块3的最上面的电绝缘层19上。该绝缘层11不具有凹部并且在其尺寸上与载体层8的绝缘层16相对应。然后,将导电层12作为最上面的层安放到绝缘层11上,该导电层在其尺寸上与载体层8的导电层15相对应。
这两个导电层12、15尤其是铜箔,所述铜箔具有大于50μm、尤其大约105μm的厚度d。在安放上面的导电层12之后,压制这样产生的层序列13,由此一方面各个层被互相连接,另一方面侧向包围被嵌入的印刷电路板模块3的间隙也被填充。为此,为电绝缘层11、16和18使用预浸料、即用反应性树脂浸渍的玻璃纤维织物,其虽然是干燥的,但是还未固化。在压制层序列13时,因此尤其来自的预浸料的足够的树脂到达包围被嵌入的印刷电路板模块3的中间空间中,使得印刷电路板模块3牢固地被固定在其位置中。
根据图1d中的插图,先前单独的绝缘层11、16和17至19通过压制成共同的绝缘层20而互相连接。接下来,在印刷电路板模块3的连接面7的区域中,将孔14引入到先前通过压制层序列13所产生的印刷电路板1中,其中孔14穿过上面的导电层12和覆盖印刷电路板模块3的绝缘层11。附加地,在所示出的实施例中,也将孔14引入到层序列13中,所述孔从载体层8、即从下面的导电层15通过绝缘层16延伸直至印刷电路板模块3的下面的导电层4上的连接面7。孔14在此具有这种深度,使得连接面7在其各自的上侧上被钻孔。
根据在图1e中所示出的最后的步骤,然后进行孔14的金属化,由此被嵌入的印刷电路板模块3的连接面7被连接到上面的导电层12或下面的导电层15上。由于在先前的步骤中连接面7的表面已被钻孔,所以保证经由金属化的孔14到连接面7的安全电连接。在孔14的金属化的同时,在此优选地在印刷电路板1的表面、即上面的导电层12上产生相应的连接面,为此导电层12相应地被结构化。
如果在此导电层12的厚度不对应于连接面或印制导线的所希望的额定厚度,则可以通过电镀铜将该厚度提高到所希望的额定厚度。与上面的导电层12类似地,为下面的层的载体层8的导电层15也可以被结构化,以产生相应的连接面和印制导线。在此情况下也可以根据需要进一步提高连接面和印制导线的厚度。在此情况下涉及在制造印刷电路板的情况下已知的方法,使得这些方法在此不必进一步被解释。
在图2中示出了印刷电路板1的第二实施方式,其几乎与在图1中所示出的印刷电路板1完全一样地来构建和制造。与在图1e中所示出的印刷电路板1的唯一区别在于,在印刷电路板1中,除了多个构成为盲孔的金属化的孔14之外,现在在印刷电路板1中还设置有构成为通孔的金属化的孔14'。该金属化的孔14'在此不仅延伸穿过导电层12和15和绝缘层11、16和17至19而且延伸穿过印刷电路板模块3、即其两个外部的导电层4和其中间的绝缘层5。
附图标记:
1. 印刷电路板
2. 组件
3. 印刷电路板模块
4. 导电层
5. 绝缘层
6. 组件的触点
7. LP模块的连接面
8. 载体层
9. 定位层
10. 凹部
11. 绝缘层
12. 导电层
13. 层序列
14. 孔
15. 导电层
16. 绝缘层
17.-19 绝缘层
20. 共同的层
a. 间距
d. 厚度
Claims (17)
1.一种用于制造具有至少一个嵌入式电子组件(2)的印刷电路板(1)的方法,具有以下步骤:
·制造具有至少一个导电层(4)和至少一个电绝缘层(5)的印刷电路板模块(3),其中所述电绝缘层(5)包围所述电子组件(2)并且所述电子组件(2)的触点(6)与所述至少一个导电层(4)的连接面(7)导电连接,
·提供载体层(8),
·提供定位层(9),所述定位层具有凹部(10),所述凹部稍微大于所述印刷电路板模块(3)的相应的底面,
·将所述定位层(9)安放到所述载体层(8)上,
·将所述印刷电路板模块(3)插入到所述定位层(9)中的凹部(10)中,由此在不焊接或粘合的情况下定位所述印刷电路板模块(2),
·将至少一个电绝缘层(11)安放到所述印刷电路板模块(3)和包围所述印刷电路板模块(3)的定位层(9)上,
·将导电层(12)安放到覆盖所述印刷电路板模块(3)的至少一个电绝缘层(11)上,
·压制这样产生的层序列(13),
·在所述印刷电路板模块(3)的连接面(7)的区域中将孔(14)引入到被压制的层序列(13)中直至至少到所述连接面(7)上,以及
·使所述孔(14)金属化。
2.根据权利要求1所述的方法,其特征在于,所述定位层(9)中的凹部(10)被确定尺寸,使得在将所述印刷电路板模块(3)插入到所述凹部(10)中之后所述印刷电路板模块(3)与包围所述印刷电路板模块(3)的定位层(9)之间的侧向间距(a)为小于0.5mm,尤其小于0.3mm,优选地为大约0.2mm。
3.根据权利要求1或2所述的方法,其特征在于,在所述印刷电路板模块(3)的连接面(7)的区域中将孔(14)引入到被压制的层序列(13)中借助机械钻孔进行。
4.根据权利要求1至3中任一项所述的方法,其特征在于,其中所述载体层(8)具有导电层(15)和电绝缘层(16),其中所述电绝缘层(16)布置在所述导电层(15)和所述印刷电路板模块(3)或所述定位层(9)之间。
5.根据权利要求4所述的方法,其特征在于,其中所述孔(14)中的至少一部分延伸穿过所述导电层(12)和覆盖所述印刷电路板模块(3)的至少一个电绝缘层(11),和/或所述孔(14)中的一部分延伸穿过所述载体层(8)。
6.根据权利要求1至5中任一项所述的方法,其特征在于,其中所述定位层(9)具有至少两个电绝缘层(17,18,19),其中所述电绝缘层(17,18,19)分别具有用于所述印刷电路板模块(3)的凹部(10)。
7.根据权利要求6所述的方法,其特征在于,其中针对所述定位层(9)的至少一个电绝缘层(18)使用预浸料,并且针对所述定位层(9)的至少一个电绝缘层(17,19)使用固化的基础层压件。
8.根据权利要求1至7中任一项所述的方法,其特征在于,在第一步骤中将凹部(10)引入到所述定位层(9)的电绝缘层(17,18,19)中,其中所述凹部(10)优选地通过蚀刻、铣削、冲压或激光切割来制造。
9.一种具有至少一个嵌入式电子组件(2)的印刷电路板(1),其中所述电子组件(2)布置在印刷电路板模块(3)中,并且其中所述印刷电路板模块(3)具有至少一个导电层(4)和至少一个电绝缘层(5),其中所述电绝缘层(5)包围所述电子组件(2),并且所述电子组件(2)的触点(6)与所述至少一个导电层(4)的连接面(7)导电连接,其中所述印刷电路板(1)是用根据权利要求1至8中任一项所述的方法制造的并且至少具有以下层序列(13):
·载体层(8),
·定位层(9),所述定位层具有凹部(10),所述凹部大于所述印刷电路板模块(3)的相应的底面,
·电绝缘层(11),和
·导电层(12),
其中所述印刷电路板模块(3)被插入到所述定位层(9)中的凹部(10)中,
其中在所述印刷电路板模块(3)的连接面(7)的区域中从所述层序列(13)的两个外部层(8,12)中的至少一个层直至至少到所述连接面(7)上引入孔(14),并且其中所述孔(14)被金属化。
10.根据权利要求9所述的印刷电路板(1),其特征在于,其中所述孔(14)中的至少一部分延伸穿过所述导电层(12)和覆盖所述印刷电路板模块(3)的至少一个电绝缘层(11)。
11.根据权利要求9或10所述的印刷电路板(1),其特征在于,其中所述载体层(8)具有导电层(15)和电绝缘层(16),其中所述电绝缘层(16)布置在所述导电层(15)和所述印刷电路板模块(3)或所述定位层(9)之间。
12.根据权利要求11所述的印刷电路板(1),其特征在于,所述孔(14)中的至少一部分延伸穿过所述载体层(8)。
13.根据权利要求9至12中任一项所述的印刷电路板(1),其特征在于,其中所述定位层(9)由至少两个电绝缘层(17、18、19)组成,其中所述电绝缘层(17、18、19)分别具有用于所述印刷电路板模块(3)的凹部(10)。
14.根据权利要求13所述的印刷电路板(1),其特征在于,至少一个导电区段、尤其至少一个印制导线(21)布置在所述定位层(9)的至少一个电绝缘层(17,19)的下侧和/或上侧上。
15.根据权利要求13或14所述的印刷电路板(1),其特征在于,覆盖所述印刷电路板模块(3)的电绝缘层(12)和所述定位层(9)的至少一个电绝缘层(17,19)构成为预浸料和/或所述定位层(9)的至少一个电绝缘层(18)构成为固化的基础层压件。
16.根据权利要求9至15中任一项所述的印刷电路板,其特征在于,所述孔(14)的直径至少对应于所述孔(14)的深度。
17.根据权利要求9至16中任一项所述的印刷电路板(1),其特征在于,至少一个导电层(8,15)具有至少50μm、优选地至少75μm、尤其大约105μm的厚度(d)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102021112814.5 | 2021-05-18 | ||
DE102021112814.5A DE102021112814A1 (de) | 2021-05-18 | 2021-05-18 | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil |
PCT/EP2022/062779 WO2022243132A1 (de) | 2021-05-18 | 2022-05-11 | Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116326220A true CN116326220A (zh) | 2023-06-23 |
Family
ID=81654538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280006754.0A Pending CN116326220A (zh) | 2021-05-18 | 2022-05-11 | 用于制造印刷电路板的方法和具有至少一个嵌入式电子组件的印刷电路板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230337363A1 (zh) |
EP (1) | EP4342267A1 (zh) |
CN (1) | CN116326220A (zh) |
DE (1) | DE102021112814A1 (zh) |
TW (1) | TW202301931A (zh) |
WO (1) | WO2022243132A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005032489B3 (de) | 2005-07-04 | 2006-11-16 | Schweizer Electronic Ag | Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren |
US8314343B2 (en) | 2007-09-05 | 2012-11-20 | Taiyo Yuden Co., Ltd. | Multi-layer board incorporating electronic component and method for producing the same |
EP3349551A1 (en) * | 2017-01-11 | 2018-07-18 | Mitsubishi Electric R & D Centre Europe B.V. | A printed circuit board embedding a power die and a method for manufacturing said printed circuit board |
DE102017220175A1 (de) | 2017-11-13 | 2019-05-16 | Andus Electronic Gmbh Leiterplattentechnik | Platinentechnologie für leistungselektronische Schaltungen |
EP3809805A1 (en) * | 2019-10-14 | 2021-04-21 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
-
2021
- 2021-05-18 DE DE102021112814.5A patent/DE102021112814A1/de active Pending
-
2022
- 2022-05-03 TW TW111116604A patent/TW202301931A/zh unknown
- 2022-05-11 EP EP22723700.5A patent/EP4342267A1/de active Pending
- 2022-05-11 WO PCT/EP2022/062779 patent/WO2022243132A1/de active Application Filing
- 2022-05-11 US US18/027,134 patent/US20230337363A1/en active Pending
- 2022-05-11 CN CN202280006754.0A patent/CN116326220A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4342267A1 (de) | 2024-03-27 |
US20230337363A1 (en) | 2023-10-19 |
TW202301931A (zh) | 2023-01-01 |
DE102021112814A1 (de) | 2022-11-24 |
WO2022243132A1 (de) | 2022-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12075561B2 (en) | Embedding component in component carrier by component fixation structure | |
US7420128B2 (en) | Electronic component embedded substrate and method for manufacturing the same | |
KR100687976B1 (ko) | 전자 모듈 및 그의 제조 방법 | |
JP5064210B2 (ja) | 電子モジュール及びその製造方法 | |
RU2327311C2 (ru) | Способ встраивания компонента в основание | |
CN103747616B (zh) | 元器件内置模块 | |
US20090101400A1 (en) | Method for manufacturing component-embedded substrate and component-embedded substrate | |
US20110088936A1 (en) | Method for manufacturing an electronic assembly | |
JPH07307574A (ja) | 多層金属プリント基板とモールドモジュール | |
JPWO2010007704A1 (ja) | フレックスリジッド配線板及び電子デバイス | |
KR20120032514A (ko) | 적어도 2 개의 인쇄회로기판 영역들로 구성되는 인쇄회로기판을 제조하는 방법, 및 인쇄회로기판 | |
KR20070007054A (ko) | 전자 부품 및 그 제조 방법 | |
KR101438915B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US20100328913A1 (en) | Method for the producing an electronic subassembly, as well as electronic subassembly | |
JP2006324568A (ja) | 多層モジュールとその製造方法 | |
KR100820633B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
JP4875925B2 (ja) | 多層配線板及びその製造方法 | |
KR101326999B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR102356810B1 (ko) | 전자부품내장형 인쇄회로기판 및 그 제조방법 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
CN115553075A (zh) | 用于制造电路板的方法和带有至少一个嵌入式电子构件的电路板 | |
JP4875926B2 (ja) | 多層配線板及びその製造方法 | |
CN116709645A (zh) | 制造部件承载件的方法及部件承载件 | |
CN116326220A (zh) | 用于制造印刷电路板的方法和具有至少一个嵌入式电子组件的印刷电路板 | |
JP5150720B2 (ja) | 電子アッセンブリーの製造方法並びに電子アッセンブリー |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |