CN103747616B - 元器件内置模块 - Google Patents

元器件内置模块 Download PDF

Info

Publication number
CN103747616B
CN103747616B CN201410043635.XA CN201410043635A CN103747616B CN 103747616 B CN103747616 B CN 103747616B CN 201410043635 A CN201410043635 A CN 201410043635A CN 103747616 B CN103747616 B CN 103747616B
Authority
CN
China
Prior art keywords
resin bed
core plate
circuit components
resin
installation module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410043635.XA
Other languages
English (en)
Other versions
CN103747616A (zh
Inventor
野村雅人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103747616A publication Critical patent/CN103747616A/zh
Application granted granted Critical
Publication of CN103747616B publication Critical patent/CN103747616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

本发明的目的在于提供一种能不使用胶带和粘接剂、而简单制造的元器件内置模块的制造方法及元器件内置模块。将具有开口部(2)的芯板(1)层叠在未固化状态的第一树脂层(10)上，并使第一电路元器件(3)附着于开口部内的第一树脂层露出的部分。接下来，将未固化状态的第二树脂层(20)层叠在芯板(1)上，在开口部(2)的内壁与第一电路元器件(3)之间的间隙中填充第二树脂层，之后，使第一树脂层(10)及第二树脂层(20)固化。

Description

元器件内置模块
本申请是发明名称为“元器件内置模块的制造方法及元器件内置模块”、国际申请日为2009年6月9日、申请号为200980131635.2(国际申请号为PCT//JP2009/060496)的发明专利申请的分案申请。
技术领域
本发明涉及一种元器件内置模块的制造方法及元器件内置模块。所谓本发明中的元器件内置模块，是指将芯板置于中间且在其正反面具有树脂层、而在两层树脂层之间内置了至少一个电路元器件的模块。也可以在各树脂层中埋设有元器件。此外，也可以在正反面的树脂层上进一步层叠树脂层。
背景技术
近年来，随着电子设备的小型化，要求用于安装片状电容器等电路元器件的电路基板实现小型化。据此，通过在电路基板内部埋设电路元器件来制作模块，从而削减电路元器件的安装面积，力图实现电路基板的小型化。其中，在树脂层的内部埋设有电路元器件的元器件内置基板有以下优点：重量轻，而且，由于无需像陶瓷基板那样进行高温烧制，因此，对内置的电路元器件的限制少。
在专利文献1中，揭示了如下的元器件内置模块的制造方法：在芯板上形成贯穿孔，在该芯板的底面粘贴胶带，并且，在贯穿孔的底面所露出的胶带上附着电路元器件，利用粘接剂固定电路元器件的周围与贯穿孔的内表面之间的间隙，之后，将胶带剥离，在芯板的两面层叠树脂层。
在该方法中，为了临时固定电路元器件而需要胶带，但由于在使用后将该胶带废弃，因此，存在导致制造成本上升的问题。此外，需要在电路元器件与芯板的贯穿孔之间的间隙中涂布粘接剂，但在狭窄空间内涂布粘接剂的操作需要时间和精度。此外，由于粘接剂和层叠于芯板的两面的树脂层一般是不同种类的材料，因此，热膨胀系数不同，随着温度变化，基板有可能产生翘曲。虽然为了抑制翘曲，优选仅在电路元器件与贯穿孔之间的间隙的一部分中涂布粘接剂，但在该情况下，由于电路元器件的固定强度变低，因此，在将胶带从芯板剥离时，电路元器件有可能因胶带的粘接力而从贯穿孔脱落。
专利文献1：日本专利特开2008－131039号公报
发明内容
本发明的目的在于提供一种能解决上述那样的问题的元器件内置模块的制造方法及元器件内置模块。
为了达到上述目的，本发明所涉及的元器件内置模块的制造方法的特征在于，包括：工序A，该工序A将具有贯穿正反面方向的开口部的芯板层叠在未固化状态的第一树脂层上；工序B，该工序B使第一电路元器件附着于在所述开口部内露出的未固化状态的所述第一树脂层的露出部分；工序C，该工序C将未固化状态的第二树脂层层叠在所述芯板上，并在所述开口部的内壁与所述第一电路元器件之间的间隙中填充第二树脂层；工序D，该工序D使所述第一树脂层固化；以及工序E，该工序E使所述第二树脂层固化。
此外，本发明所涉及的元器件内置模块的特征在于，包括：第一树脂层；芯板，该芯板层叠在所述第一树脂层上，并具有贯穿正反面方向的开口部；第一电路元器件，该第一电路元器件收纳于所述芯板的开口部，且底面附着在所述第一树脂层上；第二树脂层，该第二树脂层层叠在所述芯板上，且填充到所述芯板的开口部与所述第一电路元器件之间的间隙中；以及电极，该电极形成于所述第一树脂层，并且，与所述第一电路元器件进行电连接。
在本发明中，将具有开口部的芯板层叠在未固化的第一树脂层上，并使第一电路元器件附着于开口部内的第一树脂层露出的部分。所谓未固化，是指半固化状态(例如B阶段)、或者比其更柔软的状态。由于未固化的第一树脂层具有粘接性，因此，芯板和第一电路元器件能临时保持在第一树脂层上。即，能不使用胶带，而临时保持第一电路元器件。在临时保持第一电路元器件的状态下，若将未固化的第二树脂层压接在芯板上，则第二树脂层进行流动，填充到开口部的内壁与第一电路元器件之间的间隙中。即，芯板和第一电路元器件埋设于第一树脂层与第二树脂层之间，形成一体化。之后，若使第一树脂层和第二树脂层固化，则完成元器件内置模块。这样，由于能不使用胶带和粘接剂，而临时保持第一电路元器件，并能将用于保持第一电路元器件的第一树脂层照原样用作为层叠层，从而，能实现制造工序简化、成本低廉的制造方法。此外，也没有在将胶带剥离时电路元器件脱落的问题。虽然由于在芯板形成开口部，从而模块的机械强度有可能降低，但通过利用树脂(第二树脂层)密封开口部和芯板的表面，能提高机械强度。
作为将第一电路元器件与第一树脂层进行电连接的方法，也可以在附着第一电路元器件之前的第一树脂层中，形成由贯穿第一树脂层的层间连接导体用孔、和填充到层间连接导体用孔中的未固化的导电糊料构成的电极，在工序B中，将第一电路元器件以与电极接触的方式附着于第一树脂层，在工序D中，在使第一树脂层固化的同时，使导电糊料固化，将第一电路元器件和电极进行电连接。在该情况下，不是在第一树脂层固化之后安装第一电路元器件，而是通过导电糊料在未固化的第一树脂层中形成未固化的电极，配置第一电路元器件处于与电极相接触的状态，之后使第一树脂层和电极同时进行固化，从而，未固化的导电糊料具有导电性，将第一电路元器件和电极进行电连接。在该情况下，能省略对第一电路元器件和第一树脂层特别进行的安装操作。
作为将第一电路元器件与第一树脂层进行电连接的其他方法，也可以在固化后的第一树脂层中以到达第一电路元器件的方式形成层间连接导体用孔，并在该层间连接导体用孔中形成层间连接导体，从而形成与第一电路元器件进行电连接的电极。即，在使第一树脂层固化之后，形成贯穿第一树脂层的层间连接导体用孔(过孔)，并在该孔中形成层间连接导体(通路)，从而能形成电极。在该情况下，由于能通过形成于层间连接导体用孔的内表面的镀膜、或填充到层间连接导体用孔中的导电糊料来形成层间连接导体，因此，能实现层间连接导体的低电阻化，提高连接可靠性。
可以同时实施第一树脂层的固化和第二树脂层的固化，也可以在层叠第二树脂层之前实施第一树脂层的固化。在使第一树脂层和第二树脂层同时进行固化的情况下，能减少热处理次数，并且，第一树脂层的固化和第二树脂层的固化变成同时进行，能抑制因固化收缩而引起的元器件内置模块的翘曲的产生。此外，由于能减少对电路元器件进行的热过程次数，因此，能减小对电路元器件的损坏。
优选第一电路元器件是比芯板的厚度要高的元器件。虽然电路元器件中也有片状元器件之类的高度较低的元器件，但也有SAW元件之类的高度较高的元器件。通过将这样较高的第一电路元器件收纳在芯板的开口部中，第一电路元器件在芯板的上表面只有一部分突出，能实现整体薄型的元器件内置模块。
优选在工序C之前，包括将比第一电路元器件要低的第二电路元器件安装在芯板上的工序，在工序C中，将第二电路元器件埋设在第二树脂层中。为了提高元器件内置模块的安装密度，优选在芯板上也安装电路元器件。通过将比第一电路元器件要低的第二电路元器件安装在芯板上，第一电路元器件的上表面和第二电路元器件的上表面变平均，能实现整体薄型、且高安装密度的元器件内置模块。
也可以在第一树脂层的背面形成面内导体(图案布线)。在该情况下，若将铜箔压接于未固化的第一树脂层的背面，在使第一树脂层固化之后，将铜箔形成图案，则能容易形成面内导体。同样地，也可以在第二树脂层的背面形成面内导体(图案布线)。在该情况下，若将铜箔压接于未固化的第二树脂层的背面，在使第二树脂层固化之后，将铜箔形成图案，则能容易形成面内导体。另外，面内导体的形成方法并不限于使用铜箔的方法，也可以使用镀覆法或印刷导电糊料的方法等。
优选第一树脂层和第二树脂层由相同材质形成。若是相同材质，则由于其热膨胀系数也相等，因此，能抑制温度变化所带来的模块翘曲、变形。作为树脂层，例如可以由环氧树脂等热固化性树脂、热固化性树脂和无机填料的混合物、使玻璃纤维浸渍热固化性树脂的树脂组成物等构成。
作为本发明中的芯板，可以使用树脂基板、玻璃环氧基板之类的印刷布线板，也可以使用LTCC(低温烧成陶瓷基板)之类的陶瓷基板。
如上所述，根据本发明，由于将具有开口部的芯板层叠在未固化的第一树脂层上，将第一电路元器件附着于开口部内的第一树脂层露出的部分，并将未固化状态的第二树脂层层叠在芯板上，在开口部的内壁与第一电路元器件之间的间隙中填充第二树脂层，之后使第一树脂层及第二树脂层固化，因此，即使第一电路元器件是比芯板要高的元器件，也能实现整体厚度较薄的元器件内置模块。此外，由于第一树脂层具有临时固定芯板及第一电路元器件、和作为层叠层的功能，因此，能简化制造工序，降低制造成本。
附图说明
图1是本发明所涉及的元器件内置模块的实施方式1的剖视图。
图2是图1所示的元器件内置模块的制造方法的一个示例的工序图。
图3是图1所示的元器件内置模块的制造方法的其他示例的工序图。
图4是本发明所涉及的元器件内置模块的实施方式2的剖视图。
图5是本发明所涉及的元器件内置模块的实施方式3的剖视图。
图6是图5所示的元器件内置模块的制造方法的一个示例的工序图。
具体实施方式
[实施方式1]
参照图1，说明本发明所涉及的元器件内置模块的实施方式1。
在图1中，本实施方式的元器件内置模块A由芯板1、层叠于芯板1的下侧的第一树脂层10、以及层叠于芯板1的上侧的第二树脂层20构成。芯板1除了树脂基板等印刷布线板之外，还可以是LTCC这样的陶瓷基板。这里，虽然芯板1示出了多层基板的示例，但也可以是单层基板。第一树脂层10是比芯板1要薄的树脂层，可使用环氧树脂等热固化性树脂、含有无机填料和热固化性树脂的材料、以及预浸料。希望第二树脂层20是与第一树脂层10相同材质的树脂层，但也可以是其他材质。
在芯板1上形成有贯通正反面的开口部2，利用树脂层10封闭开口部2的底面。在开口部2中收纳有第一电路元器件3，该电路元器件3的端子电极3a与形成于树脂层10的电极(层间连接导体)11a进行电连接。第一电路元器件3是例如SAW元件这样的、高度比芯板1的厚度要高的较高元器件。利用形成于芯板1上的第二树脂层20覆盖第一电路元器件3的上表面及周围。即，在开口部2的内壁与第一电路元器件3的周围之间的间隙中也填充第二树脂层20。在芯板1的上表面及下表面形成有面内导体4、5的图案，在上表面的面内导体4上安装有第二电路元器件6。第二电路元器件6例如是片状电容器或集成电路元件之类的、高度比第一电路元器件3要低的较低元器件，利用形成于芯板1上的第二树脂层20将其覆盖。
芯板1的下表面的面内导体5与形成于树脂层10的层间连接导体11b进行电连接。树脂层10的层间连接导体11a、11b分别与在树脂层10的下表面形成图案的面内导体12a、12b进行电连接。
这样，由于将较高的第一电路元器件3配置于开口部2，将较低的第二电路元器件6安装在芯板1上，因此，第一电路元器件3的上表面和第二电路元器件6的上表面变平均，能实现整体薄型、且高安装密度的元器件内置模块A。此外，虽然具有开口部2的芯板1的机械强度变低，但由于利用同一树脂(第二树脂层)20密封开口部2和芯板1的表面，因此，能提高机械强度。
―第一制造方法―
这里，参照图2，对所述元器件内置模块A的制造方法的一个示例进行说明。另外，虽然图2中对单一的元器件内置模块A的制造方法进行说明，但在实际的制造工序中，制作母基板状态的元器件内置模块，之后切割成子基板状态。
图2的(a)是第一工序，表示准备了芯板1和第一树脂层10的状态。芯板1是硬质基板，形成有开口部2和面内导体4、5。虽然预先在上表面的面内导体4上安装有第二电路元器件6，但也可以在将芯板1与第一树脂层10粘接之后安装第二电路元器件6。另一方面，第一树脂层10是未固化的树脂片材，可利用例如含有无机填料和热固化性树脂的未固化的片材、不含无机填料而由热固化性树脂形成的未固化的片材、以及预浸料等。在第一树脂层10中，在与第一电路元器件3的端子电极3a及芯板1的面内导体5相对应的位置，分别形成有层间连接导体11a、11b。该层间连接导体11a、11b是将未固化的导体糊料填充到贯穿第一树脂层10的层间连接导体用孔中的部件。而且，铜箔12利用第一树脂层10的粘接力粘贴在第一树脂层10的下表面的整个表面上。
图2的(b)是第二工序，将芯板1压接在第一树脂层10上，并且，将第一电路元器件3压接于开口部2内的第一树脂层10露出的部分。此时，芯板1的面内导体5与层间连接导体11b相对应，且第一电路元器件3的端子电极3a与层间连接导体11a相对应，以这样的方式进行压接。由于未固化的第一树脂层10具有粘接性，因此，芯板1及第一电路元器件3临时固定于第一树脂层10。此时，由于构成层间连接导体11a的导电糊料也未固化，因此，第一电路元器件3的端子电极3与层间连接导体11a未进行电连接。
图2的(c)为第三工序，在芯板1上层叠未固化的第二树脂层20。由于第二树脂层20未固化，因此，第二树脂层20进行流动，无间隙地填充到第二电路元器件6的周围，并且，还填充到开口部2的内壁与第一电路元器件3之间的间隙中。通过在进行层叠压接的同时进行加热，使第一树脂层10和第二树脂层20一起固化。其结果是，将芯板1置于中间，使第一树脂层10与第二树脂层20形成一体化。此时，由于层间连接导体11a、11b也同时固化，产生导电性，因此，层间连接导体11a与第一电路元器件3的端子电极3a进行电连接，并且，层间连接导体11b与芯板1的面内导体5进行电连接。
图2的(d)为第四工序，通过对固化的第一树脂层10的铜箔12进行图案形成，形成面内导体12a、12b，完成元器件内置模块A。铜箔12的图案形成可通过蚀刻等公知方法来形成。另外，面内导体12a、12b除了通过将铜箔12粘贴在未固化的第一树脂层10上、在第一树脂层10固化后进行蚀刻的方法来形成，还可通过镀覆法、导电糊料的印刷法等来形成。
虽然在图2所示的制造方法中，使第一树脂层10和第二树脂层20同时固化，但也可以在工序(b)结束的阶段，先使第一树脂层10固化。但是，在第一树脂层10和第二树脂层20是同种材料、且同时进行固化的情况下，由于两层树脂层的固化收缩成为相同的情况，因此，具有能抑制产生翘曲的优点。
―第二制造方法―
图3表示所述元器件内置模块A的制造方法的其他示例。图3的(a)是第一工序，表示准备了芯板1和未固化的第一树脂层10的状态。虽然芯板1与图2相同，但第一树脂层10是没有形成层间连接导体的薄层的树脂片材。第一树脂层10也没有粘贴铜箔。
图3的(b)是第二工序，将芯板1压接在第一树脂层10上，并且，将第一电路元器件3压接于开口部2内的第一树脂层10露出的部分。由于在第一树脂层10中尚未形成层间连接导体，因此，无需将芯板1及第一电路元器件3与第一树脂层10对准位置，粘接操作变简单。
图3的(c)为第三工序，在芯板1上层叠未固化的第二树脂层20。由于第二树脂层20未固化，因此，第二树脂层20进行流动，无间隙地填充到第二电路元器件6的周围，并且，还填充到开口部2的内壁与第一电路元器件3之间的间隙中。通过在进行层叠压接的同时进行加热，使第一树脂层10和第二树脂层20一起固化。
图3的(d)是第四工序，在与芯板1的面内导体5及第一电路元器件3的端子电极3a相对应的第一树脂层10的位置，通过激光加工形成层间连接导体用孔11a1、11b1。通过形成层间连接导体用孔11a1、11b1，露出面内导体5及端子电极3a。
图3的(e)是第五工序，在层间连接导体用孔(过孔)11a1、11b1中填充导电糊料，使其固化，形成层间连接导体11a、11b，之后，在第一树脂层10的表面形成与层间连接导体11a、11b导通的面内导体12a、12b的图案。层间连接导体11a、11b并不限于填充并固化导电糊料，还可以通过镀覆法在层间连接导体用孔11a1、11b1的内表面形成导电膜，之后，在层间连接导体用孔11a1、11b1中埋设树脂。作为面内导体12a、12b的形成方法，可选择镀覆法、印刷导电糊料等任意方法。
对于图3所示的制造方法的情况，由于在第一树脂层10固化之后，形成层间连接导体用孔11a1、11b1，并通过导电糊料或镀覆形成层间连接导体11a、11b，因此，能将芯板1的面内导体5及第一电路元器件3的端子电极3a与层间连接导体11a、11b可靠地进行电连接。虽然在图3所示的制造方法中，使第一树脂层10和第二树脂层20同时固化，但也可以在层叠第二树脂层20之前，使第一树脂层10固化。在该情况下，也可以在层叠第二树脂层20之前，形成层间连接导体11a、11b。
[实施方式2]
图4表示元器件内置模块的实施方式2。在该实施方式的元器件内置模块B中，在实施方式1的元器件内置模块A的第一树脂层10的下表面，进一步组合层叠了树脂层30。该树脂层30是与第一树脂层10同样的薄树脂层，在其下表面形成有通过多个层间连接导体31与第一树脂层10的面内导体12a、12b相连接的面内导体32。另外，当然也可以在树脂层30的下表面进一步层叠树脂层。
[实施方式3]
图5表示元器件内置模块的实施方式3。为了提高安装密度，该实施方式的元器件内置模块C通过在第一树脂层10的背面的面内导体12a、12b上安装第三电路元器件40，并且，在第一树脂层10的背面层叠第三树脂层50，从而将第三电路元器件40埋设在第三树脂层50中。第三电路元器件40可以是比第一电路元器件3要低的元器件。第三树脂层50可以采用与第一、第二树脂层10、20相同的材料。在第二树脂层20中形成有与芯板1的面内导体图案4相连接的多个层间连接导体21，在第二树脂层20的表面上形成有与层间连接导体21相连接的面内导体图案22a。
图6是表示元器件内置模块C的制造工序的一个示例。首先，由于图6的(a)～(d)与图2的(a)～(d)基本相同，因此省略其重复说明。但是，在图6(c)的阶段，在第二树脂层20的表面配置铜箔22，在压接/固化时铜箔22固定于第二树脂层20的表面。此外，在图6的(d)中，在第二树脂层20固化后，铜箔22进行图案形成而成为面内导体图案22a，并且，对到达芯板1的上表面的面内导体4的层间连接导体用孔(过孔)进行激光加工，在该层间连接导体用孔中填充导电糊料并使其固化，从而形成层间连接导体21。此外，第二电路元器件6的一部分的形状与图2不同。
在图6的(e)中，将通过图6的(d)得到的模块翻转，在第一树脂层10的背面的面内导体12a、12b上安装第三电路元器件40。在图6的(f)中，通过将未固化的第三树脂层50热压接在第一树脂层10上，利用第三树脂层50覆盖第三电路元器件40的周围，并且，使第三树脂层50固化，从而完成元器件内置模块C。
虽然在图6中，作为第一树脂层10，使用了预先形成层间连接导体11a、11b且在下表面的整个表面粘贴铜箔12的树脂片材，但也可以像图3所示的那样，使用没有层间连接导体及铜箔的树脂片材，并在其固化后形成层间连接导体。
虽然在上述实施例中，作为第一电路元器件3，示出使用了比芯板1要高的元器件的示例，但也可以是与芯板1等高的元器件、或是比芯板1要低的元器件。此外，第一树脂层10和第二树脂层20的固化处理不一定需要同时进行。即，也可以在将芯板1和第一电路元器件3临时固定于第一树脂层10之后，使第一树脂层10固化，之后层叠第二树脂层20并使其固化。但是，同时进行第一树脂层10和第二树脂层20的固化，在能减小固化收缩所带来的模块翘曲这一点上是有利的。
标号说明
A～C 元器件内置模块
1 芯板
2 开口部
3 第一电路元器件
3a 端子电极
4、5 面内导体
6 第二电路元器件
10 第一树脂层
11a、11b 电极(层间连接导体)
12a、12b 面内导体
20 第二树脂层
21 层间连接导体
30 层叠树脂层
40 第三电路元器件
50 第三树脂层

Claims (1)

1.一种元器件内置模块，其特征在于，包括：
第一树脂层；
芯板，该芯板层叠在所述第一树脂层上，并具有贯穿正反面方向的开口部；
第一电路元器件，该第一电路元器件收纳在所述芯板的开口部内，且底面附着在所述第一树脂层上，该第一电路元器件比所述芯板的厚度要高；
第二树脂层，该第二树脂层层叠在所述芯板上，且填充到所述芯板的开口部与所述第一电路元器件之间的间隙中；以及
第二电路元器件，该第二电路元器件安装在所述芯板上，且比所述第一电路元器件要低，
通过从所述芯板的开口部的底部到覆盖所述第一电路元器件和所述第二电路元器件的位置形成一层所述第二树脂层，从而将所述第一电路元器件和所述第二电路元器件埋设在所述第二树脂层中，
所述第一电路元器件的一部分从所述芯板的上表面突出。
CN201410043635.XA 2008-08-12 2009-06-09 元器件内置模块 Active CN103747616B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008207831 2008-08-12
JP2008-207831 2008-08-12
CN200980131635.2A CN102119588B (zh) 2008-08-12 2009-06-09 元器件内置模块的制造方法及元器件内置模块

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200980131635.2A Division CN102119588B (zh) 2008-08-12 2009-06-09 元器件内置模块的制造方法及元器件内置模块

Publications (2)

Publication Number Publication Date
CN103747616A CN103747616A (zh) 2014-04-23
CN103747616B true CN103747616B (zh) 2018-03-30

Family

ID=41668855

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980131635.2A Expired - Fee Related CN102119588B (zh) 2008-08-12 2009-06-09 元器件内置模块的制造方法及元器件内置模块
CN201410043635.XA Active CN103747616B (zh) 2008-08-12 2009-06-09 元器件内置模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200980131635.2A Expired - Fee Related CN102119588B (zh) 2008-08-12 2009-06-09 元器件内置模块的制造方法及元器件内置模块

Country Status (3)

Country Link
JP (1) JP5093353B2 (zh)
CN (2) CN102119588B (zh)
WO (1) WO2010018708A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5441007B2 (ja) * 2010-03-10 2014-03-12 Ｔｄｋ株式会社 電子部品内蔵基板の製造方法
WO2011148615A1 (ja) * 2010-05-26 2011-12-01 株式会社村田製作所 部品内蔵基板
JP2013093456A (ja) * 2011-10-26 2013-05-16 Nippon Dempa Kogyo Co Ltd 電子モジュールとその製造方法
KR101326999B1 (ko) 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2014017228A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュール
JP6166878B2 (ja) * 2012-08-30 2017-07-19 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
WO2014097642A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624697B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5624699B1 (ja) 2012-12-21 2014-11-12 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP6171604B2 (ja) * 2013-06-17 2017-08-02 味の素株式会社 部品内蔵回路板の製造方法、および半導体装置
CN105922938B (zh) * 2016-04-26 2020-09-25 北京兴科迪科技有限公司 一种轻量化防眩目后视镜及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391432A (zh) * 2001-06-13 2003-01-15 株式会社电装 埋有电子器件的印刷线路板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4064570B2 (ja) * 1999-05-18 2008-03-19 日本特殊陶業株式会社 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2006128229A (ja) * 2004-10-26 2006-05-18 Murata Mfg Co Ltd 複合多層基板
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP4945974B2 (ja) * 2005-09-09 2012-06-06 大日本印刷株式会社 部品内蔵配線板
JP2008091377A (ja) * 2006-09-29 2008-04-17 Toppan Printing Co Ltd プリント配線基板及びその製造方法
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
JP4551468B2 (ja) * 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391432A (zh) * 2001-06-13 2003-01-15 株式会社电装 埋有电子器件的印刷线路板及其制造方法

Also Published As

Publication number Publication date
CN102119588B (zh) 2014-03-05
CN102119588A (zh) 2011-07-06
WO2010018708A1 (ja) 2010-02-18
CN103747616A (zh) 2014-04-23
JPWO2010018708A1 (ja) 2012-01-26
JP5093353B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
CN103747616B (zh) 元器件内置模块
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
CN108347820B (zh) 容纳部件的基底结构上的高导热涂层
US10779415B2 (en) Component embedding in thinner core using dielectric sheet
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
WO2005078796A1 (ja) 電子部品及びその製造方法
JP2006303114A (ja) 多段構成半導体モジュールおよびその製造方法
JP2006173388A (ja) 多段構成半導体モジュールおよびその製造方法
CN108366494B (zh) 可转变到粘性状态以将部件嵌入部件承载件的固态过渡件
US10743422B2 (en) Embedding a component in a core on conductive foil
CN108235562A (zh) 用于将部件嵌入部件承载件中的透气性临时载带
JP2014072279A (ja) 部品内蔵配線基板の製造方法
EP3833163A1 (en) Method of manufacturing component carrier and component carrier
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP3733419B2 (ja) 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
TW200830498A (en) Manufacturing method for integrating passive component within substrate
JP2007318048A (ja) 多層配線板及びその製造方法
JP5095456B2 (ja) 部品内蔵配線基板の製造方法
JP2008227290A (ja) 部品内蔵配線基板、配線基板内蔵用部品
US6750537B2 (en) Substrate structure
CN116326220A (zh) 用于制造印刷电路板的方法和具有至少一个嵌入式电子组件的印刷电路板
JP4606472B2 (ja) 半導体モジュールおよびその製造方法
JP2004221433A (ja) 回路基板および多層配線回路基板の層間接続方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant