KR101326999B1

KR101326999B1 - 인쇄회로기판 및 그의 제조 방법

Info

Publication number: KR101326999B1
Application number: KR1020120023253A
Authority: KR
Inventors: 김지수; 전기도; 이규원; 이상명
Original assignee: 엘지이노텍 주식회사
Priority date: 2012-03-07
Filing date: 2012-03-07
Publication date: 2013-11-13
Also published as: EP2823696A1; US20150062846A1; CN104247582A; US9661759B2; TW201345338A; CN104247582B; TWI586232B; EP2823696A4; WO2013133560A1; KR20130102203A

Abstract

본 발명은 상면 또는 하면에 내부 회로패턴을 포함하는 코어 절연층, 상기 코어 절연층을 관통하며 형성되는 전자 소자, 상기 내부 회로패턴 및 전자 소자를 덮는 외부 절연층, 그리고 상기 외부 절연층 상면에 형성되는 외부 회로패턴을 포함하며, 상기 전자 소자의 하면은 상기 코어 절연층의 하면으로부터 하부로 돌출되어 있는 인쇄회로기판을 제공한다. 따라서, 상기 전자 소자를 매립하는 임베디드 인쇄회로기판에서 전자 소자를 실장 시, 전자 소자의 두께와 관계없이 절연층을 형성함으로써, 전자 소자의 크기와 관계없이 원하는 두께의 인쇄회로기판을 형성할 수 있다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.

최근에는 각 부품을 인쇄회로기판 내에 매립하여 실장하는 임베디드(embedded) 인쇄회로기판이 제공되고 있다.

도 1은 일반적인 임베디드 인쇄회로기판을 도시한 것이다.

도 1을 참고하면, 일반적인 임베디드 인쇄회로기판(10)은 복수의 절연층(1) 사이에 전자 소자(5)가 매립되어 있으며, 복수의 절연층(1) 사이를 도통하는 매립 회로패턴(2) 및 서로 다른 층의 회로를 연결하는 비아홀 등이 형성되어 있다.

상기 매립되어 있는 전자 소자(5)는 전자 소자(5)의 아래로 솔더 또는 버퍼(6)가 형성되며, 상기 솔더 또는 버퍼(6) 아래에 외부 회로패턴(9)과 연결하기 위한 패드(7)를 포함하고, 상기 패드(7)와 외부 회로패턴(9)을 연결하는 비아 (8)가 형성되어 있다.

이와 같이 전자 소자(5)를 내부에 실장하는 경우, 전자 소자(5)가 절연층의 두께보다 작은 두께를 갖도록 형성됨으로써 실장할 수 있는 전자 소자(5)의 크기에 한계가 있으며, 이를 실장하기 위하여 더 두꺼운 인쇄회로기판이 형성된다.

실시예는 전자 소자의 크기와 관계 없이 실장할 수 있는 임베디드 인쇄회로기판의 제조 방법을 제공한다.

실시예는 상면 또는 하면에 내부 회로패턴을 포함하는 코어 절연층, 상기 코어 절연층을 관통하며 형성되는 전자 소자, 상기 내부 회로패턴 및 전자 소자를 덮는 외부 절연층, 그리고 상기 외부 절연층 상면에 형성되는 외부 회로패턴을 포함하며, 상기 전자 소자의 하면은 상기 코어 절연층의 하면으로부터 하부로 돌출되어 있는 인쇄회로기판을 제공한다.

한편, 실시예는 상면 또는 하면에 내부 회로패턴이 형성되어 있으며 제1 두께를 가지는 코어 절연층을 형성하는 단계, 상기 코어 절연층의 하부에 제1 접착층을 형성하는 단계, 상기 코어 절연층과 제1 접착층을 관통하는 캐비티를 형성하는 단계, 상기 제1 접착층의 하면에 제2 접착층을 형성하는 단계, 상기 캐비티에 노출되는 상기 제2 접착층에 전자 소자를 배치하는 단계, 상기 코어 절연층의 상부에 상부 절연층을 형성하는 단계, 상기 제1 및 제2 접착층을 제거하는 단계, 그리고 상기 코어 절연층의 하부에 하부 절연층을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다.

본 발명에 따르면, 상기 전자 소자를 매립하는 임베디드 인쇄회로기판에서 전자 소자를 실장 시, 전자 소자의 두께와 관계 없이 절연층을 형성함으로써, 전자 소자의 크기와 관계 없이 원하는 두께의 인쇄회로기판을 형성할 수 있다.

도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 11은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 12은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.
도 13 내지 도 18은 도 12의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

본 발명은 전자 소자(200)를 매립 실장하는 임베디드 인쇄회로기판에 있어서, 전자 소자(200)의 두께와 관계 없이 균일한 두께를 가지는 인쇄회로기판을 제시한다.

이하에서는 도 2 내지 도 11을 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다.

도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 제1 절연층(110), 상기 제1 절연층(110) 위/아래에 형성되는 내부 회로패턴(121), 상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165), 제2 및 제3 절연층(160, 165) 위에 형성되어 있는 외부 회로패턴(175) 및 커버 레이(180)를 포함하며, 인쇄회로기판(100) 내에 매립되어 있는 복수의 전자 소자(200)를 포함한다.

상기 제 1 내지 제3 절연층(110, 160, 165)는 절연 플레이트를 형성하며, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

상기 제 1 내지 제3 절연층(110, 160, 165)는 서로 다른 물질로 형성될 수 있으며, 일예로 제1 절연층(110)은 유리 섬유를 포함하는 함침 기판이고 제2 및 제3 절연층(160, 165)은 수지만으로 형성되어 있는 절연시트일 수 있다.

상기 제1 절연층(110)은 중심 절연층으로서, 제2 및 제3 절연층(160, 165)보다 두꺼울 수 있으며, 상기 제1 절연층(110)의 두께는 전자 소자(200)의 두께(d2)보다 작을 수 있으며, 0.1T 이하를 충족할 수 있다.

제1 절연층(110)과 상하부의 내부 회로패턴(121)의 두께의 합(d1)보다 상기 전자 소자(200)의 두께가 크다.

상기 전자 소자(200)의 두께(d2)는 220μm 이하, 바람직하게는 180 내지 220 μm를 충족할 수 있다.

즉, 상기 제1 절연층(110)은 상기 전자 소자(200)보다 얇은 두께(d1)를 가지므로, 상기 전자 소자(200)는 내부회로패턴(121)의 상부 및 하부로 d4만큼 돌출될 수 있으며, d4는 30 내지 35 μm를 충족할 수 있다.

상기 제1 절연층(110)은 전자 소자(200)를 실장하기 위한 개구부를 포함하며, 제1 절연층(110) 상하부에는 내부 회로패턴(121) 및 상기 상하부의 내부 회로패턴(121)을 연결하는 전도성 비아(120)가 형성될 수 있다.

상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165)의 상부에는 외부 회로패턴(175)이 형성되어 있다.

상기 제2 및 제3 절연층(160, 165)은 상기 내부회로패턴(121)으로부터 소정 두께(d3)를 갖도록 형성되며, 상기 제2 및 제3 절연층(160, 165)의 두께는 40 내지 50μm를 충족할 수 있다.

상기 제2 및 제3 절연층(160, 165)은 동일한 두께(d3)를 가질 수 있으며, 전자 소자(200)가 돌출되는 d4는 제2 및 제3 절연층(160, 165)의 두께보다 작아 제2 및 제3 절연층(160, 165) 외부로 상기 전자 소자(200)가 노출되지 않는다.

상기 외부 회로패턴(175) 중 일부는 상기 전자 소자(200)의 단자와 연결되어 있는 패드(173)일 수 있다.

상기 패드(173)와 상기 전자 소자(200)의 사이에 제2 및 제3 절연층(160, 165) 관통하는 비아(176)가 형성되어 있다.

상기 비아(176)는 전자 소자(200)의 일면에만 형성될 수 있으며, 상하부에 모두 형성될 수도 있다.

상기 제1 내지 제3 절연층(110, 160, 165)에 의해 매립되어 있는 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 일 수 있다. 상기 전자 소자(200)의 양 단에는 외부로부터 전류 또는 전압을 공급받는 단자가 형성되어 있다.

전도성 비아(176)와 연결되는 패드(173)는 제2 및 제3 절연층(160, 165)의 상면으로 확장되어 있을 수 있다.

상기 내부 회로패턴(121) 및 외부 회로패턴(175)은 구리를 포함하는 합금으로 형성될 수 있으며, 외부 회로패턴(175)은 적어도 2개의 층으로 형성될 수 있다.

외부 회로패턴(175)은 커버레이(180)에 의해 외부로부터 보호된다.

상기 커버레이(180)는 드라이 필름이나 일반적인 솔더 레지스트로 형성할 수 있다.

이상에서는 외부 회로패턴(175)이 2개의 층으로 형성되는 것으로 설명하였으나, 이와 달리 복수의 층으로 형성되어 있을 수 있다.

이러한 인쇄회로기판(100)은 매립되는 전자 소자(200)의 두께(d2)가 제1 절연층(110) 및 내부 회로패턴(121)의 두께의 합(d1)보다 커 돌출되더라도 제2 및 제3 절연층(160, 165) 내에 매립됨으로써 전체 인쇄회로기판(100)의 두께는 증가하지 않는다.

이하에서는 도 3 내지 도 11을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.

도 3 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판(100)을 제조하기 위한 방법을 나타내는 단면도이다.

먼저, 도 3과 같이 코어 기판을 준비한다.

상기 코어 기판은 상기 제1 절연층(110) 및 내부 회로 패턴이 형성되어 있으며, 상기 제1 절연층 및 내부회로패턴은 CCL(Cupper claded laminate)로부터 식각 및 도금을 이용하여 형성할 수 있다.

내부 회로패턴이 형성되어 있는 코어 기판의 하부에 제1 접착층(126)을 부착한다.

상기 제1 접착층(126)은 약한 접착력을 가지는 실리콘 접착재를 이용할 수 있으며, 상기 제1 접착층(126)의 두께는 매립할 전자 소자의 두께를 고려하여 결정한다.

즉, 코어 기판의 하부로 돌출되는 전자 소자의 두께만큼이 제1 접착층(126)의 두께와 동일할 수 있다.

다음으로, 도 4와 같이 전자 소자가 실장될 영역을 노출하도록 코어 기판과 제1 접착층(126)을 동시에 제거하여 캐비티를 형성한다.

상기 코어 기판과 제1 접착층(126)의 제거는 레이저 드릴링을 통하여 수행할 수 있으나, 이와 달리 기계적인 펀칭 또는 드릴링을 통하여 수행할 수도 있다.

제거되는 코어 기판의 면적은 전자 소자의 면적보다 클 수 있다.

다음으로, 제1 접착층(126) 하부에 제2 접착층(127)을 형성한다.

상기 제2 접착층(127)은 제거된 코어 기판 및 제1 접착층(126)의 캐비티에 노출되어 있으며, 제2 접착층(127)의 접착력은 제1 접착층(126)보다 크다.

상기 제2 접착층(127)의 두께는 임의의 두께를 충족할 수 있다.

다음으로 도 6과 같이 캐비티 내에 전자 소자를 실장한다.

상기 전자 소자는 상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어, 저항, 인덕터 또는 캐패시터일 수 있다.

따라서, 상기 전자 소자의 끝단이 제1 접착층(126)과 동일한 선상에 위치할 수 있다.

다음으로, 도 7과 같이 코어 기판 위에 제2 절연층을 부착한다.

즉, 상기 제1 절연층(110) 위에 제2 절연층(160) 및 제1 금속층(161)의 적층구조를 적층한 뒤, 도 7과 같이 열 및 압력을 가한다.

다음으로, 도 8과 같이, 하부의 제1 및 제2 접착층(127)을 제거하여 전자 소자의 하면을 노출한다.

따라서, 제1 접착층(126)과 동일 선 상에 위치하는 전자 소자가 코어 기판으로부터 돌출되도록 형성된다.

다음으로, 도 9와 같이 코어 기판의 하부에 제3 절연층(165) 및 제2 금속층(166)의 적층구조를 적층한 뒤, 열 및 압력을 가하여 제1 내지 제3 절연층(110, 160, 165)이 경화함으로써 하나의 절연 플레이트를 형성하며, 상기 절연 플레이트 내에는 전자 소자(200)가 매립된 상태를 유지한다.

다음으로, 도 10과 같이 상기 제1 및 제2 금속층(161, 165) 및 상기 제2 및 제3 절연층(160, 165)에 비아홀(163)을 형성한다.

상기 비아홀(163)을 형성하는 공정은 물리적인 드릴 공정으로 수행할 수 있으며, 이와 달리 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 비아홀(163)을 형성하는 경우, YAG 레이저 또는 CO₂ 레이저를 사용하여 제1 및 제2 금속층(161, 165) 및 제2 및 제3 절연층(110, 160, 165)를 각각 개방할 수 있다.

이때, 형성하는 비아홀(163)은 상기 전자 소자(200)의 단자의 상부 및 하부를 개방하는 비아홀(163)을 포함하며, 도시하지 않았으나 외부 및 내부 회로패턴(121, 175)을 전기적으로 연결하기 위한 비아홀을 함께 형성할 수 있다.

다음으로, 도금하여 상기 비아홀(163)을 매립하는 비아(176)를 형성하며 상기 제2 및 제3 절연층(160, 165) 위를 덮으며 도금층(170)을 형성하고, 상기 도금층(170)을 식각하여 제2 및 제3 절연층(160, 165)의 상부에 외부 회로패턴(175)을 형성한다.

이때, 상기 외부 회로패턴(175)은 비아홀(163)을 매립한 비아(176)의 상면에 형성되는 패드(173)를 포함하며, 상기 패드(173)는 제2 및 제3 절연층(160, 165) 위로 확장된 영역을 포함할 수 있다.

마지막으로, 상기 회로패턴(175)을 매립하는 커버 레이(180)를 부착한 뒤, 도 11과 같이 커버 레이(180)의 일부를 식각하여 패드(173)를 노출하고, 노출된 패드(173) 위에 솔더볼(182)을 형성함으로써 임베디드 인쇄회로기판(100)을 완성한다.

이와 같이 상기 전자 소자(200)를 매립하는 임베디드 인쇄회로기판(100)에서 전자 소자(200)를 실장 시, 2개의 접착층을 연속적으로 형성하고 1개의 접착층이 전자 소자와 코어 기판 사이의 두께 차를 보상함으로써 전자 소자가 코어 기판보다 큰 경우에도 코어 기판의 두께를 늘리지 않고 형성할 수 있다.

이하에서는 도 12 내지 도 18을 참고하여 본 발명의 다른 실시예를 설명한다.

도 12는 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.

도 12를 참고하면, 본 발명에 따른 인쇄회로기판(100A)은 제1 절연층(110), 상기 제1 절연층(110) 위/아래에 형성되는 내부 회로패턴(121), 상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165), 제2 및 제3 절연층(160, 165)의 표면에 형성되어 있는 외부 회로패턴(171) 및 커버 레이(180)를 포함하며, 인쇄회로기판(100) 내에 매립되어 있는 복수의 전자 소자(200)를 포함한다.

상기 제1 절연층(110)은 중심 절연층으로서, 제2 및 제3 절연층(160, 165)보다 두꺼울 수 있으며, 상기 제1 절연층(110)의 두께는 전자 소자(200)의 두께(d2)보다 작을 수 있으며, 제1 절연층(110)과 상하부의 내부 회로패턴(121)의 두께의 합(d1)보다 상기 전자 소자(200)의 두께(d2)가 크다.

즉, 상기 제1 절연층(110)과 내부회로패턴(121)은 상기 전자 소자(200)보다 얇은 두께(d1)를 가지므로, 상기 전자 소자(200)는 내부회로패턴(121)의 상부 및 하부로 d4만큼 돌출될 수 있다.

상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165)의 상면에는 외부 회로패턴(171)이 형성되어 있다.

상기 제2 및 제3 절연층(160, 165)은 상기 내부회로패턴(121)으로부터 소정 두께(d3)를 갖도록 형성되어 있다.

상기 제2 및 제3 절연층(160, 165)은 상기 외부 회로패턴(171)을 매립하기 위한 패턴홈(163)을 상면에 포함한다.

상기 패턴홈(163)은 상기 내부회로패턴(121)과 소정 거리를 유지하도록 형성되어 있으며, 일부 패턴홈(163)은 상기 내부회로패턴(121)과 외부회로패턴(171)의 통전을 위한 비아홀로 형성될 수 있다.

또한 상기 패턴홈(163)은 상기 전자 소자(200)의 단자를 노출하는 단자홈을 더 포함한다.

상기 패턴홈(163)을 매립하며 외부회로패턴(171)이 형성되어 있다.

상기 외부회로패턴(171) 중 단자홈을 매립하는 외부회로패턴(171)이 상기 전자 소자(175)의 단자와 연결되어 있는 패드로서 기능할 수 있다.

상기 제1 내지 제3 절연층(110, 160, 165)에 의해 매립되어 있는 전자 소자(200)는 수동 소자일 수 있다.

상기 내부 회로패턴(121) 및 외부 회로패턴(171)은 구리를 포함하는 합금으로 형성될 수 있다.

외부 회로패턴(171)의 상면은 커버레이(180)에 의해 외부로부터 보호된다.

이상에서는 회로패턴(150, 171)이 단일층으로 형성되는 것으로 설명하였으나, 이와 달리 복수의 층으로 형성되어 있을 수 있다.

이하에서는 도 13 내지 도 18을 참고하여 도 13의 인쇄회로기판(100)의 제조 방법을 설명한다.

먼저, 도 3 내지 도 6의 공정은 동일하게 진행된다.

즉, 제1 절연층(110) 및 제1 접착층(126)에 형성되는 캐비티에 전자 소자(200)를 실장한다.

상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어, 저항, 인덕터 또는 캐패시터일 수 있다.

상기 전자 소자(200)의 끝단이 제1 접착층(126)과 동일한 선상에 위치할 수 있다.

다음으로, 도 7과 같이 코어 기판 위에 제2 절연층(160)을 부착한다.

즉, 상기 제1 절연층(110) 위에 제2 절연층(160)을 적층한 뒤, 도 13과 같이 열 및 압력을 가한다.

이때, 제2 절연층(160)은 제1 절연층(110)과 달리 글라스 섬유를 포함하지 않는 수지물일 수 있다.

다음으로, 도 14와 같이, 하부의 제1 및 제2 접착층(126, 127)을 제거하여 전자 소자(200)의 하면을 노출한다.

따라서, 제1 접착층(126)과 동일 선 상에 위치하는 전자 소자(200)가 코어 기판으로부터 돌출되도록 형성된다.

다음으로, 도 15와 같이 코어 기판의 하부에 제3 절연층(165)을 적층한 뒤, 열 및 압력을 가하여 제1 내지 제3 절연층(110, 160, 165)이 경화함으로써 하나의 절연 플레이트를 형성하며, 상기 절연 플레이트 내에는 전자 소자(200)가 매립된 상태를 유지한다.

다음으로, 도 16과 같이 상기 제2 및 제3 절연층(160, 165)의 노출된 상면에 패턴홈(163)을 형성한다.

상기 패턴홈(163)은 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 패턴홈(163)을 형성하는 경우, YAG 레이저 또는 CO₂ 레이저를 사용하여 제2 및 제3 절연층(110, 160, 165)에 홈(163)을 형성할 수 있다

이때, 형성하는 패턴홈(163)은 상기 전자 소자(200)의 단자의 상부 및 하부를 개방하는 단자홈을 포함한다.

다음으로, 도 17과 같이 도금하여 상기 패턴홈(163)을 매립하는 외부회로패턴(171)을 형성한다.

이때, 상기 외부 회로패턴(171)은 도금이 아닌 전도성 물질을 페이스트 형태로 도포하여 형성할 수도 있다.

마지막으로, 도 18과 같이 상기 회로패턴(171)을 매립하는 커버 레이(180)를 부착하고, 커버 레이(180)의 일부를 식각하여 패드를 노출하고, 노출된 패드 위에 솔더볼(181)을 형성함으로써 임베디드 인쇄회로기판(100A)을 완성한다.

이와 같이 상기 전자 소자(200)를 매립하는 임베디드 인쇄회로기판(100A)에서 전자 소자(200)를 실장 시, 2개의 접착층을 연속적으로 형성하고 1개의 접착층이 전자 소자(200)와 코어 기판 사이의 두께 차를 보상함으로써 전자 소자(200)가 코어 기판보다 큰 경우에도 코어 기판의 두께를 늘리지 않고 형성할 수 있다. 또한, 회로 패턴을 절연층 내에 매립하여 형성함으로써 인쇄회로기판의 두께를 더욱 줄일 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

인쇄회로기판 100, 100A
절연층 110, 160, 165
내부 회로패턴 121
전도성 비아 120
전자 소자 200

Claims

상면 및 하면에 내부 회로패턴을 포함하는 코어 절연층,
상기 코어 절연층을 관통하며 형성되는 전자 소자,
상기 내부 회로패턴 및 전자 소자를 덮는 외부 절연층, 그리고
상기 외부 절연층 상면에 형성되는 외부 회로패턴
을 포함하며,
상기 전자 소자의 하면은 상기 코어 절연층의 하면에 형성되어 있는 내부 회로패턴으로부터 하부로 돌출되어 있는 인쇄회로기판.
삭제
제1항에 있어서,
상기 전자 소자는 코어 절연층의 두께보다 큰 두께를 가지는 인쇄회로기판.
제1항에 있어서,
상기 외부 회로패턴은 상기 외부 절연층 위에 돌출되어 형성되어 있는 인쇄회로기판.
제1항에 있어서,
상기 외부 회로패턴은 상기 외부 절연층의 표면에 형성되어 있는 패턴홈 내에 매립되어 형성되는 인쇄회로기판.
제1항에 있어서,
상기 코어 절연층은 유리 섬유가 함침된 수지재를 포함하는 인쇄회로기판.
제6항에 있어서,
상기 외부 절연층은 유리 섬유가 함침된 수지재를 포함하는 인쇄회로기판.
제1항에 있어서,
상기 전자 소자는 상기 코어 절연층의 상면으로부터 돌출되어 있는 인쇄회로기판.
상면 또는 하면에 내부 회로패턴이 형성되어 있으며 제1 두께를 가지는 코어 절연층을 형성하는 단계,
상기 코어 절연층의 하부에 제1 접착층을 형성하는 단계,
상기 코어 절연층과 제1 접착층을 관통하는 캐비티를 형성하는 단계,
상기 제1 접착층의 하면에 제2 접착층을 형성하는 단계,
상기 캐비티에 노출되는 상기 제2 접착층에 전자 소자를 배치하는 단계,
상기 코어 절연층의 상부에 상부 절연층을 형성하는 단계,
상기 제1 및 제2 접착층을 제거하는 단계, 그리고
상기 코어 절연층의 하부에 하부 절연층을 형성하는 단계
를 포함하는 인쇄회로기판의 제조 방법.
제9항에 있어서,
상기 캐비티를 형성하는 단계는
상기 전자 소자의 면적보다 큰 면적을 갖도록 상기 캐비티를 형성하는 인쇄회로기판의 제조 방법.
제9항에 있어서,
제1 접착층은 상기 제2 접착층보다 약한 접착력을 가지는 인쇄회로기판의 제조 방법.
제9항에 있어서,
상기 상부 절연층 및 상기 하부 절연층의 표면에 외부 회로패턴을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
삭제
제12항에 있어서,
상기 외부 회로패턴을 형성하는 단계는,
상기 상부 절연층 및 하부 절연층 위에 패턴홈을 형성하는 단계,
상기 패턴홈을 매립하는 상기 외부 회로패턴을 형성하는 단계
를 포함하는 인쇄회로기판의 제조 방법.
제14항에 있어서,
상기 상부 절연층 및 하부 절연층의 표면에 레이저를 통하여 상기 패턴홈을 형성하는 인쇄회로기판의 제조 방법.
제9항에 있어서,
상기 전자 소자는 수동 소자 또는 능동 소자인 인쇄회로기판의 제조 방법.
제12항에 있어서,
상기 외부 회로패턴을 형성한 뒤에, 상기 외부 회로패턴을 보호하는 커버레이를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.