CN104247582A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN104247582A
CN104247582A CN201380018305.9A CN201380018305A CN104247582A CN 104247582 A CN104247582 A CN 104247582A CN 201380018305 A CN201380018305 A CN 201380018305A CN 104247582 A CN104247582 A CN 104247582A
Authority
CN
China
Prior art keywords
insulating barrier
core substrate
circuit pattern
electronic device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380018305.9A
Other languages
English (en)
Other versions
CN104247582B (zh
Inventor
金志洙
全起道
李圭洹
李尚铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104247582A publication Critical patent/CN104247582A/zh
Application granted granted Critical
Publication of CN104247582B publication Critical patent/CN104247582B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种印刷电路图案，该印刷电路图案包括：在上表面和下表面上包括内部电路图案的芯基板；形成为穿过芯基板的电子器件；覆盖内部电路图案和电子器件的外部绝缘层；以及形成在外部绝缘层的上表面上的外部电路图案，其中电子器件的下表面从芯基板的下表面突出到下部。因此，在其中嵌入有电子器件的嵌入式印刷电路板中，当安装电子器件时，因为形成了与电子器件的厚度无关的绝缘层，所以可以形成具有与电子器件的厚度无关的期望厚度的印刷电路板。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种印刷电路板及其制造方法。
本申请要求2012年3月7日在韩国知识产权局提交的韩国专利申请第10-2012-0023253号的优先权，其全部内容通过引用并入本文。
背景技术
印刷电路板(PCB)通过使用导电材料如铜在电绝缘基板上印刷电路线路图而形成的，并且指的是仅在安装电子部件之前的板。也就是说，它指的是一种电路板，该电路板被配置成在平板上紧密安装各种电子器件，各个部件的安装位置是固定的，并且通过在平板的表面上印刷用于连接各部件的电路图案来使电路板固定。
最近，已经提供了一种嵌入式印刷电路板，其被配置成各个部件嵌入并安装在印刷电路板中。
图1示出了常规嵌入式印刷电路板。
参照图1，常规嵌入式印刷电路板10配置成电子器件5嵌入在多个绝缘层1之间，并且形成有引起多个绝缘层1之间的导电的嵌入式电路图案2以及用于使不同层的电路彼此连接的过孔。
上述嵌入的电子器件5配置成在电子器件5下方形成钎料或缓冲体6，在钎料或缓冲体6下方包括待连接到外部电路图案9的焊盘7，并且形成有用于连接焊盘7和外部电路图案9的通孔8。
如此，在电子器件5安装在内部的情况下，电子器件5形成为具有比绝缘层的厚度小的厚度。因而，待安装的电子器件5的尺寸具有限制，并且为了安装电子器件，形成具有较厚厚度的印刷电路板。
发明内容
技术问题
本发明的一个方面提供了一种制造无论电子器件的尺寸如何都能够安装的嵌入式印刷电路板的方法。
解决问题的方案
根据本发明的一个方面，提供一种印刷电路板，其包括：在上表面和下表面中包括内部电路图案的芯基板；形成为穿过芯基板的电子器件；覆盖内部电路图案和电子器件的外部绝缘层；以及形成在外部绝缘层的上表面上的外部电路图案，其中电子器件的下表面从芯基板的下表面突出到下部。
根据本发明的另一方面，提供了一种制造印刷电路板的方法，该方法包括：形成芯基板，该芯基板包括形成在上表面或下表面上的内部电路图案并且该芯基板具有第一厚度；在芯基板的下部中形成第一粘附层；形成穿过芯基板和第一粘附层的腔；在第一粘附层的下表面上形成第二粘附层；在暴露于腔的第二粘附层上设置电子器件；在芯基板的上部中形成上绝缘层；去除第一粘附层和第二粘附层；以及在芯基板的下部中形成下绝缘层。
本发明的有益效果
根据本发明，在其中嵌入有电子器件的嵌入式印刷电路板中，当安装电子器件时，因为形成了与电子器件的厚度无关的绝缘层，所以可以形成具有与电子器件的厚度无关的期望厚度的印刷电路板。
附图说明
包括附图以提供对本发明的进一步的理解，并且将附图合并到本说明书中且构成本说明书的一部分。附图示出了本发明的示例性实施方案，附图与描述一起用于说明本发明的原理。在附图中：
图1是示出了根据常规技术的印刷电路板的截面图。
图2是示出了根据本发明的示例性实施方案的印刷电路板的截面图。
图3至图11是示出了制造图2的印刷电路板的方法的截面图。
图12是示出了根据本发明的另一示例性实施方案的印刷电路板的截面图。
图13至图18是示出了制造图12的印刷电路板的方法的截面图。
具体实施方式
下文中，将参照附图以本发明能够被本发明所属技术领域的普通技术人员容易实施的方式对本发明的优选实施方案进行详细描述。然而，本发明可以以不同形式实施，并且不应该将其理解为仅限于本文中所陈述的实施方案。相反，提供这些实施方案使得本公开内容更加全面和完整，并且将本发明的全部范围传达给本领域的普通技术人员。本文中所使用的术语仅用于描述具体实施方案的目的，而非意在限制示例性实施方案。
还应该理解，术语“包括”或“包含”当用于本说明书中时列举了所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。
为了清楚地说明本发明，省略了与说明无关的部分，并且为了清楚地表示各个层和区域，将其厚度放大。此外，在整个附图的描述中，相似的附图标记可以指代相似的元件。
当提及一个部件例如层、膜、区域和板等在另一部件“上”时，这包括其中该部件刚好在另一部件的上的情况以及其中在该部件与另一部件之间存在又一部件的情况。相反，当提及一个部件刚好在另一部件上时，这意味着在一个部件与另一部件的中间不存在又一部件。
本发明提供了一种有关电子器件200嵌入并且安装在其中的嵌入式印刷电路板的印刷电路板，所述印刷电路板具有与电子器件200的厚度无关的均匀厚度。
在下文中，将参照图2至图11说明根据本发明的示例性实施方案的印刷电路板。
图2是示出了根据本发明的示例性实施方案的印刷电路板的截面图。
参照图2，根据本发明的示例性的该示例性实施方案的印刷电路板100包括：第一绝缘层110；形成在第一绝缘层110之上和之下的内部电路图案121；形成在第一绝缘层110的上部和下部中的第二绝缘层160和第三绝缘层165；形成在第二绝缘层160和第三绝缘层165上的外部电路图案175和盖层180；以及嵌入在印刷电路板100中的多个电子器件200。
第一绝缘层110、第二绝缘层160和第三绝缘层165可以形成绝缘板，并且可以是热固性或热塑性聚合物基板、陶瓷基板、有机无机复合材料基板或玻璃纤维浸渍基板。在该层包括聚合物树脂的情况下，在聚合物树脂中可以包括环氧基绝缘树脂。与此不同，在聚合物树脂中可以包括聚酰亚胺基树脂。
第一绝缘层110、第二绝缘层160和第三绝缘层165可以由彼此不同的材料形成。作为一个实例，第一绝缘层110可以是玻璃纤维浸渍基板，并且第二绝缘层160和第三绝缘层165可以是仅由树脂形成的绝缘板。
作为中心绝缘层的第一绝缘层110的厚度可以比第二绝缘层160和第三绝缘层165的厚度厚，并且第一绝缘层110的厚度可以小于电子器件200的厚度(d2)并且可以满足小于0.1T。
电子器件200的厚度大于第一绝缘层110以及上部和下部的内部电路图案121的厚度的和(d1)。内部电路图案121可以使用激光形成在第一绝缘层110的上表面和下表面上。
电子器件200的厚度(d2)可以满足小于220μm，优选为180μm至220μm。
即，因为第一绝缘层110与电子器件200相比具有较小的厚度(d1)，所以电子器件200可以向内部电路图案121的上部和下部突出多达厚度d4。d4可以满足30μm至35μm。
第一绝缘层110可以包括用于安装电子器件200的开口。在第一绝缘层110的上部和下部中，可以形成内部电路图案121以及用于连接上部和下部的内部电路图案121的导电通孔120。
在形成在第一绝缘层110的上部和下部中的第二绝缘层160和第三绝缘层165的上部中形成外部电路图案175。
第二绝缘层160和第三绝缘层165可以形成为具有距内部电路图案121的预定厚度(d3)，并且第二绝缘层160和第三绝缘层165的厚度可以在40μm至50μm的范围内。
第二绝缘层160和第三绝缘层165可以具有彼此相同的厚度(d3)。因为电子器件200所突出的厚度(d4)小于第二绝缘层160和第三绝缘层165的厚度，所以电子器件200没有暴露于第二绝缘层160和第三绝缘层165的外部。
外部电路图案175的一部分可以是连接到电子器件200的端子的焊盘173。
在焊盘173与电子器件200之间形成有穿过第二绝缘层160和第三绝缘层165的通孔176。
通孔176可以仅形成在电子器件200的一个表面上，或者可以形成在上部和下部中。
通过第一绝缘层110、第二绝缘层160和第三绝缘层165而嵌入的电子器件200可以是无源器件。例如，电子器件可以是电阻器、电感器或电容器。在电子器件200的两端形成用于从外部接受电流或电压的端子。
连接到通孔176的焊盘173可以延伸到第二绝缘层160和第三绝缘层165的上表面。
内部电路图案121和外部电路图案175可以由包含Cu的合金形成。外部电路图案175可以形成为至少两层。
外部电路图案175可以由盖层180保护与外部隔绝。
盖层180可以由干膜或一般阻焊剂形成。
在以上说明中，说明了电路图案121、175形成为两层。然而，与此不同，电路图案可以形成为多个层。
在印刷电路板100中，即使嵌入的电子器件200突出，因为嵌入的电子器件200的厚度(d2)大于第一绝缘层110和内部电路图案121的厚度厚度之和(d1)，所以印刷电路板100的总厚度未增加，这是因为电子器件嵌入在第二绝缘层160和第三绝缘层165中。
在下文中，将参照图3至图11说明制造图2的印刷电路板100的方法。
图3至图11是示出了制造根据本发明的一种示例性实施方案的印刷电路板100的方法的截面图。
首先，如图3所示，制备芯基板。
在芯基板上，形成第一绝缘层110和内部电路图案121。可以利用蚀刻工艺或镀覆工艺由覆铜板(CCL)形成第一绝缘层110和内部电路图案121。
此外，可以使用激光形成内部电路图案121。在使用激光形成内部电路图案121的情况下，第一绝缘层110可以使用YAG激光或CO2激光开口。
将第一粘附层126粘附到其上形成有内部电路图案121的芯基板的下部。
可以使用具有小粘附强度的硅粘附材料用于第一粘附层126。在考虑待嵌入的电子器件的厚度时，可以确定第一粘附层126的厚度。
即，突出到芯基板的下部的电子器件的厚度可以与第一粘附层126的厚度相同。
接下来，通过同时去除芯基板和第一粘附层126来形成腔，使得露出待安装电子器件的区域，如图4所示。
可以使用激光钻孔执行芯基板和第一粘附层126的去除。然而，与此不同，可以使用机械冲孔或钻孔执行芯基板和第一粘附层126的去除。
被去除的芯基板的面积可以大于电子器件的面积。
接下来，在第一粘附层126的下部中形成第二粘附层127。
将第二粘附层127暴露于去除芯基板和第一粘附层126的腔。第二粘附层127的粘附强度大于粘附层126的粘附强度。
第二粘附层127的厚度可以满足任意厚度。
接下来，如图6所示，将电子器件安装在腔内。
电子器件200可以为无源器件。例如，电子器件可以为电感器或电容器。因此，电子器件200的各端可以位于与第一粘附层126相同的线上。
接下来，如图7所示，将第二粘附层粘附到芯基板上。
即，在第一绝缘层110上以层叠结构层叠第二粘附层160和金属层161，之后向其施加热和压力，如图7所示。
然后，如图8所示，通过去除下部的第一粘附层126和第二粘附层127来露出电子器件200的下表面。
因此，位于与第一粘附层126相同的线上的电子器件200形成为从芯基板突出。
接下来，如图9所示，在芯基板的下部中以层叠结构层叠第三绝缘层165和第二金属层166，之后向其施加热和压力。因而，通过使第一绝缘层110、第二绝缘层160和第三绝缘层165硬化来形成一个绝缘板，并且保持其中电子器件200嵌入绝缘板的状态。
接下来，如图10所示，在第一金属层161和第二金属层165以及第二绝缘层160和第三绝缘层165上形成过孔163。
可以通过物理钻孔工艺执行用于形成过孔163的过程。与此不同，可以使用激光。在使用激光形成过孔163的情况下，可以分别使用YAG激光或CO2激光来使第一金属层161和第二金属层165以及第二绝缘层160和第三绝缘层165开口。
此时，所形成的过孔163包括用于使电子器件200的端子的上部和下部开口的过孔163。与此同时，即使没有示出，也可以形成用于电连接外部电路图案和内部电路图案121、175的过孔。
接下来，通过执行镀覆工艺来形成其中嵌入有过孔163的通孔176。此外，形成覆盖第二绝缘层160和第三绝缘层165的镀层，通过对镀层进行蚀刻来在第二绝缘层160和第三绝缘层165的上部中形成外部电路图案175。
此时，外部电路图案175可以包括形成在其中嵌入过孔的通孔176的上表面上的焊盘173。焊盘173可以包括在第二绝缘层160和第三绝缘层165上方延伸的区域。
最后，如图11所示，在粘附其中嵌入电路图案175的盖层180之后，通过蚀刻盖层180的一部分来露出焊盘173，并且在露出的焊盘173上形成钎料球181，由此完成嵌入式印刷电路板100。
在其中嵌入电子器件200的嵌入式印刷电路板100中，当安装电子器件200时，依次形成两个粘附层，一个粘附层补偿了电子器件与芯基板之间的厚度差。因而，即使在电子器件大于芯基板的情况下，芯基板的厚度也不增加。
在下文中，将参照图12至图18来说明本发明的另一示例性实施方案。
图12是示出了根据本发明的另一示例性实施方案的印刷电路板的截面图。
参照图12，根据本发明的示例性实施方案的印刷电路板100A包括：第一绝缘层110；形成在第一绝缘层110的下表面之上和之下的内部电路图案121；形成在第一绝缘层110的上部和下部中的第二绝缘层160和第三绝缘层165；形成在第二绝缘层160和第三绝缘层165的表面上的外部电路图案171和盖层180；以及嵌入在印刷电路板100中的多个电子器件200。
第一绝缘层110、第二绝缘层160和第三绝缘层165可以形成绝缘板，并且可以是热固性或热塑性聚合物基板、陶瓷基板、有机无机复合材料基板或玻璃纤维浸渍基板。在该层包括聚合物树脂的情况下，在聚合物树脂中可以包括环氧基绝缘树脂。与此不同，在聚合物树脂中可以包括聚酰亚胺基树脂。
第一绝缘层110、第二绝缘层160和第三绝缘层165可以由彼此不同的材料形成。作为一个实例，第一绝缘层110可以是玻璃纤维浸渍基板，并且第二绝缘层160和第三绝缘层165可以是仅由树脂形成的绝缘板。
作为中心绝缘层的第一绝缘层110可以比第二绝缘层160和第三绝缘层165更厚，并且第一绝缘层110的厚度可以小于电子器件200的厚度(d2)。电子器件200的厚度(d2)大于第一绝缘层110以及上部和下部的内部电路图案121的厚度之和(d1)。
即，因为第一绝缘层110和内部电路图案121与电子器件200相比具有较小的厚度(d1)，所以电子器件200可以向内部电路图案121的上部和下部突出多达厚度d4。
第一绝缘层110可以包括用于安装电子器件200的开口。在第一绝缘层110的上部和下部中，可以形成内部电路图案121以及用于连接上部和下部的内部电路图案121的导电通孔120。
在形成在第一绝缘层110的上部和下部中的第二绝缘层160和第三绝缘层165的上部上形成外部电路图案171。
第二绝缘层160和第三绝缘层165可以形成为具有距内部电路图案121的预定厚度(d3)。
第二绝缘层160和第三绝缘层165可以具有彼此相同的厚度(d3)。因为电子器件200所突出的厚度d4小于第二绝缘层160和第三绝缘层165的厚度，所以电子器件200没有暴露于第二绝缘层160和第三绝缘层165的外部。
第二绝缘层160和第三绝缘层165包括用于在上表面上嵌入外部电路图案171的图案凹槽163。
图案凹槽163可以形成为与内部电路图案121保持预定距离。图案凹槽163的一部分可以形成为用于向内部电路图案121和外部电路图案171施加电流的过孔。
此外，图案凹槽163还包括露出电子器件200的端子凹槽。
形成其中嵌入图案凹槽163的外部电路图案171。
在外部电路图案171中，外部电路图案171的嵌入端子凹槽的部分可以起到连接到电子器件200的端子的焊盘的作用。
通过第一绝缘层110、第二绝缘层160和第三绝缘层165而嵌入的电子器件200可以是无源器件。
内部电路图案121和外部电路图案171可以由包含Cu的合金形成。
外部电路图案171的上表面可以由盖层180保护与外部隔绝。
盖层180可以由干膜或一般阻焊剂形成。
在以上说明中，说明了电路图案150、171形成为单层。然而，与此不同，电路图案可以形成为多个层。
在下文中，将参照图13至图18说明制造图2的印刷电路板100的方法。
首先，执行如图3至图6所示的过程以使其彼此相同。
即，在第一绝缘层110和第一粘附层126上形成的腔中安装电子器件200。
电子器件200可以是无源器件。例如，电子器件可以是电感器或电容器。
电子器件200的各端可以位于与第一粘附层126相同的线上。
接下来，如图7所示，向芯基板粘附第二粘附层160。
即，在第一绝缘层110上层叠第二粘附层160，之后向其施加热和压力，如图13所示。
此时，与第一绝缘层110不同，第二绝缘层160可以是不包括玻璃纤维的树脂材料。
然后，如图14所示，通过去除下部的第一粘附层126和第二粘附层127来露出电子器件200的下表面。
因此，位于与第一粘附层126相同的线上的电子器件200形成为从芯基板突出。
接下来，如图15所示，在芯基板的下部上层叠第三绝缘层165，之后，向其施加热和压力。因而，通过使第一绝缘层110、第二绝缘层160和第三绝缘层165硬化来形成一个绝缘板，并且保持其中电子器件200嵌入绝缘板的状态。
接下来，如图16所示，在第二绝缘层160和第三绝缘层165的露出的上表面上形成图案凹槽163。
可以使用激光形成图案凹槽163。在使用激光形成图案凹槽163的情况下，可以使用YAG激光或CO2激光在第二绝缘层160和第三绝缘层165上形成凹槽163。
此时，所形成的图案凹槽163包括用于使电子器件200的端子的上部和下部开口的端子凹槽。
接下来，通过执行镀覆工艺来形成其中嵌入图案凹槽163的外部电路图案171，如图17所示。
此时，可以通过施加糊状的导电材料而不是镀覆材料来形成外部电路图案171。
最后，如图18所示，通过粘附其中嵌入电路图案171的盖层180，蚀刻盖层180的一部分使得焊盘被露出并且在露出的焊盘上形成钎料球181来完成嵌入式印刷电路板100A。
在其中嵌入有电子器件200的嵌入式印刷电路板100中，当安装电子器件200时，依次形成两个粘附层，一个粘附层补偿了电子器件与芯基板之间的厚度差。因而，即使在电子器件大于芯基板的情况下，芯基板的厚度也不增加。此外，因为电路图案形成为嵌入绝缘层中，所以印刷电路板的厚度可以更多地减小。
如前所述，在本发明的详细描述中，已经描述了本发明的详细示例性实施方案，明显地是，本领域技术人员在不脱离本发明的精神或范围的情况下可以做出修改和变化。因此，应该理解，前述是用于说明本发明的，而不应被解释为限于所公开的具体实施方案，并且对所公开的实施方案做出的修改方案以及其他实施方案意在包括在所附权利要求及其等同内容的范围内。

Claims (15)

1.一种印刷电路板，包括：
在上表面和下表面上包括内部电路图案的芯基板；
安装成穿过所述芯基板的电子器件；
覆盖所述内部电路图案和所述电子器件的外部绝缘层；以及
形成在所述外部绝缘层的上表面上的外部电路图案，
其中所述电子器件的下表面从所述芯基板的所述下表面突出到下部。
2.根据权利要求1所述的印刷电路板，其中所述电子器件的所述下表面从形成在所述芯基板的所述下表面上的所述内部电路图案突出到所述下部。
3.根据权利要求1所述的印刷电路板，其中所述电子器件的厚度比所述芯基板的厚度大。
4.根据权利要求1所述的印刷电路板，其中所述外部电路图案形成为在所述外部绝缘层上突出。
5.根据权利要求1所述的印刷电路板，其中所述外部电路图案嵌入形成在所述外部绝缘层的表面上的图案凹槽中。
6.根据权利要求1所述的印刷电路板，其中所述芯基板包括玻璃纤维浸渍树脂材料。
7.根据权利要求1所述的印刷电路板，其中所述外部绝缘层包括玻璃纤维浸渍树脂材料。
8.根据权利要求1所述的印刷电路板，其中所述电子器件从所述芯基板的上表面突出。
9.一种制造印刷电路板的方法，包括：
形成芯基板，所述芯基板包括形成在上表面或下表面上的内部电路图案并且所述芯基板具有第一厚度；
在所述芯基板的下部中形成第一粘附层；
形成穿过所述芯基板和所述第一粘附层的腔；
在所述第一粘附层的下表面上形成第二粘附层；
在暴露于所述腔的所述第二粘附层上设置电子器件；
在所述芯基板的上部中形成上绝缘层；
去除所述第一粘附层和所述第二粘附层使得所述电子器件的下表面从所述芯基板的下表面突出到下部；以及
在所述芯基板的所述下部中形成下绝缘层。
10.根据权利要求9所述的方法，其中形成所述芯基板包括使用激光在所述上表面上或所述下表面上形成所述内部电路图案。
11.根据权利要求9所述的方法，还包括在所述上绝缘层和所述下绝缘层的表面上形成外部电路图案。
12.根据权利要求11所述的方法，其中形成所述外部电路图案包括：在所述上绝缘层和所述下绝缘层上形成铜层；以及通过利用籽晶镀覆铜层来形成所述外部电路图案。
13.根据权利要求11所述的方法，其中形成所述外部电路图案包括：在所述上绝缘层和所述下绝缘层上形成图案凹槽；以及形成其中嵌入所述图案凹槽中的所述外部电路图案。
14.根据权利要求13所述的方法，其中形成所述图案凹槽包括使用激光在所述上绝缘层和所述下绝缘层的所述表面上形成所述图案凹槽。
15.根据权利要求11所述的方法，还包括在形成所述外部电路图案之后形成用于保护所述外部电路图案的盖层。
CN201380018305.9A 2012-03-07 2013-02-25 印刷电路板及其制造方法 Expired - Fee Related CN104247582B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120023253A KR101326999B1 (ko) 2012-03-07 2012-03-07 인쇄회로기판 및 그의 제조 방법
KR10-2012-0023253 2012-03-07
PCT/KR2013/001477 WO2013133560A1 (en) 2012-03-07 2013-02-25 Printed circuit board and method of manufacturing the same

Publications (2)

Publication Number Publication Date
CN104247582A true CN104247582A (zh) 2014-12-24
CN104247582B CN104247582B (zh) 2017-12-19

Family

ID=49116987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380018305.9A Expired - Fee Related CN104247582B (zh) 2012-03-07 2013-02-25 印刷电路板及其制造方法

Country Status (6)

Country Link
US (1) US9661759B2 (zh)
EP (1) EP2823696A4 (zh)
KR (1) KR101326999B1 (zh)
CN (1) CN104247582B (zh)
TW (1) TWI586232B (zh)
WO (1) WO2013133560A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190092584A (ko) * 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
KR101953850B1 (ko) * 2017-07-31 2019-05-23 주식회사 비에이치 더블 사이드 임베디드 제조방법
KR102494341B1 (ko) * 2017-11-08 2023-02-01 삼성전기주식회사 인쇄회로기판
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200944072A (en) * 2008-04-02 2009-10-16 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
CN102119588A (zh) * 2008-08-12 2011-07-06 株式会社村田制作所 元器件内置模块的制造方法及元器件内置模块
US20110216513A1 (en) * 2010-03-05 2011-09-08 Samsung Electro-Mechanics Co., Ltd. Electro device embedded printed circuit board and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
KR20060026130A (ko) 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
JP4787638B2 (ja) * 2006-03-16 2011-10-05 新光電気工業株式会社 配線基板の製造方法
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
US8130507B2 (en) * 2008-03-24 2012-03-06 Ngk Spark Plug Co., Ltd. Component built-in wiring board
EP2357877B1 (en) 2008-10-31 2018-06-27 Taiyo Yuden Co., Ltd. Method for manufacturing a printed wiring board
KR101056156B1 (ko) * 2009-11-24 2011-08-11 삼성전기주식회사 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR20110006525A (ko) * 2009-07-14 2011-01-20 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
TWI399150B (zh) * 2009-12-31 2013-06-11 Unimicron Technology Corp 線路板及其製程
DE202010017532U1 (de) 2010-03-16 2012-01-19 Eppsteinfoils Gmbh & Co.Kg Foliensystem für LED-Anwendungen
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200944072A (en) * 2008-04-02 2009-10-16 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
CN102119588A (zh) * 2008-08-12 2011-07-06 株式会社村田制作所 元器件内置模块的制造方法及元器件内置模块
US20110216513A1 (en) * 2010-03-05 2011-09-08 Samsung Electro-Mechanics Co., Ltd. Electro device embedded printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
TW201345338A (zh) 2013-11-01
EP2823696A4 (en) 2016-03-02
CN104247582B (zh) 2017-12-19
WO2013133560A1 (en) 2013-09-12
KR20130102203A (ko) 2013-09-17
US20150062846A1 (en) 2015-03-05
KR101326999B1 (ko) 2013-11-13
TWI586232B (zh) 2017-06-01
EP2823696A1 (en) 2015-01-14
US9661759B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
CN102835196B (zh) 多层印刷电路板的改进的反钻
KR100982795B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
US10349519B2 (en) Printed circuit board and method for manufacturing the same
CN105027691B (zh) 印刷电路板及其制造方法
US20090101400A1 (en) Method for manufacturing component-embedded substrate and component-embedded substrate
US9345142B2 (en) Chip embedded board and method of manufacturing the same
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
CN104247582A (zh) 印刷电路板及其制造方法
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN104756615A (zh) 印刷电路板
CN104284514A (zh) 印刷电路板及其制造方法
CN105282969A (zh) 印刷电路板及其制造方法
CN108811323B (zh) 印刷电路板及其制造方法
US10643949B2 (en) Component carrier and method for manufacturing the same
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
TW200611620A (en) A manufacturing method of a multi-layer circuit board with embedded passive components
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
CN104039072A (zh) 印刷电路板
TWI691243B (zh) 印刷電路板的製造方法
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
KR101044106B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
JP2011222962A (ja) プリント基板およびその製造方法
KR20170028710A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR100729939B1 (ko) 다층 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171219

Termination date: 20210225

CF01 Termination of patent right due to non-payment of annual fee