CN102835196B - 多层印刷电路板的改进的反钻 - Google Patents

多层印刷电路板的改进的反钻 Download PDF

Info

Publication number
CN102835196B
CN102835196B CN201180017631.9A CN201180017631A CN102835196B CN 102835196 B CN102835196 B CN 102835196B CN 201180017631 A CN201180017631 A CN 201180017631A CN 102835196 B CN102835196 B CN 102835196B
Authority
CN
China
Prior art keywords
diameter
via hole
pcb
drilling
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180017631.9A
Other languages
English (en)
Other versions
CN102835196A (zh
Inventor
刘卓平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flextronics International USA Inc
Original Assignee
Flextronics International USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flextronics International USA Inc filed Critical Flextronics International USA Inc
Publication of CN102835196A publication Critical patent/CN102835196A/zh
Application granted granted Critical
Publication of CN102835196B publication Critical patent/CN102835196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及反钻印刷电路板（PCB）以便去除过孔残段的方法以及相关设备。该方法可包括通过反钻和化学蚀刻的组合来去除过孔残段。反钻可以从过孔残段去除掩模层。在完成反钻之后，位于下面的层的部分可余留在过孔残段的区域中。可以在随后的蚀刻过程中去除位于下面的层的余留部分，藉此从PCB去除过孔残段。由于反钻步骤可用于去除外层的有限目的并且可允许位于下面的层的部分余留在过孔中，反钻的直径不必与过孔内的所有层必须确保完全去除的传统反钻的一样大。

Description

多层印刷电路板的改进的反钻
相关申请的交叉引用
按照美国法典第35章第119条，本申请要求2010年3月31日提交的、名称为“多层印刷电路板的反钻”的第61/319,371号美国临时申请的优先权，该申请全部内容在此引作参考。
背景技术
通常，印刷电路板（PCB）包含多个过孔，每个过孔将PCB的一个层上的导电迹线电连接到PCB的一个或更多其它层上的一个或更多个导电迹线。一些过孔可以互连，使得过孔的一部分不沿着PCB的导电部分设置。例如，在过孔将PCB的两个内层互连的情形中，过孔的从各内层的最外面一个延伸到PCB表面的部分称为过孔残段（viastub）。过孔残段在PCB的电路中并不提供有用的功能，并且可能导致信号失真和/或其它问题。
反钻是用来去除过孔残段的技术。反钻使用深度受控钻孔技术来去除过孔残段区域中的非预期的导电镀层。一般，使用直径比用于形成原有过孔的钻头大的钻头来去除过孔残段区域。虽然此种反钻可消除与过孔残段相关联的许多问题，但更大的钻头形成比原有过孔更大的孔，其不利地影响到：i）相应于反钻孔从中通过的每个层的信号迹线的间隙要求；和ii)最小的过孔到过孔间距。
发明内容
在一方面，反钻印刷电路板（PCB）的过孔的方法包括；钻制穿过PCB的通孔以形成过孔，该过孔具有第一直径和内表面；以及将第一材料的第一层沉积在内表面上。该方法还包括：在沉积第一层之后，将第二材料的第二层沉积在位于内表面上的第一层上。在沉积第二层之后，该方法包括反钻过孔的一部分，使得第二层从所述部分去除，并且使得第一层的至少一些余留在所述部分上；且随后以化学方法去除余留在所述部分上的至少一些第一层。
PCB可包括多层玻璃纤维增强环氧树脂层压板。第一层的沉积可包括用第一层电气互连第一和第二导电部分。第一和第二导电部分可沿着过孔的长度设置在PCB的不同位置处（例如，第一和第二导电部分可以是设置在PCB各层之间的导电迹线）。在一个实施方式中，第一直径可小于11密耳（mil）。在一个实施方式中，反钻可以具有比第一直径加5密耳小的第二直径。在另一个实施方式中，第二直径可以比第一直径加3密耳小。在又一个实施方式中，第二直径可小于或等于第一直径。
在一个布置方案中，第一材料可包括铜，而第二材料可包括锡。可以用用以以第一速度蚀刻第一材料并且以第二速度蚀刻第二材料的蚀刻剂来执行化学方法去除步骤。第一速度可以大于第二速度，由此，例如能够通过蚀刻剂选择性地去除第一材料的部分。该方法可包括在化学方法去除步骤之后保持贯穿过孔没有阻塞的通路。该方法可包括从内表面去除整个第二层。
在另一个方面，PCB包括第一基板、贯穿第一基板的多个过孔、第一镀覆层和第二镀覆层。第一基板包括近似平行的第一和第二表面，其中第一和第二表面之间的间距限定第一基板的厚度。第一基板包括层压在一起的多个层。多个过孔穿过第一基板从第一表面延伸到第二表面。多个过孔中的第一过孔的长度从第一表面延伸到第二表面，并且第一过孔包括沿着所述长度的第一和第二部分。
第一镀覆层覆盖整个第一部分并且至少部分地覆盖第二部分。第二镀覆层覆盖了覆盖整个第一部分的整个第一镀覆层，而第二部分没有第二镀覆层。第一镀覆层的化学成分不同于第二镀覆层的化学成分。例如，该种构造表征了生产过程的阶段，其中第二镀覆层已经通过反钻从第二部分完全去去，并由此允许第一层的余留在第二部分中的任何部分通过蚀刻剂蚀刻掉。
在一个实施方式中，第一镀覆层可将设置在多个层的第一和第二层之间的第一导电元件电连接于设置在除第一和第二层之间以外的位置处的第二导电元件。无阻塞的通路可穿过第一部分和第二部分。第一镀覆层可包括铜而第二镀覆层可包括锡。
在又一个方面，PCB包括第一基板、延伸穿过第一基板的多个过孔和覆盖多个过孔中的第一过孔的长度的整个第一部分的镀层，而第一过孔的所述长度的第二部分没有镀层。第一基板包括彼此近似平行的第一和第二表面，并且它们之间的距离限定了第一基板的厚度。第一基板包括层压在一起的多个层。第二部分的直径比第一部分的直径大不到5密耳。所述镀层将设置在多个层的第一和第二层之间的第一导电元件电连接到设置在除第一和第二层之间以外的位置处的第二导电元件。
附图说明
图1是在钻孔之前的PCB的横截面示意图。
图2是在钻孔之后的图1的PCB的示意图。
图3是在镀覆操作之后的图1的PCB的示意图。
图4是在施加蚀刻掩模层之后的图1的PCB的示意图。
图5a至图5c是在反钻之后的图1的PCB的示意图。
图6是在蚀刻操作之后的图5c的PCB的示意图。
图7是在已经去除蚀刻掩模层之后的图5c的PCB的示意图。
图8是图7的PCB的顶视示意图。
具体实施方式
虽然本发明允许各种修改和替代形式，但其具体实施方式通过示例已经在附图中示出，并在本文中详细描述。但是，应当理解，这并不是意图将本发明限制为所公开的具体形式，而是本发明旨在涵盖落入本发明的范围和精神内的全部修改、等同物和替代物。
本文所描述的实施方式可包括处于各生产阶段中的PCB以及PCB的相关制造方法。例如，通过反钻和化学蚀刻的组合来去除过孔残段的方法包括反钻过孔以便从过孔残段去除掩模层。在完成反钻之后，位于下面的一层的部分（例如，用来形成导电通路的导电层）可余留在过孔残段的区域中。可在随后的蚀刻过程中去除位于下面的层的余留部分，由此将过孔残段从PCB除去。反钻步骤可用于去除外层的有限目的，并且可容许位于下面的层的部分余留在过孔中。反钻的直径不必如过孔内的全部层必须确保完全去除的传统的反钻那样大。由此，与传统的反钻相比，本文所述的PCB和有关方法允许更小的反钻直径并因此反钻的过孔和周围结构之间的更紧密的间隙。
图1图示了PCB100的实施方式的横截面，其包括层压在一起的多层101a-101d。虽然图示了四个层，但可以采用任何适当数量的层来形成PCB100。诸如导电迹线102a、102b和导电迹线103a、103b等导电迹线可设置在所述多个层101a-101d的各层之间的各个位置处。PCB100包括上表面104和下表面105。如在本文所使用的，诸如“上”和“下”等术语用于描述如在附图中图示的PCB100的各个部分的相对位置。在实际使用中，PCB100可沿任何适当的取向安放。PCB100可由任何适当的材料构作而成，包括例如诸如FR-4等玻璃纤维增强环氧树脂层压板。
在图1至图7图示的制造PCB100的示例性方法中，期望将导电迹线102a、102b互连到将布置在PCB100上表面104以及PCB下表面105上的导电迹线。另外，在图1至图7图示的制造方法和PCB100中，期望将导电迹线103a和103b互连到将布置在PCB100下表面105上的导电迹线。因此，从导电迹线103a向上延伸的镀覆的过孔的任何延伸部将是非预期的过孔残段(viastub)。
图2图示了已经钻制了第一和第二孔201、202之后的PCB100。已经钻制的第一和第二孔201、202穿过导电迹线102a、102b、103a和103b的相应区域，以为形成将示出的电气互连作准备。第一孔201可具有第一孔径203。第一孔径203可例如等于10密耳。第二孔202可具有与第一孔201相同的直径，或者它可具有任意其它适当的直径。
图3图示了已镀覆导电层301(例如铜)之后的PCB100。如图所示，导电层301覆盖PCB100的全部裸露表面，包括第一和第二孔201、202的内表面。应理解，如图3中所示的导电层301与和第一和第二孔201、202相交的全部导电迹线102a、102b、103a和103b电气互连。在这方面，在第一孔201内，导电层301的预期互连部分302形成在第一孔201的下部303中，而过孔残段304形成在第一孔201的上部305中。预期互连部分302从导电迹线103a向下延伸到PCB100的下表面105。过孔残段部分304从导电迹线103a向上延伸到上表面104。
在沉积导电层301之后，可以将第一掩模层306施加于随后导电层301要从PCB100去除的区域中。可以使用本领域技术人员已知的任何适当方法(例如，使用照相工艺(photographicprocess))形成第一掩模层306。第一掩模层306可以由任何适当的材料构成。
图4图示了蚀刻掩模层401已经沉积在PCB100上并且已经去除第一掩模层306之后的PCB100。由此，蚀刻掩模层401以第一掩模层306的图案的负片的图案形式设置在导电层301的顶部上。从而，蚀刻掩模层401覆盖导电层301的期望留存在PCB100上的那些部分。蚀刻掩模层401可例如包括锡。可以使用锡，因为其附着到铜并且在存在铜蚀刻剂的情况下耐蚀刻的能力。
图5a图示了过孔残段304通过沿着第一孔201经由上表面104钻孔至控制深度而已经予以反钻之后的PCB100。控制深度被选定为使得已反钻部分501并不延伸到导电迹线103a以下并且预期互连部分302保持电气互连于导电迹线103a。在图5a的实施方式中，用于反钻过孔残段304的钻头直径稍小于原有的第一孔径203。由此，导电层301的一部分保留在上部305的区域中。然而，整体蚀刻掩模层401已经从上部305除去，由此使得导电层301的随后蚀刻能够从上部305去除整个导电层301。
在图5a中所示实施方式的替代实施方式中，图5b图示了在已使用直径等于第一孔径203的钻头反钻过孔残段304之后的PCB100。在该实施方式中，由于用于反钻的钻头与第一孔201之间的潜在的不对准，导电层301的一些材料可能沿着上部305的表面502、顺沿第一孔201的上部305残留在第一孔201内。然而，整个蚀刻掩模层401已经从上部305去除，由此使得随后蚀刻导电层301会去除沿着上部305设置的导电层301的任何残留材料的全部。
在另一替代实施方式中，图5c图示了在已使用直径稍大于用于形成第一孔201的钻头的钻头来反钻过孔残段303之后的PCB100。在该实施方式中，反钻过程已从PCB100的第一层101a和第二层101b去除一些材料。然而，用于反钻的钻头和第一孔201之间的不对准可能导致已反钻部分与第一孔201错位，使得导电层301的一部分可能沿着上部305的表面503、顺沿第一孔201的上部305残留在第一孔201内。然而，整个蚀刻掩模层401已经从上部305去除，由此使得随后蚀刻导电层301会去除沿着上部305设置的导电层301的任何残留材料的全部。
在反钻操作期间，一个或更多个保护层可临时遮盖于PCB100的上和/或下表面104、105。保护层可用于在反钻和相关的PCB100处置过程中保护蚀刻掩模层401免受刮擦。例如，在反钻处理期间，0.2mm酚醛片材可覆盖于上表面和下表面104、105。为定位用于反钻的工具，可使用X光钻孔系统。在反钻之后，PCB100可经历高压冲洗步骤，以去除可能阻塞过孔的任何材料（例如，可能由反钻处理产生的材料）。
如图5a、图5b或图5c中所示，在执行反钻之后，制造工艺的下一步骤可以是使PCB100暴露于能够选择性地蚀刻导电层301的蚀刻剂。以图5c中的PCB为例，在这样接触蚀刻剂之后，图5c实施方式的PCB100可表现为如图6中所示。原来被第一掩模层306占据的区域暴露于蚀刻剂，并因此导电层301已经从诸如区域601和602等那些区域去除。此外，在反钻期间蚀刻掩模层401被去除的部位，上部305内的导电层301的任何外露材料已去除，由此，从上部305完全去除过孔残段304。
下一步骤可以是去除蚀刻掩模层401，由此产生如图7所示的PCB100。第一孔201包括无任何导电层301材料的上部305。另外，第一孔201包括含有部分导电层301的预期互连部分302，互连导电迹线103a、导电迹线103b和设置在下表面105上的导电层301的一部分。
优于传统反钻的显著优势在于，本文所述的反钻不必确保去除全部的导电层301。该反钻仅需要去除蚀刻掩模层401，由此允许将相对更小的钻头用于反钻。因此，可执行本文所述的反钻法，使得较之传统的反钻工艺，使用PCB100的较少表面面积。
在从上部305除去导电层301之后，PCB100的处理可继续使用任何适当的工艺。
图8是顶视示意图，示出了根据本文所述方法形成的第一过孔801和第二过孔802之间的间距。第一和第二过孔801、802分别包括第一和第二通孔803、804。在第一和第二过孔801、802内分别是将PCB的两个或更多导电迹线电气互连的第一和第二互连部分805、806。通孔803、804中的每一个已经用比通孔803、804直径大的钻头进行反钻，以分别形成反钻部分807、808。
在图8的示例性实施方式中，第一和第二通孔802、803的中心到中心间距是39.4密耳（等于1mm）。可使用该中心到中心间距，使得过孔处于与特定部件的连接器之间的节距相匹配的间距上。例如，使用球栅阵列（BGA）的电子部件的常用间距是1mm。由此，图8的实施方式可应用于连接BGA器件，其中BGA的各个球可与图8实施方式的过孔对准、并随后电气互连到图8实施方式的过孔。
第一和第二通孔802、803各自直径为10密耳，而已反钻部分807、808各自直径为14密耳。由此，反钻部分807、808之间的最小标称间距是25.4密耳。图8中还示出了第一和第二迹线809、810。每个迹线是4密耳宽，并且迹线809、810间隔开4密耳。由此，迹线809、810及其间的间距占据了反钻部分807、808之间的25.4密耳中的12密耳，在反钻部分807、808和迹线809、810之间留下了13.4密耳的间隙。由此，第一反钻部分807和第一迹线809之间的标称间距是6.7密耳，而第二反钻部分808和第二迹线810之间的标称间距也是6.7密耳。
在另一实施方式中，反钻部分的直径可以是12密耳。在该实施方式中，反钻部分和迹线809、810之间的标称间距可以是7.7密耳。在又一实施方式中，反钻部分的直径可以是10密耳，导致反钻部分和迹线809、810之间的标称间距是9.7密耳。该实施方式中的钻孔可类似于扩孔操作以从上部305去除蚀刻掩模层401。可采用任何其它适当的反钻直径。
在要求反钻以去除过孔残段的全部导电材料的已知反钻技术需要更大的反钻部分，诸如16密耳。在图8的实施方式中，16密耳的反钻会将反钻孔到迹线的间隙减小到5.7密耳。与图8的间隙为6.7密耳的实施方式相比，在间隙为5.7密耳的情形中，反钻切入迹线809、810内的风险显著大。由此，图8中的实施方式表征着显著的改进，并且使得反钻孔能够引入到用于互连到BGA器件中的具有39.4密耳（即1mm）节距的过孔。
图8是一示例性构造，其强调了本文所述的实施方式如何能够使得反钻技术用在先前不适用反钻的PCB中。应该明白，本文所述的反钻技术可用在其它适当的PCB中，而不局限于包括具有1mm间距的BGA器件的器件的PCB。确实，相比于可实施反钻技术的已知反钻技术，本文所述的方法可实现更密集的PCB。
虽然已经在附图和前述说明中详细地图示并描述了本发明，但该图示和描述应当被认为是示例性的且在特征方面是非限制性的。例如，上文中描述的某些实施方式可与其他所描述的实施方式组合和/或以其它方式布置（例如，工艺环节可以以其它顺序执行）。因此，应明白，仅仅示出和描述了优选实施方式及其变形，并且期望保护落在本发明的精神内的全部改变和修改。

Claims (24)

1.一种反钻印刷电路板(PCB)的过孔的方法，所述方法包括：
贯穿所述PCB钻制通孔以形成所述过孔，其中所述过孔具有第一直径，其中所述过孔包括内表面；
将第一材料的第一层沉积在所述内表面上；
在沉积所述第一层之后，将第二材料的第二层沉积在所述内表面上的所述第一层上；
在沉积所述第二层之后，反钻所述过孔的一部分，使得所述第二层从所述部分去除，并且使得所述第一层的至少一些余留在所述部分上；
以化学方法去除余留在所述部分上的所述至少一些第一层；以及
将所述第二层的全部从所述内表面上的所述第一层去除。
2.根据权利要求1所述的方法，其中，所述PCB包括多层玻璃纤维增强环氧树脂层压板。
3.根据权利要求1所述的方法，其中，所述沉积第一层包括用所述第一层电气互连第一导电部分和第二导电部分，其中所述第一导电部分和第二导电部分沿着所述过孔的长度设置在所述PCB的不同位置处。
4.根据权利要求1所述的方法，其中，所述第一直径小于11密耳。
5.根据权利要求1所述的方法，其中，所述反钻具有第二直径，其中该第二直径小于5密耳加所述第一直径的总和。
6.根据权利要求5所述的方法，所述第二直径小于或等于所述第一直径。
7.根据权利要求1所述的方法，其中，所述反钻具有第二直径，其中该第二直径小于3密耳加所述第一直径的总和。
8.根据权利要求7所述的方法，所述第二直径小于或等于所述第一直径。
9.根据权利要求1所述的方法，其中，所述反钻具有第二直径，该第二直径小于或等于所述第一直径。
10.根据权利要求1所述的方法，其中，所述第一材料包括铜，而所述第二材料包括锡。
11.根据权利要求1所述的方法，其中，所述以化学方法去除步骤利用用以第一速度蚀刻所述第一材料的蚀刻剂来进行，其中所述蚀刻剂用以以第二速度蚀刻所述第二材料，其中所述第一速度大于所述第二速度。
12.根据权利要求1所述的方法，还包括：在所述以化学方法去除步骤之后，保持贯穿所述过孔没有阻塞的通路。
13.根据权利要求1所述的方法，其中所述PCB包括多层玻璃纤维增强环氧树脂层压板，其中所述第一直径小于11密耳，其中所述第一材料包括铜，其中所述沉积第一层包括用所述第一层电气互连第一导电部分和第二导电部分，其中所述第一导电部分和第二导电部分沿着所述过孔的长度设置在所述PCB的不同位置处，其中所述第二材料包括锡，其中所述反钻具有第二直径，第二直径小于或等于所述第一直径加5密耳，其中所述以化学方法去除步骤利用用以蚀刻所述第一材料的蚀刻剂来进行，其中所述蚀刻剂用以以第一速度蚀刻所述第一材料，其中所述蚀刻剂用以以第二速度蚀刻所述第二材料，其中所述第一速度大于所述第二速度，并且其中所述方法还包括在所述以化学方法去除步骤之后保持贯穿所述过孔没有阻塞的通路。
14.一种印刷电路板(PCB)，包括：
第一基板，所述第一基板包括第一表面和第二表面，其中所述表面彼此基本平行，并且其中所述第一表面和所述第二表面之间的间距限定所述第一基板的厚度，其中所述第一基板包括层压在一起以形成所述第一基板的多个层；
多个过孔，所述多个过孔穿过所述第一基板从所述第一表面延伸到所述第二表面，其中所述多个过孔中的第一过孔的长度从所述第一表面延伸到所述第二表面，其中所述第一过孔包括沿着所述长度的第一部分和沿着所述长度的第二部分；
第一镀覆层，所述第一镀覆层覆盖整个所述第一部分并且至少部分地覆盖所述第二部分；以及
第二镀覆层，所述第二镀覆层覆盖了覆盖整个所述第一部分的整个所述第一镀覆层，其中所述第一镀覆层的化学成分不同于所述第二镀覆层的化学成分，其中所述第二部分没有所述第二镀覆层。
15.根据权利要求14所述的PCB，其中，所述第一镀覆层将设置在所述多个层的第一层和第二层之间的第一导电元件电连接于设置在所述第一层和第二层之间以外位置处的第二导电元件。
16.根据权利要求14所述的PCB，其中，无阻塞的通路通过所述第一部分和所述第二部分。
17.根据权利要求14所述的PCB，其中，所述第一镀覆层包括铜，并且所述第二镀覆层包括锡。
18.根据权利要求14所述的PCB，其中，穿过所述第二部分的所述第一基板的直径比穿过所述第一部分的所述第一基板的直径大不到5密耳。
19.根据权利要求14所述的PCB，其中，穿过所述第二部分的所述第一基板的直径比穿过所述第一部分的所述第一基板的直径大不到3密耳。
20.根据权利要求14所述的PCB，其中，穿过所述第二部分的所述第一基板的直径不大于穿过所述第一部分的所述第一基板的直径。
21.根据权利要求14所述的PCB，其中，所述PCB包括玻璃纤维增强环氧树脂层压板，其中所述第一镀覆层将设置在所述多个层的第一层和第二层之间的第一导电元件电连接于设置在所述第一层和第二层之间以外的位置处的第二导电元件，其中所述第二部分没有任何导电材料，其中无阻塞的通路通过所述第一部分和所述第二部分，其中所述第一镀覆层包括铜，而所述第二镀覆层包括锡，并且其中穿过所述第二部分的所述第一基板的直径比穿过所述第一部分的所述第一基板的直径大不到5密耳。
22.一种印刷电路板(PCB)，包括：
第一基板，所述第一基板包括第一表面和第二表面，其中所述表面彼此基本平行，并且其中所述第一表面和所述第二表面之间的间距限定所述第一基板的厚度，其中所述第一基板包括层压在一起以形成所述第一基板的多个层；
多个过孔，所述多个过孔穿过所述第一基板从所述第一表面延伸到所述第二表面，其中所述多个过孔的第一过孔的长度从所述第一表面延伸到所述第二表面，其中所述第一过孔包括沿着所述长度的第一部分和沿着所述长度的第二部分，其中所述第二部分的直径比所述第一部分的直径大不到5密耳；
第一镀层，所述第一镀层覆盖整个所述第一部分，其中，所述第二部分无所述第一镀层，其中所述第一镀层将设置在所述多个层的第一层和第二层之间的第一导电元件电连接于设置在所述第一层和第二层之间以外的位置处的第二导电元件；以及
第二镀层，覆盖所述第一镀层的全部，所述第一镀层覆盖整个所述第一部分，其中所述第一镀层和第二镀层包括不同材料，并且其中所述第二部分没有所述第二镀层。
23.根据权利要求22所述的PCB，其中，所述第二部分的直径比所述第一部分的直径大不到3密耳。
24.根据权利要求22所述的PCB，其中，所述第二部分的直径不大于所述第一部分的直径。
CN201180017631.9A 2010-03-31 2011-03-08 多层印刷电路板的改进的反钻 Active CN102835196B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31937110P 2010-03-31 2010-03-31
US61/319,371 2010-03-31
PCT/US2011/027483 WO2011126646A2 (en) 2010-03-31 2011-03-08 Improved backdrilling of multilayer printed circuit boards

Publications (2)

Publication Number Publication Date
CN102835196A CN102835196A (zh) 2012-12-19
CN102835196B true CN102835196B (zh) 2015-11-25

Family

ID=44708295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180017631.9A Active CN102835196B (zh) 2010-03-31 2011-03-08 多层印刷电路板的改进的反钻

Country Status (5)

Country Link
US (2) US8302301B2 (zh)
CN (1) CN102835196B (zh)
DE (1) DE112011101132T5 (zh)
TW (1) TWI473548B (zh)
WO (1) WO2011126646A2 (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103096643B (zh) * 2011-11-03 2015-04-22 北大方正集团有限公司 检测pcb背钻孔的方法和pcb在制板
CN103517581B (zh) * 2012-06-15 2016-08-03 深南电路有限公司 一种多层pcb板制造方法及多层pcb板
CN102946695B (zh) * 2012-10-31 2016-01-27 华为技术有限公司 一种通孔结构、印刷电路基板及通孔结构的制作方法
CN103841755A (zh) * 2012-11-26 2014-06-04 鸿富锦精密工业（深圳）有限公司 减小过孔残段的方法及利用该方法设计的印刷电路板
CN103153003B (zh) * 2013-03-26 2015-07-22 广州兴森快捷电路科技有限公司 半塞孔沉锡板的制作方法
CN103298251B (zh) * 2013-05-23 2016-05-25 华为技术有限公司 一种印刷电路板及其制作方法
US9801277B1 (en) 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
CN103433969B (zh) * 2013-08-28 2015-09-30 华为技术有限公司 印刷电路板的钻孔方法和装置
CN104582318A (zh) * 2013-10-16 2015-04-29 北大方正集团有限公司 印刷电路板制作方法和印刷电路板
US9374294B1 (en) 2013-11-05 2016-06-21 Cisco Technology, Inc. On-demand learning in overlay networks
US9769078B2 (en) 2013-11-05 2017-09-19 Cisco Technology, Inc. Dynamic flowlet prioritization
US9655232B2 (en) 2013-11-05 2017-05-16 Cisco Technology, Inc. Spanning tree protocol (STP) optimization techniques
US9502111B2 (en) 2013-11-05 2016-11-22 Cisco Technology, Inc. Weighted equal cost multipath routing
US9674086B2 (en) 2013-11-05 2017-06-06 Cisco Technology, Inc. Work conserving schedular based on ranking
US10778584B2 (en) 2013-11-05 2020-09-15 Cisco Technology, Inc. System and method for multi-path load balancing in network fabrics
US9876711B2 (en) 2013-11-05 2018-01-23 Cisco Technology, Inc. Source address translation in overlay networks
US10951522B2 (en) 2013-11-05 2021-03-16 Cisco Technology, Inc. IP-based forwarding of bridged and routed IP packets and unicast ARP
US9825857B2 (en) 2013-11-05 2017-11-21 Cisco Technology, Inc. Method for increasing Layer-3 longest prefix match scale
US9397946B1 (en) 2013-11-05 2016-07-19 Cisco Technology, Inc. Forwarding to clusters of service nodes
US9509092B2 (en) 2013-11-06 2016-11-29 Cisco Technology, Inc. System and apparatus for network device heat management
US9894773B2 (en) * 2013-12-17 2018-02-13 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Adding test access to a back-drilled VIA
US9341670B2 (en) * 2014-05-20 2016-05-17 International Business Machines Corporation Residual material detection in backdrilled stubs
JP5797309B1 (ja) * 2014-07-22 2015-10-21 株式会社フジクラ プリント配線板
US10116493B2 (en) 2014-11-21 2018-10-30 Cisco Technology, Inc. Recovering from virtual port channel peer failure
CN105704945B (zh) * 2014-11-28 2019-09-24 南京中兴新软件有限责任公司 一种实现pcb过孔的方法及装置
US9907156B1 (en) 2015-03-06 2018-02-27 Juniper Networks, Inc. Cross-talk reduction for high speed signaling at ball grid array region and connector region
US9867290B2 (en) 2015-03-19 2018-01-09 Multek Technologies Limited Selective segment via plating process and structure
US10264720B1 (en) 2015-06-23 2019-04-16 Flextronics Ap, Llc Lead trimming module
JP6618304B2 (ja) * 2015-06-30 2019-12-11 キヤノン株式会社 乳房撮影装置
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
CN105517349B (zh) * 2015-11-27 2018-08-07 北大方正集团有限公司 背钻检测方法
US10142163B2 (en) 2016-03-07 2018-11-27 Cisco Technology, Inc BFD over VxLAN on vPC uplinks
TWI621387B (zh) * 2016-04-21 2018-04-11 中華精測科技股份有限公司 電路板之製造方法
US10292279B2 (en) * 2016-04-27 2019-05-14 Multek Technologies Limited Disconnect cavity by plating resist process and structure
US10333828B2 (en) 2016-05-31 2019-06-25 Cisco Technology, Inc. Bidirectional multicasting over virtual port channel
US11509501B2 (en) 2016-07-20 2022-11-22 Cisco Technology, Inc. Automatic port verification and policy application for rogue devices
CN106358385A (zh) * 2016-08-31 2017-01-25 开平依利安达电子第三有限公司 一种用蚀刻方法制作背钻孔的线路板加工方法
US10193750B2 (en) 2016-09-07 2019-01-29 Cisco Technology, Inc. Managing virtual port channel switch peers from software-defined network controller
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
US10499500B2 (en) 2016-11-04 2019-12-03 Flex Ltd. Circuit board with embedded metal pallet and a method of fabricating the circuit board
US10458778B2 (en) 2016-11-17 2019-10-29 Multek Technologies Limited Inline metrology on air flotation for PCB applications
CN106793574A (zh) * 2016-12-13 2017-05-31 郑州云海信息技术有限公司 一种pcb背钻方法
US10750623B2 (en) 2017-05-12 2020-08-18 International Business Machines Corporation Forming conductive vias using healing layer
US10547509B2 (en) 2017-06-19 2020-01-28 Cisco Technology, Inc. Validation of a virtual port channel (VPC) endpoint in the network fabric
US10481496B2 (en) 2017-06-28 2019-11-19 International Business Machines Corporation Forming conductive vias using a light guide
US10917976B1 (en) * 2017-07-12 2021-02-09 Juniper Networks, Inc. Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB
US10772215B2 (en) 2017-07-14 2020-09-08 International Business Machines Corporation Conductive polymers within drilled holes of printed circuit boards
US10182494B1 (en) 2017-09-07 2019-01-15 Flex Ltd. Landless via concept
US10470311B2 (en) * 2017-09-28 2019-11-05 Juniper Networks, Inc. Clearance size reduction for backdrilled differential vias
US11039531B1 (en) 2018-02-05 2021-06-15 Flex Ltd. System and method for in-molded electronic unit using stretchable substrates to create deep drawn cavities and features
US10842017B2 (en) * 2019-01-29 2020-11-17 Dell Products L.P. Printed circuit boards with non-functional features
CN109982519A (zh) * 2019-03-11 2019-07-05 深圳崇达多层线路板有限公司 一种取代背钻工艺的电路板的制作方法
CN112825601A (zh) * 2019-11-21 2021-05-21 深南电路股份有限公司 电路板及其制造方法
CN111121586A (zh) * 2019-12-31 2020-05-08 珠海杰赛科技有限公司 一种pcb背钻残厚的检验方法
EP3852506A1 (en) * 2020-01-14 2021-07-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with an etching neck connecting back drill hole with vertical through-connection
CN111200910A (zh) * 2020-02-28 2020-05-26 江门崇达电路技术有限公司 一种小孔径背钻孔的制作方法
JPWO2021200820A1 (zh) * 2020-03-30 2021-10-07
EP3911132A1 (en) 2020-05-12 2021-11-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a solid body protecting a component carrier hole from foreign material ingression
KR20220152469A (ko) * 2021-05-07 2022-11-16 삼성디스플레이 주식회사 표시 장치
US11785706B2 (en) 2021-06-01 2023-10-10 Cisco Technology, Inc. Interlaced crosstalk controlled traces, vias, and capacitors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1852633A (zh) * 2005-11-21 2006-10-25 华为技术有限公司 一种可实现高速信号传输的印制电路板及制作方法
US7337537B1 (en) * 2003-09-22 2008-03-04 Alcatel Lucent Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board
CN101861055A (zh) * 2010-06-04 2010-10-13 深南电路有限公司 一种pcb板加工工艺方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975142A (en) * 1989-11-07 1990-12-04 General Electric Company Fabrication method for printed circuit board
US5741361A (en) * 1995-07-06 1998-04-21 Allan H. McKinnon Method for fluid transport
US6392160B1 (en) * 1998-11-25 2002-05-21 Lucent Technologies Inc. Backplane for radio frequency signals
WO2001099480A2 (en) * 2000-06-19 2001-12-27 3M Innovative Properties Company Printed circuit board having inductive vias
US20030188889A1 (en) * 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
US7291790B2 (en) * 2005-05-02 2007-11-06 Cisco Technology, Inc. Apertures for signal shaping using ground and signal PTH back-drilling
US7404251B2 (en) * 2006-04-18 2008-07-29 International Business Machines Corporation Manufacture of printed circuit boards with stubless plated through-holes
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
US20090188710A1 (en) 2008-01-30 2009-07-30 Cisco Technology, Inc. System and method for forming filled vias and plated through holes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7337537B1 (en) * 2003-09-22 2008-03-04 Alcatel Lucent Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board
CN1852633A (zh) * 2005-11-21 2006-10-25 华为技术有限公司 一种可实现高速信号传输的印制电路板及制作方法
CN101861055A (zh) * 2010-06-04 2010-10-13 深南电路有限公司 一种pcb板加工工艺方法

Also Published As

Publication number Publication date
CN102835196A (zh) 2012-12-19
DE112011101132T5 (de) 2013-01-03
US20130025919A1 (en) 2013-01-31
TWI473548B (zh) 2015-02-11
WO2011126646A2 (en) 2011-10-13
US20110240348A1 (en) 2011-10-06
WO2011126646A3 (en) 2012-01-12
TW201206276A (en) 2012-02-01
US8302301B2 (en) 2012-11-06
US9433084B2 (en) 2016-08-30

Similar Documents

Publication Publication Date Title
CN102835196B (zh) 多层印刷电路板的改进的反钻
US8404981B2 (en) Process for making stubless printed circuit boards
US7402758B2 (en) Telescoping blind via in three-layer core
KR101420543B1 (ko) 다층기판
JP2018504776A (ja) プリント回路基板のための高速インターコネクト
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
CN105744740B (zh) 印刷电路板及其制造方法
KR102078009B1 (ko) 인쇄회로기판 및 그 제조방법
CN105282969A (zh) 印刷电路板及其制造方法
US20170142829A1 (en) Rigid-bend printed circuit board fabrication
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
CN104247582A (zh) 印刷电路板及其制造方法
KR100771293B1 (ko) 인쇄회로기판 및 그 제조방법
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
TWI691243B (zh) 印刷電路板的製造方法
KR20070007406A (ko) 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법
KR100294157B1 (ko) 다층인쇄회로기판의층간전기접속방법
KR102054198B1 (ko) 배선 기판의 제조 방법
KR101171100B1 (ko) 회로기판 제조방법
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
KR102544563B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant