JP2018504776A - プリント回路基板のための高速インターコネクト - Google Patents

Abstract

プリント回路基板（ＰＣＢ）のための高速インターコネクトと、高速インターコネクトを形成する方法とが記載されている。高速インターコネクトには、表面粗さが低減された導電性フィルムの領域と、隣接する絶縁層との向上された接合性を提供するように処理された一つ以上の領域とを含むことができる。粗さが低減された領域は、ＰＣＢにおける高データレート信号の伝送のために使用することができる。接合性のために処理された領域は、粗面、接着促進化学処理、表面の濡れ性および硬化された絶縁体への接着性の少なくとも一方を向上させるように堆積された材料の少なくとも一つを含むことができる。

Description

本発明は、プリント回路基板のための高速インターコネクトの形成に関する。いくつかの実施形態において、インターコネクトはプリント回路基板上において、５０Ｇｂ／ｓよりも高いデータ速度をサポートすることができる。

プリント回路基板（ＰＣＢ）は、電子アセンブリの製造のためのエレクトロニクス産業において広く使用されている。ＰＣＢは、誘電層（組み立て前には「プリプレグ」層と呼ばれることもある）およびラミネートの少なくとも一方、またはコアのスタックから組み立てることができる。ラミネートまたはコアは、少なくとも一つの平面状の電気絶縁層と、絶縁層の片面または両面に配置された導電性の箔またはフィルムとを含むことができる。導電性フィルムのいくつかは、リソグラフィ技術を使用してパターン化され、ＰＣＢ上に形成された回路内に電気接続を形成するために使用される導電性インターコネクトを形成することができる。

誘電層、（パターン化された、またはパターン化されてない）導電性フィルム、およびラミネートは、層のスタックを一緒にプレスしてプリプレグ層を硬化させることにより、多層の一体型「基板」構造に形成することができる。いくつかの場合において、多層ＰＣＢには１０以上のインターコネクトレベルが存在する場合がある。完全に組み立てられると、回路は、ＰＣＢにはんだ付けまたは取り付けされる様々な回路要素を含むことができる。回路要素には、例えばレジスタ、コンデンサ、インダクタ、トランジスタ、ヒューズ、集積回路（ＩＣ）またはチップ、トリムポット、電気音響デバイス、微小電気機械デバイス（ＭＥＭ）、電気光学デバイス、マイクロチップ、メモリチップ、マルチピンコネクタ、および各種センサ等が含まれる。導電性フィルムのいくつかは、実質的にインタクトのままとすることができ、接地または電力の「基準面」として作用することができる。

ＰＣＢは家電製品やカスタム用途において日常的に使用されている。例えば、ＰＣＢはスマートフォンにおいて、処理エレクトロニクス、信号送受信エレクトロニクス、およびディスプレイとの接続およびデータ通信のために使用することができる。同様の目的で、ＰＣＢはラップトップやパーソナルコンピュータで使用することもできる。ＰＣＢは、信号ルータおよびデータ通信機器で使用することもできる。このような用途において、ＰＣＢのインターコネクトを介して大量のデータおよび高速の信号の少なくとも一方を伝送する場合がある。ＰＣＢの誘電層の製造に用いられる一般的な絶縁材料は、最大約３０Ｇｂ／ｓの非ゼロ復帰（ｎｏｎ−ｒｅｔｕｒｎ−ｔｏ−ｚｅｒｏ：ＮＲＺ）データ伝送速度をサポートする。トレースに沿った信号の減衰および伝搬の速度はそのトレースを囲む材料の特性に依存するため、より高価な最先端の高性能絶縁材料を使用して、伝送速度をほぼ二倍に高めることが可能である。

本発明者らは、従来のＰＣＢ製造プロセスによって製造された、同様の誘電層構造を有するＰＣＢでサポートされるであろう速度よりも高い、ＰＣＢを介したデータ伝送速度を可能にするＰＣＢ上の高速導電性インターコネクトを形成するための新しいアプローチを考え出した。本明細書で説明される本発明のアプローチは、例えばプリント回路基板、プリント回路基板を形成する方法、プリント回路基板を製造するためのラミネートまたは高速電子アセンブリとして具体化することができる。

いくつかの実施形態によれば、プリント回路基板は、第一絶縁層と、第二絶縁層と、少なくとも一つの導電性インターコネクトとを含むことができる。導電性インターコネクトは、第一絶縁層に隣接する第一表面と、第一表面の反対側の第二絶縁層に隣接する第二表面とを含むことができる。第一表面の少なくとも第一領域は、第一絶縁層に対して第一表面の第二領域よりも強い接着性を示す。第一領域はその領域に選択的に適用される結合処理の結果として、より強い接着性を示すことができる。いくつかの態様において、第一領域は任意の適切な方法で測定された表面粗さを有することができ、この表面粗さは対応する方法で測定された第二領域の表面粗さよりも大きい。いくつかの態様において、第一領域は第二領域には存在しない化学的接着促進剤を含むことができる。いくつかの態様において、第一領域は、第一絶縁層の樹脂成分に対する第一領域の機械的接着性および化学的接着性の少なくとも一方を向上させる導電性インターコネクト上に形成された一つ以上の材料を含むことができる。

いくつかの実施形態において、プリント回路基板は、絶縁層と、絶縁層に隣接する圧延アニールのフィルム等の圧延金属フィルムから形成された複数のインターコネクトと、絶縁層内に配置されて、プリント回路基板を補強する補強用の充填材料とを含む。代替的または追加的に、補強フィラーによって絶縁層の厚さを制御することができ、より多くの補強フィラーはより厚い層をもたらす。

プリント回路構造の製造のためのラミネートについても記載されている。ラミネートは、絶縁層と、絶縁層に接合された圧延導電性フィルムと、絶縁層内の補強用の充填材料とを含むことができる。

いくつかの実施形態によれば、電子デバイスのための高速回路は、プリント回路基板であって、このプリント回路基板の第一レベルで導電性フィルムから形成された導電性要素を有するプリント回路基板と、導電性要素の第一表面に隣接する第一絶縁層と、導電性要素の第二表面に隣接するとともに、第一表面の反対側の第二絶縁層と、導電性要素の第一表面にわたって分布された第一処理表面領域とを含むことができる。第一処理表面領域は、第一表面の未処理領域と比較して、第一絶縁層への向上された接着性を示すことができる。

プリント回路基板用途のための高速インターコネクトを製造する方法についても記載されている。いくつかの実施形態によれば、プリント回路基板を製造する方法は、ラミネート上の導電性フィルムにおいて、複数の第一表面を有する複数の導電性インターコネクトをパターン化する工程であって、導電性フィルムは導電性インターコネクトの領域にわたって２μｍ未満の平均ピークピーク表面粗さを有する工程を含むことができる。この方法はさらに、第一表面の少なくとも第一部分を、プリント回路基板の絶縁層に対する第一部分の接着性を向上させるように処理する工程を含むことができる。いくつかの態様において、この処理する工程は、第一部分において導電性フィルムの表面を粗面化する工程を含むことができる。いくつかの態様において、この処理する工程は、第一部分において導電性フィルムの表面に化学的接着促進剤を添加する工程を含むことができる。いくつかの態様において、この処理する工程は、第一部分において導電性フィルムの表面に、絶縁層の樹脂成分に対する第一部分の機械的接着性または化学的接着性を向上させる一つ以上の材料を添加する工程を含むことができる。

上記は、添付の特許請求の範囲によって規定される本発明についての非限定的な要約である。本願の他の態様、実施形態、および特徴は、添付の図面と併せて、以下の説明からより完全に理解することができる。

当業者であれば、本明細書に添付された図面は説明のためのものに過ぎないことを理解するであろう。本発明の理解を容易にするため、本発明の様々な態様を誇張または拡大して示す場合があることを理解されたい。図面において、同様の参照符号は一般に、様々な図を通して同様の特徴、機能的および構造的の少なくとも一方において類似する要素を指すものである。図面は必ずしも一定の縮尺では描かれておらず、むしろ本願の原理を例示することに重点を置いている。図面は、決して本願の範囲を限定するものではない。

いくつかの実施形態に係る、プリント回路基板のパターン化された導電性フィルムの一部を示す平面図である。 いくつかの実施形態に係る、接合前の多層ＰＣＢの層を示す正面図である。 いくつかの実施形態に係る、多層ＰＣＢの接合された層を示す図である。 いくつかの実施形態に係る、高速インターコネクトを組み込んだ多層ＰＣＢの断面を示す図である。 高速インターコネクトの実施形態を示す。 高速インターコネクトの実施形態を示す。 高速インターコネクトの実施形態を示す。 高速インターコネクトの実施形態を示す。 一実施形態に係る、ＰＣＢに使用可能な電着銅フィルムの表面の走査電子顕微鏡写真である。 いくつかの実施形態に係る、ＰＣＢに高速インターコネクトを形成するために使用可能な圧延銅フィルムの表面の走査電子顕微鏡写真である。 一実施形態に係る、電着銅フィルムから測定された表面粗さのプロファイルを示す図である。 いくつかの実施形態に係る、高速インターコネクトを形成するために使用可能な圧延導電性フィルムから測定された表面粗さのプロファイルを示す図である。 銅箔の結晶粒組織を示す図である。 圧延銅箔の結晶粒組織を示す図である。 一実施形態に係る、ＰＣＢ上に高速インターコネクトを形成する方法に関連した構造を示す図である。 一実施形態に係る、ＰＣＢ上に高速インターコネクトを形成する方法に関連した構造を示す図である。 一実施形態に係る、ＰＣＢ上に高速インターコネクトを形成する方法に関連した構造を示す図である。 一実施形態に係る、ＰＣＢ上に高速インターコネクトを形成する方法に関連した構造を示す図である。 一実施形態に係る、ＰＣＢ上に高速インターコネクトを形成する方法に関連した構造を示す図である。 化学的接着促進剤で処理された領域を有するＰＣＢのインターコネクトを示す図である。 隣接する絶縁層の未硬化形態のためのインターコネクトの濡れ性を向上させる材料の少なくとも一つの層で処理されたＰＣＢのインターコネクトを示す図である。 ＰＣＢの複数の層間の接着性を向上させるための、導電性フィルムの領域のための接合処理を示す図である。 一実施形態に係る、組み立てられたＰＣＢの一部を示す正面図である。

本発明の特徴および利点は、図面と併せて以下に述べられる詳細な説明からより明らかとなるであろう。
本発明者らは、高速データレートをサポートすることができるプリント回路基板のニーズを認識し、高速導電性インターコネクト、およびＰＣＢ上にインターコネクトを形成する方法を考え出した。本発明者らは、いくつかの導電性フィルム、および導電性フィルムの接合性を向上させるために従来の表面処理が施されたフィルムは、ＰＣＢ上のすべてのパターン化されたインターコネクトおよび他の特徴にわたって延在するかなりの大きさの表面粗さを有することを認識した。本発明者らは、この粗さが高いデータレートにおける望ましくない散乱損失をもたらし、信号伝送を妨げると仮定した。従って、本発明者らは、向上された信号伝送のため、（回路トレースまたはトレースに隣接する接地面等の）インターコネクトの少なくとも一部に滑らかな表面領域を有するとともに、ＰＣＢの絶縁層への接着性を向上させるパッドおよび他の特徴の少なくとも一つにおける接合処理領域を有する高速ＰＣＢインターコネクトを形成するプロセスについて改善を行った。本発明者らは、いくつかの実施形態において、インターコネクトのすべての面に粗面が含まれる同様のＰＣＢ構造と比較して、高速インターコネクトを介したｄＢの信号損失を２０％も低減できることを見出した。例えば、従来技術において３０ｄＢの減衰があったトレースは、２０％の改善により２４ｄＢの損失しか示さなくなり、電力伝送において４倍の改善をもたらすことができる。本発明者らはまた、高速インターコネクトが、従来３０Ｇｂ／ｓまでのＮＲＺデータレートをサポートしていたＰＣＢ構造に対して、４０Ｇｂ／ｓよりも高く、６０Ｇｂ／ｓまでのＮＲＺデータレートをサポートできることも見出した。いくつかの場合において、高速インターコネクトは、従来３０Ｇｂ／ｓまでのＮＲＺデータレートをサポートしていたＰＣＢ構造に対して、６０Ｇｂ／ｓよりも高いＮＲＺデータレートをサポートする。

本明細書に記載されるプリント回路基板を製造するためのアプローチは、比較的低コストの従来の材料とともに使用される場合により高い性能を提供したり、あるいは高性能絶縁材料とともに使用される場合にさらに高い性能を提供したりするために利用することができる。一つのアプローチは、少なくとも一つの面において平滑化された（導電性インターコネクトがパターン化される）導電性フィルムを用いてＰＣＢを形成することを含む。例えば、フィルムは滑らかな電着導電性フィルム、圧延導電性フィルムとすることができ、必要に応じてアニールにより平滑化された表面を提供することもできる。フィルムは、銅または他の任意の適切な導電性材料を含むことができる。いくつかの実施形態において、フィルムの表面を平滑化するため、（例えば、化学機械的研磨を介して）導電性フィルムを研磨することができる。フィルムの一部は、ＰＣＢを形成するために使用される絶縁材料への接合性のため、選択的に処理することができる。いくつかの実施形態によれば、接合処理は、フィルムの処理された部分の表面粗さを増加させることを伴い得る。いくつかの実施形態において、接合処理は、ＰＣＢを形成するために使用される樹脂と適合可能な化学的接着促進剤で導電性フィルムの表面を化学的に処理することを伴い得る。いくつかの実施形態において、接合処理は、導電性フィルムに接着される導電性フィルム上の一つ以上の薄膜を堆積させて、ＰＣＢを形成するために使用される樹脂への向上された接着性を提供することを伴い得る。接合処理は、導電性フィルムの片面または両面に施すことができる。処理は、ＰＣＢ内にトレースおよび他の導電性構造を形成するため、フィルムをパターン化する前および後の少なくとも一方において行うことができる。いくつかの実施形態において、平滑化および接合処理の少なくとも一方は、高速信号用のトレースを形成するために使用されるフィルム、その結果のトレース、またはそれ自体に対してのみ行われてもよい。しかしながら、別の実施形態において、平滑化および接合処理の少なくとも一方は、すべての導電性フィルム、またはこれらのフィルムからパターン化された構造に対して行われてもよい。

いくつかの実施形態において、フィルムの一つの面を絶縁材料との接合のために処理し、他の面を滑らかな状態のままとしてもよい。フィルムはその処理表面において、絶縁材料に接合され、ラミネートを形成することができる。他の面は、その後、ラミネートの一部として接合のために処理することができる。後続の接合処理は、導電性構造を形成するようにフィルムがパターン化される前または後に行うことができる。例えば、フィルムにおいてインターコネクトをパターン化した後、インターコネクトの一部は、隣接する絶縁層へのフィルムの露出面の接着性を向上させる後続の接合処理が施されないようにすることができる。本発明者らは、インターコネクトの一つの面上に滑らかな表面を有することにより、完全に組み立てられたＰＣＢにおいて信号損失を低減するとともに、データ伝送速度を大幅に向上させることができるということを見出した。

図１Ａは、（典型的には均一幅の線として形成される）電気トレース１２０とパッド１３０とを含む導電性インターコネクトを形成するようにパターン化されたプリント回路基板のコアまたはラミネート１００を示す平面図である。図１Ａは、図１Ｂのラミネート１００の下面に相当する。ここで、パッドは環状のリングとして示されている。この描写は、プリント回路基板の層間に形成可能な「ビア」を表している。ビアは、プリント回路基板の全体または一部を機械的に、またはレーザーで穿孔すること、または他の任意の適切な技術で形成され、得られた穴の内部を導電性材料でメッキすることにより形成することができる。絶縁層は、いくつかの実施形態において１００μｍ未満であり、別の実施形態において２００μｍ未満である厚さのような、任意の適切な寸法を有することができる。複数のラミネートが積層されてプリント回路基板を形成する場合、電気的に接続されるべき異なる層上の導電性インターコネクトに取り付けられた複数のパッドが整列される。整列されたパッドを通る、基板を通して穿孔された穴は、金属でメッキすることができ、プリント回路基板の異なる層上のインターコネクト間に導電路を形成することができる。従って、この例において、パッドは、プリント回路基板にビアを形成するための既知のプロセスにおいて用いられるように、トレースに取り付けられたパッドから形成される。

インターコネクトは、電気絶縁層または誘電層１０５上に形成することができる。いくつかの場合において、インターコネクトレベルに含まれる信号トレースまたは接地面１４０に接続されていないパッド１５０が存在していてもよい。インターコネクトおよび他の導電性の特徴は、当該技術分野で既知の技術（例えば、フォトリソグラフィおよびエッチング）を用いてラミネート１００の導電性フィルムからパターン化することができる。導電性フィルムは、任意の適切な導電性材料（例えば、銅、アルミニウム、ニッケル、金、銀、パラジウム、スズ）を含むことができ、典型的には誘電層１０５上に堆積させるか、誘電層１０５に接合させることができる。インターコネクトは、インターコネクトレベル内で信号をルーティングすること、組み立てられたＰＣＢの他のレベルに信号をルーティングすること、基板にはんだ付けされ得る一つ以上の回路要素に接続を提供すること、および電力または接地の基準に接続することの少なくとも一つのために使用することができる。

ＰＣＢの導電性フィルムからインターコネクトをパターン化する例として、導電性フィルムを覆うフォトレジストの層を形成するように、ポジ型（またはネガ）フォトレジストを導電性フィルム上に適用することができる。フォトレジストの層は、トレース１２０、パッド１３０、パッド１５０等の所望のパターン（または逆パターン）を含むコンタクトマスクを通して光放射に曝すことができる。ポジ型レジストの場合、例えば図１Ａに示すようなマスクパターンを現すことができる。マスクを通したフォトレジストの光露出の間、マスク上のパターンによって遮断されていないレジストの領域は、一回分の光放射を受ける。代替的または追加的に、フォトレジストは、フォトレジスト層を通して導かれるレーザを用いて光放射に選択的に曝すことができる。その後、適切なレジスト現像液を用いてフォトレジストを現像し、一部を溶解させて、所望のパターン（または逆パターン）を明らかにすることができる。フォトレジストの一部の除去により、導電性フィルムの領域を露出させる一方で、残っているフォトレジストによって所望のインターコネクトおよび特徴を保護することができる。露出した導電性フィルムはその後、適切なエッチング液またはエッチングプロセスを用いてエッチング除去することができる。導電性フィルムの残りのエッチングされていない領域は、インターコネクトおよび特徴の所望のパターンをもたらす。残りのレジストは、溶媒または他の既知の手段によって除去することができる。

プリント回路をパターン化するための他の技術を使用することもでき、上記技術は一例に過ぎない。別の実施形態において、プリント回路の特徴（トレース、パッド等）をポジ型フォトレジストでパターン化することができる。レジストの現像後、パターン化されたレジストにおいて、任意の適切な方法でプリント回路要素に対するメッキ、電着、または堆積を行うことができる。その後、レジストおよび付着した導電性材料をラミネートから剥がすことができる。

多層ＰＣＢ１８０（図１Ｃに図示）を形成するため、図１Ｂに示すように、追加の誘電層およびラミネートを第一ラミネート１００に接合することができる。例えば、樹脂や未硬化または部分的に硬化された絶縁層１０９（「プリプレグ」と呼ばれることもある）の少なくとも一つを含む介在層１０２は、図示されるように、ラミネート１００の第一表面および第二ラミネート１０３の表面に接合することができる。絶縁層１０７および導電性フィルム１１１および１１３を有する第二ラミネート１０３は、同じ接合ステップにおいて第一ラミネート１００に接合することができる。

接合後、図１Ｃに示すように、導電性ビア１６０を形成して、二つ以上のインターコネクトレベルを接続することができる。例えば、ビア１６０は、第一インターコネクトレベル１１２を第二インターコネクトレベル１１１に接続することができる。図１Ｃは、プリント回路基板を部分的にのみ通過するビアを示す。いくつかの実施形態において、ビアホールは、ブラインドホール、レーザードリルホール、またはＰＣＢの外側レベルが追加される前に内側レベル間に形成された穴の場合のように部分的に貫通するよりもむしろ、プリント回路基板を通して完全に穿孔されていてもよいことが理解されるべきである。別の実施形態において、穴はその長さに沿ってメッキすることができるが、メッキの一部は穿孔により除去されてもよく、プリント回路基板の一部のみを通過する図１Ｃに示すような導電性構造を残すことができる。メッキの一部が穿孔された場合、非導電性の穴（図示略）が基板の一部を通過することとなる。これらの技術、または他の任意の適切なプリント回路基板製造技術を使用することができる。

図１Ｂは、既知のＰＣＢ製造技術に従ってプリント回路基板に圧着および接合可能な絶縁材料および導電性構造の複数の層を積み重ねるための一つのアプローチを示す。この例において、ラミネート１００およびラミネート１０３は対向する表面に導電性構造を有する。いくつかの場合において、ラミネートは一つの面上に信号トレース、パッド等を形成するようにパターン化された金属フィルムを有することができる一方で、他の面は、接地面を生成するように、ビアが通過する箇所を除いて主としてインタクトである導電性フィルムを有する。プリプレグ１０２は導電性フィルムを含まないので、結果として得られる多層ＰＣＢは導電層間に絶縁層を有することとなる。絶縁部分は、ラミネートまたはプリプレグのいずれであろうと、エポキシ等の任意の適切な材料で生成することができる。高速ＰＣＢの場合、誘電層は、ラミネートまたはプリプレグのいずれであろうと、ポリテトラフルオロエチレン（ＰＴＦＥ）およびフッ素化エチレンプロピレン（ＦＥＰ）樹脂の少なくとも一方を含む組成物を含むことができる。いくつかの場合において、絶縁層、例えばＰＴＦＥ層およびプリプレグまたは樹脂層の混合が存在していてもよい。樹脂層は、エポキシ、ポリイミド、カプトン、ＦＥＰ、または液晶ポリマー（ＬＣＰ）樹脂を含むことができる。絶縁材料は、スタックアップが一緒にプレスされてプリント回路基板を形成するときに硬質のプリント回路基板となるように、補強用の繊維または他の材料を充填することができる。

ＰＣＢ製造中に通常使用される温度およびプロセスにおいて、金属フィルムが絶縁材料に良好に接着しないということが知られている。接着性を向上させるため、インターコネクトの露出面やインターコネクトレベル上にパターン化された他の導電性の特徴は、粗くされる場合がある。例えば、金属は、金属表面の電着または酸化処理等によって粗面をもたらすように形成することができる。その結果、図１Ｂおよび図１Ｃの拡大図に概略的に示されるように、回路トレース１２０は、ＰＣＢに接合されたときに各絶縁層１０５、１０９に隣接する粗面を含むことができる。例えば、第一誘電層１０５に接触するトレース１２０の第一表面１２２は第一粗さを有することができ、隣接する誘電層１０９に接触するトレースの第二表面１２４は第二粗さを有することができる。粗面化処理または導電性フィルムの形成の結果として、第一および第二粗さはほぼ同じ値となり得る。その結果、導電性トレースの表面粗さは、インターコネクトレベル１１０、接地面、およびインターコネクトレベルにおける広い領域（例えば、１ｃｍ^２よりも広い領域）の少なくとも一つにわたってほぼ均一とすることができる。

本発明者らは、従来のトレース１２０の第一表面１２２および第二表面１２４の粗さが、信号トレースを介した高速信号の散乱損失を増加させ、信号の伝送を妨げている可能性があると仮定した。従って、本発明者らは、表面粗さの低減された領域と接合性の向上された領域とを有するＰＣＢの導電性要素を形成する技術を考案および開発した。いくつかの実施形態によれば、インターコネクトレベルの回路トレース１２０の表面の大部分にわたって「平滑化された」領域を配置することができ、高速信号についての散乱損失および信号減衰が低減される。インターコネクトレベルは、隣接する誘電層への接着性を向上させる処理された表面を有する他の領域を含むことができる。

いくつかの実施形態において、処理された表面を有する領域は、インターコネクトレベルにわたって分布されていてもよい。いくつかの場合において、処理された領域はパッド１３０に局在化されていてもよい。代替的または追加的に、処理された表面は、基準面等の他の特徴の上に選択的に生成することができる。いくつかの場合において、基準面は高速信号の伝送に関与する場合があり、処理されていないか、あるいは隣接する導電性トレースから離れた領域において処理されている場合がある。いくつかの実施形態によれば、処理された表面領域は、高速信号の信号完全性に影響を与えない箇所、またはそれらが最も必要とされる箇所、例えば隣接する導体、プリント回路基板を形成するために使用される絶縁材料および導電性材料間の熱膨張係数の不一致によって機械的なストレスが高くなり得る箇所に形成することができる。いくつかの実施形態において、インターコネクトレベルのすべての表面を処理することができる。いくつかの実施形態によれば、高速信号を伝搬するための構造およびトレースの部分は実質的に滑らかにすることができる一方で、十分な処理された領域を提供することにより、結果として得られるプリント回路基板が特定の数の温度サイクルにわたって、湿気や、プリント回路基板の絶縁部分からの金属部分の分離を促進し得る他の環境条件に曝された場合であっても層間剥離に十分耐えられるような機械的完全性を有することを保証することができる。

導電性要素またはフィルムの表面は、隣接する絶縁層への接合性を向上させる異なる方法で処理することができる。いくつかの実施形態によれば、接合処理には、粗面化、または導体の表面の粗さを保持することを含むことができる。滑らかな導体の表面の粗面化は、エッチング、酸化、機械的研磨、またはこれらの組み合わせによって実現することができる。別の実施形態において、金属導体とプリプレグまたは樹脂等の絶縁層との間の接着性を向上させるため、接合処理は（例えば、シラン系化学接着促進剤によって）導体の表面を化学的に処理することを含むことができる。例えば、ウエムラ・インターナショナル・コーポレーション製のＭＥＣ Ｆｌａｔ ＢＯＮＤ ＧＴを接着処理に使用することができる。いくつかの実施形態において、接合処理は導体の表面に、無機および有機の少なくとも一方の薄膜を追加することができる。追加されたフィルムは導体への適切な接着性を提供し、プリプレグまたは樹脂に対するコーティングされた表面の接着性をさらに向上させることができる。例えば、酸化スズまたは他の酸化物または窒化物のコーティングを銅導体に適用することができる。本明細書に記載されたいくつかの実施形態によれば、ＰＣＢのための導電性金属層は滑らかな層として適用され、その後、上記要約された接合処理技術のうちの一つ以上を用いて接合性を向上させるように処理することができる。いくつかの実施形態において、導電性金属層は絶縁層に接合されてパターン化される前に、接合性を向上させるように処理することもできる。

次に、表面粗さを利用した接合処理についての実施形態について説明する。高速インターコネクトの非限定的な例を図２に示す。この図は、ＰＣＢの一部の二つのインターコネクトレベル２１０、２１１を示す。この例において、簡略化のため接地面は図示されていないが、いくつかの実施形態では存在していてもよい。図２は、硬質のプリント回路基板に融合された別個のラミネートおよびプリプレグ層を示している。ＰＣＢ構造に融合された誘電材料の層間の境界は、点線で示されている。物理的な構造において、これらの層間の境界は、倍率や他の視覚的な支援無しには見ることができない場合もある。しかしながら、いくつかの実施形態において、測定可能な材料特性の不連続性の観点から、誘電層間の境界が構造に残る場合がある。代替的または追加的に、積層された層がプリント回路基板に融合される前に個々の層の表面上にあった導電性構造の位置に基づいて、層間の境界を認識することができる。従って、融合されたラミネートおよびプリプレグの固形性にもかかわらず、結果として得られるプリント回路基板は層を有するものとして説明することができる。

第一インターコネクトレベル２１０において、パッド２３０およびトレース２２０を含むインターコネクトが形成される。いくつかの実施形態によると、絶縁層を通して穿孔された後、メッキされて導電性ビア１６０（図２には図示せず）を形成することのできる穴を含むことができる。パッドにおいて、第一誘電体１０５に隣接する第一表面領域２２２および第二誘電体に隣接する第二表面領域２２４は粗面化されていてもよい。これらの表面は、表面粗さ値Ｒ_３およびＲ_４を有することができる。トレース２２０は第三表面領域２２６を含むことができ、これは第一および第二表面領域と同様の粗さＲ_１を有することができる。トレースはまた、粗さＲ_１よりも小さい粗さＲ_２を有する第四表面領域２２８を含むことができる。第四表面領域２２８は、トレース２２０の大部分にわたって（例えば、トレースの５０％〜１００％を覆うように）延在していてもよい。いくつかの実施形態において、トレース２２０の大部分を覆う複数の別個の表面領域２２８が存在していてもよい。いくつかの実施形態において、表面２２２および２２６は、表面２２８の表面粗さ（Ｒ_２）にほぼ等しい表面粗さ値を有することができる。

いくつかの実施形態によれば、表面領域の粗さは、表面領域にわたって測定されたピークピーク値を含むことができる。いくつかの実施形態において、表面領域の粗さは、表面領域にわたって測定された平均ピークピーク値を含むことができる。いくつかの実施形態において、表面領域の粗さは、表面領域にわたって測定された二乗平均平方根値を含むことができる。いくつかの実施形態において、滑らかな表面領域の粗さＲ_２は、粗面化された領域の粗さＲ_４よりも少なくとも２５％小さくすることができる。いくつかの実施形態において、滑らかな表面領域の粗さＲ_２は、粗面化された領域の粗さＲ_４よりも少なくとも５０％小さくすることができる。いくつかの実施形態において、滑らかな表面領域の粗さＲ_２は約０．５μｍ〜約１μｍ（平均ピークピーク偏差）とすることができ、対応する粗面化された領域の粗さＲ_４は約２μｍ〜３μｍとすることができる。平均ピークピーク粗さは、（例えば粗面計や、領域にわたるＡＦＭトレースにより）領域にわたって一つ以上の線形プロファイルをとることにより決定することができる。

図３Ａは、ＰＣＢに形成可能な高速インターコネクト３００の一実施形態を示す平面図である。図には一つのインターコネクトしか示されていないが、同様の構造を有するＰＣＢ上に形成されたインターコネクトを、数十、数百、数千、またはそれ以上含むことができる。インターコネクトは、金属フィルム（例えば、滑らかな電着銅、圧延銅、圧延アニール銅、圧延アルミニウム、または圧延アニールアルミニウム）から形成することができる。インターコネクトは、一つ以上のトレース３２０と、一つ以上のコネクタまたはパッド３３０とを含むことができる。これらの構造は、トレース３２０が延びる方向に垂直な方向において、任意の適切な横方向寸法を有することができる。例示的な寸法として、パッド３３０において０．６ｍｍ〜１．０ｍｍまたは０．２５ｍｍ〜１．０ｍｍ、トレース３２０において２５〜７５μｍまたは１００〜３００μｍという寸法が挙げられる。

いくつかの実施形態によれば、トレース３２０の第一領域３２６は、インターコネクト３００の第二領域３２４よりも小さい粗さＲ_２を有する少なくとも一つの表面を含むことができる。第二領域３２４は、例えばパッド３３０に形成することができる。インターコネクト３００上には、第一領域３２６と一つ以上の第二領域３２４との間に３２５が存在していてもよい。いくつかの実施形態において、境界は、トレース３２０とパッド３３０との間の接合部から距離ｄ_１だけトレースに沿って位置していてもよい。いくつかの実施形態によれば、距離ｄ_１は、０ｍｍ〜２ｍｍの間の任意の値とすることができる。粗面を有する領域３２４は、例えば酸化、機械的研磨、メッキ、エッチングプロセス、またはこれらの領域において表面を粗面化するために使用可能な任意の適切な表面処理によって形成することができる。様々な実施形態において、トレース３２０の滑らかな領域３２６は、その表面が粗面化されないように表面処理から保護する（例えば、レジストまたは保護層で一時的に覆う）ことができる。

いくつかの実施形態において、高度な誘電材料（カリフォルニア州サンタアナのパナソニックＰＣＢマテリアルズから入手可能なＭｅｇｔｒｏｎ６およびＭｅｇｔｒｏｎ７誘導体）を有するＰＣＢ上に本実施形態に従って形成された高速インターコネクトは、３０Ｇｂ／ｓを超えるＮＲＺデータ伝送速度を許容する。いくつかの実施形態において、他の従来の誘電材料を有するＰＣＢ上に本実施形態に従って形成された高速インターコネクトは、３０Ｇｂ／ｓを超えるＮＲＺデータ伝送速度を許容する。いくつかの実施形態において、高度な誘電材料を有するＰＣＢ上に本実施形態に従って形成された高速インターコネクトは、４０Ｇｂ／ｓを超えるＮＲＺデータ伝送速度を許容する。いくつかの実施形態において、高度な誘電材料を有するＰＣＢ上に本実施形態に従って形成された高速インターコネクトは、６０Ｇｂ／ｓを超えるＮＲＺデータ伝送速度を許容する。高速インターコネクト上の伝送時の信号損失は、約７０ｃｍの長さにわたって２５ｄＢ未満とすることができる。

インターコネクト層（例えば、図２参照のインターコネクト層２１０）上の粗面化された領域３２４は、任意の適切な方法で配置することができ、図３Ａに示す以外の配置を含むこともできる。図３Ｂは、滑らかな領域３２６と粗面化された領域３２４とを有するインターコネクト３０２の別の実施形態を示す。いくつかの実施形態によれば、粗面化された領域３２４はパッド３３０の一部に形成することができる。例えば、境界３２５は、パッド３３０の領域内に距離ｄ_２だけ延びていてもよい。いくつかの実施形態によれば、距離ｄ_２は、０ｍｍ〜１ｍｍの間の任意の値とすることができる。

図３Ｃは、粗面化された領域３２４がインターコネクト３０４に沿って分布されたさらに別の実施形態を示す。いくつかの実施形態において、インターコネクトの第一表面の大部分にわたって分布する、インターコネクト３０４に配置された一つ以上の粗面化された領域３２４が存在していてもよい。トレース３２０に沿って滑らかな領域３２６を分離する一つ以上の粗面化された領域３２４が存在していてもよい。追加的または代替的に、パッド３３０において滑らかな領域３２６を分割する一つ以上の粗面化された領域３２４が存在していてもよい。

いくつかの実施形態において、図３Ｄに示すように、インターコネクト３０６は導電性フィルムにパターン化することができる。インターコネクト３０６のパターン化は、インターコネクトの周囲の導電性フィルムの領域を除去（例えば、エッチング除去）することを含むことができる。その結果、インターコネクト３０６は周囲の導電性フィルムから絶縁される。いくつかの実施形態によれば、インターコネクトの周囲の導電性フィルムの拡張領域３２４は、粗面化することができる。いくつかの実施形態において、領域３２４は高速信号を伝送するように設計されていても、設計されていなくてもよい。代わりに、接地構造または基準面として設計することもできる。インターコネクト３０６はどの部分も粗面化されないように保護することができ、これにより、第一の滑らかな表面領域３２６を含むことができる。いくつかの実施形態において、０ｍｍ〜２ｍｍだけ周囲の導電性フィルム内に延在するインターコネクトの周囲のエッジ領域３８５は、滑らかなものとすることができる。

いくつかの実施形態によれば、インターコネクトまたはインターコネクトレベル上の他の特徴の粗面化された領域３２４は、多層ＰＣＢの複数の層を接合するのに十分な接着性を提供し、ＰＣＢの層間剥離を防止することができる。滑らかな領域は、回路トレースを介した信号の信号損失を低減することができる。

粗面化された表面領域および滑らかな表面領域の例を、図４Ａ〜図４Ｄに示す。図４Ａは、従来のＰＣＢ製造に使用される電着銅の走査電子顕微鏡写真（ＳＥＭ）である。この画像は、５０００倍の倍率で取得された。ＳＥＭは銅の露出した表面４０２を示しており、粗いトポグラフィを示している。この材料は、ＰＣＢ上に従来のインターコネクトを形成するために使用可能なものである。原子間力顕微鏡で取得された表面の１５回の走査にわたって平均化されたピークピーク表面粗さは、約２μｍであることがわかった。画像化された表面は、ＰＣＢの複数の層を接合する際に従来使用されているインターコネクト表面の代表である。

図４Ａに示されたものと同様、またはこれより粗い表面は、導電性フィルムの酸化、エッチング、メッキ、または機械的研磨を含む表面処理によって得ることができる。酸化されたフィルムについて、レーザープロフィル測定法を用いて平均ピークピーク表面粗さを測定したところ、約３μｍであることがわかった。

図４Ｂは、本発明者らがＰＣＢ上に高速インターコネクトを形成するために使用した圧延銅箔（１／２オンス（１４．１７１８グラム）の銅）の走査電子顕微鏡写真を示す。このような箔は、例えば約０．７ミル（約１８μｍ）の厚さまで銅のシートを圧延することによって形成することができる。この画像も、５０００倍の倍率で得られたものである。検査された表面４０４は、図４Ａに示す電着銅の表面４０２よりも滑らかなトポグラフィ（特に、転がり方向において）を示している。圧延された銅表面４０４は、画像の下部に見える、圧延プロセスからの（Ｘ方向に延びる）いくつかの線条を示している。Ｙ方向における表面の１５回の走査にわたって平均化されたピークピーク表面粗さは、約１μｍであることがわかった。

図４Ｃおよび図４Ｄは、それぞれ図４Ａおよび図４Ｂで画像化されたサンプルのサンプル表面プロファイルである。このプロファイルは、図４Ａおよび図４Ｂで画像化されたよりも長い（２００μｍを超える）距離にわたって原子間力顕微鏡（ＡＦＭ）で取得されたものである。図４Ｃのプロファイルは単一のサンプルについて約２μｍの表面粗さ（絶対ピークピーク偏差）を示し、約１μｍの平均ピークピーク粗さを示す。図４Ｄの圧延銅サンプルについては、プロファイルはわずか１μｍを超える表面粗さ（絶対ピークピーク偏差）を示し、約０．４μｍの平均ピークピーク粗さを示す。しかしながら、図４Ｄにおいて、この表面プロファイルは、図４Ｂに示す線条を横切る方向、すなわち表面粗さの最も高い方向において取得されたものである。図４Ｂに示すサンプルの線条に平行な方向においては、より滑らかなプロファイルとなることが予想される。従って、いくつかの実施形態によれば、滑らかな領域の平均ピークピーク表面変動は粗面化された領域の平均ピークピーク変動の半分とすることができ、いくつかの実施形態においては約２０％〜約５０％とすることができる。滑らかな領域の表面変動は例えば、ＩＰＣ規格４５６２に従った電着銅の場合の約半分以下とすることができる。逆に、滑らかな領域はＩＰＣ規格４５６２に従った圧延銅または圧延アニール銅から形成することができ、粗面化された領域を、圧延銅または圧延アニール銅の平均ピークピーク表面変動の２〜５倍の平均ピークピーク表面変動を有するように酸化させることができる。

図４Ｅおよび図４Ｆは、導電性フィルムの粒子に対する圧延プロセスの効果を示している。図４Ｅは、圧延前の導電性フィルムの粒子４２０を示している。粒子は、きつく充填された構造でランダムに配置されている。図４Ｆに示すように、圧延プロセスにおいて、圧延方向に粒子を伸長させることが観察される。圧延は、所望の方向に配置された異方性粒子４２１を生成することができる。導電性フィルムの表面を滑らかにすることと圧延によって粒子を伸長させることとの組み合わせによって、導電性インターコネクトの損失を低減することができる。

図５Ａ〜図５Ｅには、高速インターコネクトを形成するためのプロセスに関連する構造が示されている。いくつかの実施形態によれば、高速インターコネクトを形成するためのプロセスは、誘電層５２０と、誘電層上に形成された少なくとも一つの導電性フィルム５１０とを含むラミネート５００を得ることを含むことができる。

誘電層５２０は、プリント回路基板に使用される任意の適切な材料を含むことができる。いくつかの実施形態において、誘電層は、繊維状補強用充填剤または粒状充填剤を含んでいても含んでいなくてもよい樹脂系マトリクスを含むことができる。典型的な樹脂材料には、エポキシ、ポリフェニレンオキシド、ポニフェニレンエーテル、シアネートエステル、および炭化水素が含まれ、代替的または追加的に、ＰＴＦＥベースの誘電体等の他の材料を含むことができる。誘電層は、５０μｍ〜１ｍｍの厚さとすることができる。いくつかの実施形態において、誘電層５２０は、補強されていないポリイミドの薄い層（例えば、約２００μｍ未満の厚さ）、またはフレキシブルＰＣＢに使用可能な任意の同様の補強されていないフィルムを含むことができる。あるいは、誘電層は、積み重ねられてプレスされた結果として得られる構造が硬質なプリント回路基板となるように、ガラス繊維等の補強用充填剤を有していてもよい。いくつかの実施形態において、誘電層は、１ＧＨｚ〜１２ＧＨｚの印加周波数で４．０未満の誘電率および０．００３５未満の誘電正接を有する。いくつかの実施形態において、誘電層は、２ＧＨｚ〜１０ＧＨｚの印加周波数で３．５未満の誘電率および０．００２未満の誘電正接を有する。

いくつかの実施形態によれば、導電性フィルムは圧延された金属フィルムを含むことができる。例えば、導電性フィルムは圧延銅または圧延アルミニウムを含むことができるが、他の圧延金属フィルムを使用することもできる。いくつかの実施形態において、導電性フィルムは圧延アニール銅または他の圧延アニール金属フィルムを含む。いくつかの実施形態において、導電性フィルムはスズおよび亜鉛の少なくとも一方、または他の任意の適切な金属を含む合金を含むことができる。

図５Ａに示すように、高速インターコネクトを形成するプロセスはさらに、導電性フィルム５１０をフォトレジストの層で覆い、フォトレジスト５３０を少なくとも一つのインターコネクトの形状にパターン化することを含むことができる。図５Ａには一つの特徴しか示されていないが、ラミネート５００にわたる同様のパターン化プロセスにおいて、数百、数千、またはそれ以上の特徴をフォトレジスト５３０にパターン化することができる。

導電性フィルム５１０の露出領域５１２にはその後、エッチングプロセス、例えば導電性フィルムの露出領域を除去するウェットエッチングを施すことができる。結果として得られる構造は、図５Ｂに示すようなものとなる。フォトレジスト５３０はその下に位置する導電性インターコネクト５５０を、例えばエッチング液から保護する。フォトレジストはその後、ウェハから剥離され、図５Ｃに示す構造を得ることができる。

いくつかの実施形態によれば、その後、パターン化されたインターコネクト５５０の一つ以上の部分を覆うように第二のパターン化プロセスを実行することができる。例えば、図５Ｄの正面図および図５Ｅの平面図に示すように、第二のフォトレジスト層をラミネートに適用し、マスク５４０を生成するようにパターン化することができる。しかしながら、インターコネクトの一部を覆うとともにインターコネクトの選択部分を露出させるマスクは、フォトレジスト５３０の一部を除去することを含む任意の適切な方法で形成可能であることを理解されたい。いくつかの実施形態において、マスク５４０は、他のプロセスを用いて任意の適切な保護材料（例えば、はんだマスクとして使用される適切なポリマー）から形成することができ、フォトレジストから形成されなくてもよい。例えば、ステンシルマスクを介してポリマーをＰＣＢ上にスプレーすることができる。いくつかの実施形態において、マスク５４０はインターコネクトの一部に形成されたはんだマスクを含むことができ、露出領域の接合処理後に除去することができる。あるいは、保護材料の層の選択領域は、露出領域５１２を形成するように走査レーザービームによるアブレーションを施すことができる。他のパターン化プロセスには、シルクスクリーンプリント、直接描画、およびインクジェットプリントが含まれるが、これらに限定されない。

粗面化された領域を形成するためにエッチング、メッキ、堆積、機械的研磨、または光アブレーションが使用される接合処理の実施形態において、保護マスク５４０はインターコネクトのトレース部分を覆うことができる。例えば、保護マスク５４０は、二つのパッド５３０間で送信される信号を伝送するインターコネクトの領域の大部分を覆うことができる。覆われた領域は連続的な領域であってもよく、不連続に覆われた領域を含んでいてもよい。いくつかの実施形態において、マスク５４０はパッド５３０の少なくとも一部を露出されたままとし、トレースの小さな部分（一つまたは複数）を露出されたままとすることができる。その後の接合処理プロセスは、インターコネクトの露出領域５１５の表面を粗面化するが、マスクによって保護されたインターコネクトの領域には影響を与えないようにすることができる。接合処理の一例として、コネチカット州トランブルのエンホーン社のＡｌｐｈａｐｒｅｐ（商標）プロセスがある。このプロセスは、銅の露出面を多孔質の銅酸化物に変えることができる。いくつかの実施形態によれば、導電性フィルムの粒界に優先的にエッチングを行うエッチングプロセスを選択することができる。例えば、エタノールまたは蒸留水、塩酸、および鉄酸を含むエッチング液は、粒界に沿って優先的にエッチングを行うことを可能にする。表面粗さを増加させるため、他のエッチング液を使用することもできる。次に、マスク５４０をラミネートから剥がして、例えば図３Ａに示す高速インターコネクト構造を得ることができる。ラミネート５００はその後、プリント回路基板のためのスタックアップを形成する際、パターン化されて処理された導電性フィルム５１０に隣接するプリプレグ層または他の絶縁層に接合することができる。粗面化された領域５１５は、プリプレグへの接着性を向上させることができる。

光アブレーションプロセスを用いて導電性フィルムの表面領域を粗面化する場合、第二のマスク５４０は必要とならない場合がある。例えば、レーザーパターニングツールを用いて導電性フィルム５１０上を走査し、フォトレジストをパターン化するのと同様に、導電性フィルム５１０上にパターン化された領域を描画することができる。走査レーザーによる露光は、薄い導電性フィルムの表面を過熱して粗面化するか、レーザーをパルス化して導電性フィルムの小さな領域にアブレーションを行うことにより、ポックマークのパターンを形成することができる。

代替的または追加的に、絶縁層に対する導電性フィルムの領域の接着性を向上させるとともに、ＰＣＢの層間剥離の可能性を低減するため、他の接合処理技術を使用することができる。いくつかの実施形態によると、第二のマスク５４０またははんだマスクが形成された後、露出した導電性表面は、導電性表面に付着してプリプレグ材料または絶縁層に化学的に結合するか、または接着される接着促進剤を含む化学浴により、浸漬またはすすぎを行うことができる。化学浴による浸漬またはすすぎの後、レジストマスク５４０を除去することができる。その結果、図６Ａに示すように、インターコネクトの一部を接着促進剤６１０で被覆することができる。

いくつかの実施形態において、接着促進剤は（パターン化の前または後に）導電性フィルム全体に適用することができる。例えば、滑らかな導電性トレースを介した信号伝達に感知できるほどの影響を及ぼさない接着促進剤を、パターン化された特徴の上のどこにでも適用することができる。このような実施形態において、第二のマスク５４０は必要とならない場合がある。

いくつかの実施形態において、接合処理には、滑らかな導体の領域上、またはラミネートの導電性フィルム全体の上に（フィルムにおいてインターコネクトおよび他の特徴をパターン化する前または後に）一つ以上の材料（例えば、酸化物または窒化物）を堆積させることを含むことができる。堆積された材料は、樹脂またはプリプレグ材料について表面の濡れ性を向上させることができる。いくつかの実施形態において、堆積された材料は、ラミネートの導電性フィルムとの化学結合を形成することができる。例えば、金属酸化物６２０（例えば、酸化亜鉛または酸化スズ）をインターコネクトにわたって、またはインターコネクトの一部の上に堆積させることができる。酸化物は結果として得られる表面の濡れ性を向上させることができ、酸化物の一つ以上の成分は、（例えば、酸化銅または三次酸化物を形成するように）インターコネクトにおいて銅と結合してもよい。いくつかの実施形態において、堆積された材料は、二つ以上の層（例えば、導電性インターコネクトおよびその後に堆積される酸化物層と結合する第一の金属層）を含むことができる。結果として得られる構造が、図６Ｂに示される。

導電性フィルムのパターン化の前に、濡れ性を向上させる材料が堆積される場合、その後にリソグラフィプロセスを実行して、パッド５３０から少なくとも酸化物を除去することができる。その後のリソグラフィプロセスは、第二のマスク５４０を形成し、マスク５４０によって保護されない露出領域から酸化物を除去するように液体エッチングを行うことを含むことができる。

図６Ｃは、本明細書に記載された他の接合処理の代わりに、またはこれに加えて使用可能な接合処理の追加の実施形態を示す。前述の例では、従来のプリント回路基板よりも滑らかな導電性構造が信号トレースとして作用した。しかしながら、接地面を含む他の導体上において滑らかな表面を使用することにより、性能を向上させることができる。本発明者らは、信号トレースと接地面との間に集中したエネルギーとして高周波信号がプリント回路基板を伝搬することがあるため、信号トレースおよび接地面の一方または両方に滑らかな表面を設けることで性能が向上すると理論づけている。

接地面を生成するために滑らかな材料（圧延銅等）を使用することによる層間剥離または他の構造上の問題への対応として、接合処理を選択的に適用することができる。信号トレースと同様に、パッドまたはその付近、あるいはプリント回路基板の層間にインターコネクトを形成する穴の付近において、接合処理を適用することができる。代替的または追加的に、接合処理は、プリント回路基板の周囲に選択的に適用するか、接地面を横切るパターンで分布させることができる。

代替的または追加的に、接地面のために滑らかな材料を用いて、結果として得られるプリント回路基板の機械的完全性を促進するための他の技術を使用することができる。いくつかの実施形態によれば、滑らかな導電性フィルム（パターン化されていてもされていなくてもよい）に一つ以上の穴６３０を形成することができる。穴は、機械的またはレーザー穿孔、エッチング、または他の任意の適切なプロセスによって形成することができる。穴はマイクロスケールのサイズとすることができ、例えば約５μｍ〜約５０μｍの直径を有することができる。穴は、導電性フィルムにわたって規則的なパターンで分布されてもランダムなパターンで分布されてもよく、あるいは選択された位置に形成することもできる。いくつかの実施形態において、穴６３０は基準面およびパッド５３０の少なくとも一方に形成することができる。穴は、樹脂材料およびプリプレグ材料の少なくとも一方が導電性フィルムを通過して、隣接する絶縁層への直接的な接合を形成することを許容することにより、層の接着性を向上させることができる。樹脂材料やプリプレグ材料を硬化させた後、絶縁材料の柱が一つの絶縁層から介在する導電性フィルムを介して隣接する絶縁層まで延在するように形成される。プリント回路基板における接地面等の滑らかな導電性構造を介して穴を形成することにより、隣接する信号トレースを介して伝搬される信号の減衰を低減しつつ、結果として得られるプリント回路基板の機械的完全性を保証することができる。

様々な実施形態において、本実施形態に従って形成された高速インターコネクト７２０を有するプリント回路基板７００（図７に示す）は、家電製品の製造に使用することができる。例えば、ＰＣＢ７００は、一つ以上の誘電層７０５、７０７と、ＰＣＢに接続された一つ以上の回路要素７６０、７７０とを含むことができる。回路要素は、一つ以上の集積チップまたはプロセッサ７７０、ならびにレジスタ７６０等の受動要素を含むことができる。ＰＣＢ７００はまた、コンデンサ、ダイオード、インダクタ等の追加の回路構成要素を含むことができる。いくつかの実施形態において、一つ以上の高速インターコネクトを有するＰＣＢは、スマートフォン、ラップトップ、タブレットコンピュータ、ポータブルデジタルアシスタント等の製造において使用することができる。

本明細書で使用されるセクションの見出しは、編成の目的のみを有しており、決して説明される主題を限定するものとして解釈されるべきではない。
本願は様々な実施形態および実施例に関連して説明されてきたが、本願がそのような実施形態または実施例に限定されることは意図していない。反対に、本願は当業者に理解されるであろうように、様々な代替物、変形物、および均等物を包含する。

変形物の一例として、パッドは環状の導電性構造として示されているが、本発明は特定の形状のパッドに限定されない。環状の構成は、プリント回路基板の層上の円形の導電性ディスクを通して穴を穿孔することにより形成することができる。この穴は、導電性ディスクおよび穴が貫通する他の層上の他の導電性構造の少なくとも一つを相互接続するようにメッキすることができる。ドリルにおいて円形のディスクの中心を対象とすることができるため、ディスクは穴を穿孔する際に便利であり、いずれの方向にずれが生じたとしても、ドリルは導電性ディスクを貫通することができる。ディスクは、起こり得るずれと同じくらい小さい半径を有することができるため、層を相互接続する際に比較的小さな導電性ディスクを使用することができるようになる。導電性ディスクを信号トレースに追加してインターコネクトを生成する場合、例えば追加される導電性ディスクおよび結果として得られるパッドを小さくすることが望ましい場合がある。しかしながら、いくつかの実施形態において、小さなパッドが必要でないか、望ましくない場合もある。例えば、「パッド」は最初は正方形、多角形、または長方形であってもよく、これを通して穴を形成することができる。別の例として、接地面を別の層上の導電性構造に接続する場合、広範囲の接地面を有することが望ましい場合がある。従って、接地面の「パッド」は、穴に隣接する任意の適切な形状の導電性部分とすることができる。いくつかの実施形態において、「パッド」は接地面を提供する等、他の理由で存在する導電性構造と混合することができる。

特許請求の範囲は、その旨が明記されない限り、記載された順序または要素に限定して読まれるべきではない。添付の特許請求項の意図および範囲から逸脱することなく、当業者は形態および詳細について様々な変形を行い得るということを理解されたい。以下の特許請求の範囲の意図および範囲に入るすべての実施形態およびその等価物について、権利請求がされる。

Claims (65)

1. 第一絶縁層と、
   第二絶縁層と、
   前記第一絶縁層に隣接する第一表面と、前記第一表面の反対側の前記第二絶縁層に隣接する第二表面とを含む導電性インターコネクトとを含み、前記第一表面の少なくとも第一領域は、前記第一絶縁層に対して前記第一表面の第二領域よりも強い接着性を示すプリント回路基板。
2. 請求項１に記載のプリント回路基板において、前記第一領域は化学的接着促進剤を含むプリント回路基板。
3. 請求項１に記載のプリント回路基板において、前記第一領域は、前記第一絶縁層の硬化形態に対して前記導電性インターコネクトよりも強い接着性を提供する、前記導電性インターコネクトと前記第一絶縁層との間の一つ以上の材料堆積を含むプリント回路基板。
4. 請求項１に記載のプリント回路基板において、前記第一領域は、前記第二領域の第二表面粗さよりも大きい第一表面粗さを有するプリント回路基板。
5. 請求項４に記載のプリント回路基板において、前記導電性インターコネクトは圧延された金属箔または圧延アニールの金属箔から形成されるプリント回路基板。
6. 請求項５に記載のプリント回路基板において、前記金属箔は銅を含むプリント回路基板。
7. 請求項４に記載のプリント回路基板において、前記第二領域は前記導電性インターコネクトのトレースを横切って延在し、前記第一領域は前記トレースに取り付けられたパッドを横切って延在し、前記第一領域および前記第二領域の間の遷移は、前記トレースと前記導電性インターコネクトの前記パッドとの間の接合部で生じるプリント回路基板。
8. 請求項７に記載のプリント回路基板において、前記第一領域および前記第二領域の間の遷移は、前記接合部の２ｍｍ以内で生じるプリント回路基板。
9. 請求項７に記載のプリント回路基板において、前記パッドは、前記トレースの幅よりも広い幅を有する導電性領域を含むとともに、前記導電性領域に穴を有するプリント回路基板。
10. 請求項４に記載のプリント回路基板において、前記第一表面粗さは前記第一領域にわたって測定された平均ピークピーク値であり、前記第二表面粗さは前記第二領域にわたって測定された平均ピークピーク値であるプリント回路基板。
11. 請求項１０に記載のプリント回路基板において、前記第一領域は０．２５ｍｍ〜１．０ｍｍの横方向寸法を有し、前記第二領域は１００μｍ〜３００μｍの横方向寸法を有し、前記第一表面粗さは前記第二表面粗さよりも少なくとも２５％大きいプリント回路基板。
12. 請求項４に記載のプリント回路基板において、前記第一絶縁層に隣接する第三表面を有する導電性基準面をさらに含み、前記第三表面は前記第一表面粗さにほぼ等しい第三粗さを有するプリント回路基板。
13. 請求項１に記載のプリント回路基板において、前記導電性インターコネクトは、２５ｄＢ未満の損失で４０Ｇｂ／ｓ〜６０Ｇｂ／ｓのＮＲＺデータ伝送速度をサポートするプリント回路基板。
14. 請求項１に記載のプリント回路基板において、前記第一絶縁層および前記第二絶縁層の一方または両方の内部に補強用の充填材料をさらに含むプリント回路基板。
15. 請求項１４に記載のプリント回路基板において、補強用の前記充填材料は繊維状であるプリント回路基板。
16. 請求項１４に記載のプリント回路基板において、前記第一絶縁層および前記第二絶縁層の一方または両方は、ポリテトラフルオロエチレン、フッ素化エチレンプロピレン、ポリイミド、ポリエーテルエーテルケトン、エポキシ、ポリフェニレンオキシド、ポリフェニレンエーテル、シアネートエステル、および炭化水素またはポリエステルを含むプリント回路基板。
17. 請求項１に記載のプリント回路基板において、前記第一絶縁層および前記第二絶縁層の一方または両方の厚さは２００μｍ未満であるプリント回路基板。
18. プリント回路基板を製造する方法において、前記方法は、
    ラミネート上の導電性フィルムにおいて、複数の第一表面を有する複数の導電性インターコネクトをパターン化する工程であって、前記導電性フィルムは導電性インターコネクトの領域にわたって１．５μｍ〜３μｍの平均ピークピーク表面粗さを有する工程と、
    前記第一表面の少なくとも第一部分を、前記プリント回路基板の絶縁層に対する前記第一部分の接着性を向上させるように処理する工程とを含む方法。
19. 請求項１８に記載の方法において、前記処理する工程は、前記第一部分に化学的接着促進剤を適用することを含む方法。
20. 請求項１８に記載の方法において、前記処理する工程は、未処理部分と比較して、前記絶縁層の硬化形態に対する前記第一部分の接着性を向上させる少なくとも一つの材料を前記第一部分上に形成することを含む方法。
21. 請求項１８に記載の方法において、前記処理する工程は、前記第一部分の表面を粗面化する工程を含む方法。
22. 請求項２１に記載の方法において、前記粗面化する工程は、前記第一部分に対してエッチング、酸化、メッキ、または研磨を行うことを含む方法。
23. 請求項１８に記載の方法において、前記第一部分は回路トレースを含み、未処理部分はパッドを含む方法。
24. 請求項１８に記載の方法において、前記導電性インターコネクトの第二部分上にマスクを形成する工程をさらに含み、前記形成する工程は、前記導電性インターコネクトの回路トレースのほぼすべてを覆うようにレジストをパターン化し、前記回路トレースに取り付けられた複数のパッドを露出させることを含む方法。
25. 請求項１８に記載の方法において、前記導電性インターコネクトの未処理部分は、前記導電性インターコネクトの長さの５％未満を構成する方法。
26. 請求項１８に記載の方法において、前記導電性インターコネクトは圧延された金属箔または圧延アニールの金属箔を含む方法。
27. 請求項１８に記載の方法において、前記導電性インターコネクトは銅を含む方法。
28. プリント回路基板であって、
    絶縁層と、
    前記絶縁層に隣接する圧延金属フィルムから形成された複数のインターコネクトと、
    前記絶縁層内に配置されて、前記プリント回路基板を補強する補強用の充填材料とを含むプリント回路基板。
29. 請求項２８に記載のプリント回路基板において、前記圧延金属フィルムは銅を含むプリント回路基板。
30. 請求項２８に記載のプリント回路基板において、
    複数の前記インターコネクトの各々は、第一領域を有する回路トレースを含み、
    複数の前記インターコネクトの少なくともいくつかは、前記第一領域と比較して、前記絶縁層に対する接着性を向上させるように処理された第二領域を含むプリント回路基板。
31. 請求項３０に記載のプリント回路基板において、前記第一領域は、前記第二領域の第二表面粗さよりも小さい第一表面粗さを有するプリント回路基板。
32. 請求項３０に記載のプリント回路基板において、前記第二領域は、前記第一領域には存在しない化学的接着促進剤を含むプリント回路基板。
33. 請求項３０に記載のプリント回路基板において、前記第一領域および前記第二領域は化学的接着促進剤を含むプリント回路基板。
34. 請求項３０に記載のプリント回路基板において、前記第二領域は、前記第一領域には存在しないとともに、前記絶縁層の硬化形態に対する前記第二領域の接着性を向上させる一つ以上の層を含むプリント回路基板。
35. 請求項３０に記載のプリント回路基板において、前記第一領域および前記第二領域は、前記絶縁層の硬化形態に対する前記第一領域および前記第二領域の接着性を向上させる一つ以上の層を含むプリント回路基板。
36. 請求項２８に記載のプリント回路基板において、前記絶縁層は、ポリテトラフルオロエチレン、フッ素化エチレンプロピレン、ポリイミド、ポリエーテルエーテルケトン、エポキシ、ポリフェニレンオキシド、ポリフェニレンエーテル、シアネートエステル、および炭化水素またはポリエステルを含むプリント回路基板。
37. 請求項２８に記載のプリント回路基板において、前記充填材料は繊維状であるプリント回路基板。
38. 請求項２８に記載のプリント回路基板において、前記充填材料はガラス繊維を含むプリント回路基板。
39. プリント回路基板を製造するためのラミネートであって、
    絶縁層と、
    前記絶縁層に接合された圧延導電性フィルムと、
    前記絶縁層内の補強用の充填材料とを含むラミネート。
40. 請求項３９に記載のラミネートにおいて、前記圧延導電性フィルムは圧延アニールの銅を含むラミネート。
41. 請求項３９に記載のラミネートにおいて、前記絶縁層は、ポリテトラフルオロエチレン、フッ素化エチレンプロピレン、ポリイミド、ポリエーテルエーテルケトン、エポキシ、ポリフェニレンオキシド、ポリフェニレンエーテル、シアネートエステル、および炭化水素またはポリエステルを含むラミネート。
42. 請求項３９に記載のラミネートにおいて、前記充填材料は繊維状であるラミネート。
43. 請求項３９に記載のラミネートにおいて、前記充填材料はガラス繊維を含むラミネート。
44. プリント回路基板であって、前記プリント回路基板の第一レベルで導電性フィルムから形成された導電性要素を有するプリント回路基板と、
    前記導電性要素の第一表面に隣接する第一絶縁層と、
    前記導電性要素の第二表面に隣接するとともに、前記第一表面の反対側の第二絶縁層と、
    前記導電性要素の前記第一表面にわたって分布された第一処理表面領域とを含み、前記第一処理表面領域は、前記第一表面の未処理領域と比較して、前記第一絶縁層への向上された接着性を示す高速回路。
45. 請求項４４に記載の高速回路において、前記第一処理表面領域は、前記未処理領域には存在しない化学的接着促進剤を含む高速回路。
46. 請求項４４に記載の高速回路において、前記第一処理表面領域は、前記第一絶縁層の硬化形態に対する前記第一処理表面領域の接着性を向上させる一つ以上の材料堆積を含み、一つ以上の前記材料堆積は前記未処理領域には存在しない高速回路。
47. 請求項４４に記載の高速回路において、前記第一処理表面領域は、前記導電性フィルムを通して延在するとともに、絶縁材料で充填された一つ以上の穴を含む高速回路。
48. 請求項４４に記載の高速回路において、前記第一処理表面領域は、前記第一表面の前記未処理領域の第二表面粗さよりも大きい第一表面粗さを有する高速回路。
49. 請求項４８に記載の高速回路において、前記第二表面粗さは前記第一表面粗さよりも少なくとも２５％小さい高速回路。
50. 請求項４８に記載の高速回路において、前記第一表面粗さは第一表面領域のいずれかの箇所で測定された平均ピークピーク値であり、前記第二表面粗さは前記未処理領域のいずれかの箇所で測定された平均ピークピーク値である高速回路。
51. 請求項４４に記載の高速回路において、前記導電性要素は回路トレースを含み、前記未処理領域は前記回路トレースの大部分を覆う高速回路。
52. 請求項４４に記載の高速回路において、前記導電性要素は圧延された銅箔または圧延アニールの銅箔から形成される高速回路。
53. 請求項４４に記載の高速回路において、前記第一絶縁層および前記第二絶縁層の一方または両方は、ポリテトラフルオロエチレン、フッ素化エチレンプロピレン、ポリイミド、ポリエーテルエーテルケトン、エポキシ、ポリフェニレンオキシド、ポリフェニレンエーテル、シアネートエステル、および炭化水素またはポリエステルを含む高速回路。
54. 請求項４４に記載の高速回路において、前記第一絶縁層および前記第二絶縁層の一方または両方は、２ＧＨｚ〜１０ＧＨｚの印加周波数で３．５未満の誘電率および０．００２未満の誘電正接を有する高速回路。
55. 請求項４４に記載の高速回路において、前記第一絶縁層および前記第二絶縁層の一方または両方は、１ＧＨｚ〜１２ＧＨｚの印加周波数で４．０未満の誘電率および０．００３５未満の誘電正接を有する高速回路。
56. 請求項４４に記載の高速回路において、複数の前記導電性要素の導電性インターコネクトに接続されたデジタル電子チップをさらに含む高速回路。
57. 請求項５６に記載の高速回路において、前記導電性インターコネクトは６０Ｇｂ／ｓまでのＮＲＺデータ伝送速度をサポートする高速回路。
58. 請求項５７に記載の高速回路において、データ処理装置のプロセッサに接続される高速回路。
59. 請求項５８に記載の高速回路において、前記データ処理装置は、スマートフォン、コンピュータ、パーソナルデジタルアシスタント、またはビデオ記録装置である高速回路。
60. 請求項４４に記載の高速回路において、前記導電性要素は、前記第一レベルで接地面または他の電位基準面を含む高速回路。
61. 請求項６０に記載の高速回路において、前記接地面または他の電位基準面は未処理である高速回路。
62. 絶縁マトリクスと、
    前記絶縁マトリクス内に埋め込まれた複数の導電層とを含み、複数の前記導電層の第一部分は信号トレースを有するルーティング層を含み、複数の前記導電層の第二部分は基準面を含み、
    複数の前記導電層の少なくとも前記第二部分上の前記基準面は、
    １μｍ以下の平均ピークピーク粗さを有する表面と、
    前記絶縁マトリクス内において前記基準面を固定するように適合された接合領域とを含むプリント回路基板。
63. 請求項６２に記載のプリント回路基板において、前記基準面は圧延された銅を含むプリント回路基板。
64. 請求項６２に記載のプリント回路基板において、前記接合領域は前記基準面を通る穴を含むプリント回路基板。
65. 請求項６２に記載のプリント回路基板において、前記接合領域は、１μｍよりも大きい平均ピークピーク表面粗さを有する領域を含むプリント回路基板。

Images