KR100797669B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100797669B1
KR100797669B1 KR1020060054470A KR20060054470A KR100797669B1 KR 100797669 B1 KR100797669 B1 KR 100797669B1 KR 1020060054470 A KR1020060054470 A KR 1020060054470A KR 20060054470 A KR20060054470 A KR 20060054470A KR 100797669 B1 KR100797669 B1 KR 100797669B1
Authority
KR
South Korea
Prior art keywords
plating layer
copper plating
layer
circuit pattern
copper
Prior art date
Application number
KR1020060054470A
Other languages
English (en)
Other versions
KR20070119916A (ko
Inventor
이종진
신영환
조영웅
김종용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060054470A priority Critical patent/KR100797669B1/ko
Publication of KR20070119916A publication Critical patent/KR20070119916A/ko
Application granted granted Critical
Publication of KR100797669B1 publication Critical patent/KR100797669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/041—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a die for cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 회로 밀집도를 향상시킴과 아울러 다이 본딩 테이프와 기판 간의 밀착 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
회로패턴, 비아 피치, 회로 피치, 와이어 본딩 패드 피치

Description

인쇄회로기판 및 그 제조방법{Printed Circuit Board and Fabricating Method of the same}
도 1a 내지 도 1f는 종래기술에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.
도 2는 종래기술에 의해 회로패턴 및 비아홀 위에 적층 된 솔더 레지스트의 평탄도를 나타내는 도면이다.
도 3은 본 발명의 일 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 4a 내지 도 4j는 도 3에 도시된 인쇄회로기판의 제조공정을 나타내는 단면도이다.
도 5는 도 4a 내지 도 4j에 도시된 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조공정에 의해 형성되는 회로 피치를 나타내는 도면이다.
도 6은 도 4a 내지 도 4j에 도시된 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조공정에 의해 형성되는 와이어 본딩 패드 피치를 나타내는 도면이다.
도 7은 도 4a 내지 도 4j에 도시된 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조공정에 의해 형성되는 비아 피치를 나타내는 도면이다.
도 8은 본 발명의 다른 실시 예에 따른 인쇄회로기판을 나타내는 단면도이 다.
도 9a 내지 도 9j는 도 8에 도시된 인쇄회로기판의 제조공정을 나타내는 단면도이다.
도 10은 회로패턴 및 비아홀 위에 형성된 솔더 레지스트층의 평탄도를 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
11, 111 : 절연층 12, 112 : 동박
12a, 112a, 112b : 동도금층 13, 113 : 비아홀
14, 114 : 솔더 레지스트층 15, 115 : 금도금층
116 : 레진
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 특히 회로 밀집도를 향상시킴과 아울러 다이 본딩 테이프와 기판 간의 밀착 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 제품의 경박단소화 및 다 기능화에 맞추어 전자 제품에 장착되는 패키지(Package)의 박형화가 필요하게 되었고 이에 패키지의 중요한 구성부품의 하나인 기판에 대해 박형화 및 고밀도화가 요구되고 있는 추세이다.
도 1a 내지 도 1f는 종래기술에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.
먼저, 도 1a에 도시된 바와 같이 절연층(11)의 양면에 동박(12)이 부착된 동박적층판(Copper Clad Laminate; CCL)을 준비한다.
이후, 드릴링으로 가공하여 도 1b에 도시된 바와 같이 동박적층판에 비아홀(13)을 형성한다.
비아홀(13)을 형성한 후에는 무전해 동도금 공정 및 전해 동도금 공정을 통해 비아홀(13) 내부 및 동박(12) 위에 도 1c에 도시된 바와 같이 동도금층(12a)을 형성한다.
동도금층(12a)을 형성한 후에는 화상 형성공정을 통해 도 1d에 도시된 바와 같이 신호 전달 회로선인 회로패턴과 비아홀 랜드를 형성한다. 이때, 비아홀 랜드 크기는 비아홀(13)의 크기와 비아홀(13)과 비아홀 랜드간의 회로 노광 정합 능력(Alignment)에 의해 결정된다.
이때, 회로패턴은 동박(12)과 동도금층(12a)으로 이루어진다.
회로패턴을 형성한 후에는 도 1e에 도시된 바와 같이 회로패턴 위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조를 통해 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 영역에 솔더 레지스트층(14)을 형성한다.
이후, 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도 1f에 도시된 바와 같이 와이어 본딩 패드 및 솔더 볼 패드로 사용되는 부분에 도전 층(15)을 형성한다.
그러나, 이와 같은 종래의 인쇄회로기판의 제조방법은 미세회로패턴을 형성하기 위해 표면의 동 두께를 낮추는 데 한계가 있다. 다시 말해, 종래의 인쇄회로기판의 제조방법은 비아홀(13)과 표면을 동시에 동도금하기 때문에 회로패턴으로 사용되는 동박(12) 및 동도금층(12a)의 두께를 낮추는데 한계가 있다.
또한, 종래의 인쇄회로기판의 제조방법은 도 2와 같이 회로패턴 및 비아홀(13) 위에 형성된 솔더 레지스트층(14)이 회로패턴 위에서 최대 10㎛, 비아홀 위에서 최대 15㎛ 정도의 표면 단차가 발생하여 기판 표면 전체에 균일하게 도포 되지 않기 때문에 패키지 조립 시 다이 적층 공정에서 기판과 테이프 간 접착 신뢰성이 저하되는 문제가 있다.
따라서, 본 발명은 회로 밀집도를 향상시킴과 아울러 다이 본딩 테이프와 기판 간의 접착 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 인쇄회로기판은 비아홀이 형성된 절연층; 상기 절연층의 양면에 동박으로 형성된 회로패턴; 상기 회로패턴이 형성되지 않은 영역에 상기 회로패턴과 동일한 높이로 상기 절연층의 양 면에 형성된 레진; 상기 절연층의 층간 전기적 연결을 위해 상기 비아홀 내벽에 형성된 제 1 동도금층; 상기 회로패턴과 상기 제 1 동도금층을 전기적으로 연결하기 위해 상기 제 1 동도금층 위에 형성된 제 2 동도금층; 상기 회로패턴 중 외부 단자와 연결되는 부분에 형성된 금도금층; 및 상기 금도금층을 제외한 나머지 부분에 형성된 솔더 레지스트층을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 (a) 절연층의 양면에 동박이 적층 된 동박적층판을 준비하는 단계; (b) 부식 레지스트를 상기 동박 위에 도포한 후 노광, 현상 및 에칭을 통해 회로패턴을 형성하는 단계; (c) 상기 회로패턴 위에 레진을 도포한 후 비아홀을 형성하는 단계; (d) 상기 절연층의 층간 전기적 연결을 위해 상기 비아홀 내벽 및 레진 위에 제 1 동도금층을 형성하는 단계; (e) 기판 표면의 상기 제 1 동도금층을 제거한 후 상기 제 1 동도금층 위에 제 2 동도금층을 형성하는 단계; (f) 상기 회로패턴이 노출되도록 상기 레진을 제거한 후 상기 회로패턴 중 외부단자와 연결되는 부분을 제외한 나머지 영역에 솔더 레지스트층을 형성하는 단계; 및 (g) 상기 외부단자와 연결되는 상기 회로패턴 상부에 금도금층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.
도 3은 본 발명의 일 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 인쇄회로기판은 절연층(111), 회로패턴, 레진(116), 제 1 동도금층(112a), 제 2 동도금층(112b), 솔더 레지스트층(114) 및 금도금층(115)을 포함한다.
절연층(111)에는 비아홀이 형성되고, 비아홀 내부에는 절연층(111)의 층간 연결을 위해 제 1 동도금층(112a) 및 제 2 동도금층(112b)이 형성된다.
회로패턴은 절연층(111) 양면에 부착된 동박(112)만으로 형성된다. 이러한, 회로패턴은 신호 전달 회로선으로 이용된다.
레진(116)은 회로패턴이 형성되지 않은 영역에 회로패턴의 두께와 동일한 두께로 절연층(111)의 양면에 형성된다. 이러한, 레진(116)은 절연성 물질이 사용되는데 절연층(111)과 동일한 물질이 사용되거나 다른 물질이 사용된다.
제 1 동도금층(112a)은 절연층(111)의 층간 전기적 연결을 위해 절연층(111)에 형성된 비아홀 내벽에 형성된다. 이러한, 제 1 동도금층(112a)은 회로패턴과 연결되어 절연층(111)의 양면에 형성된 회로패턴을 전기적으로 연결하는 역할을 한다.
제 2 동도금층(112b)은 회로패턴과 제 1 동도금층(112a)을 전기적으로 연결하기 위해 제 1 동도금층(112a) 위에 형성된다.
솔더 레지스트층(114)은 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 부분에 형성된다. 즉, 솔더 레지스트층(114)은 금도금층(115)을 제외한 나머지 부분에 형성된다. 또한, 솔더 레지스트층(114)은 비아홀(113) 내부를 충진 하도록 형성된다.
금도금층(115)은 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 회로패턴의 상부에 형성된다.
도 4a 내지 도 4j는 도 3에 도시된 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.
먼저, 도 4a에 도시된 바와 같이 절연층(111)의 양면에 동박(112)이 적층 된 동박적층판을 준비한다.
여기서, 동박적층판의 절연층(111)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리섬유 및 유지부직포 등이 보강기재가 혼합된다.
또한, 동박(112)은 통상 전해 동박이 사용되고, 수지와의 접착력을 높이기 위해 동박 형성 시 동박이 수지와 화학적으로 반응하여 수지 쪽으로 소정 깊이로 파고들도록 만들어진다.
이러한, 동박적층판은 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판 및 플렉시블 동박적층판 등 여러 가지가 있으나 일반적으로 유리/에폭시 동박적층판이 사용된다.
이후, 부식 레지스트를 동박(12) 위에 도포한 후 노광, 현상, 에칭 및 레지스트 박리를 통해 도 4b에 도시된 바와 같이 신호 전달 회로선인 회로패턴을 형성한다.
회로패턴을 형성한 후에는 도 4c에 도시된 바와 같이 회로패턴 및 절연층(111) 위에 절연성을 갖는 레진(116)을 도포한다. 이때, 레진(116)은 절연층(111)과 동일한 물질이 사용되거나 절연층(111)과 다른 물질이 사용된다.
레진(116) 도포 후 CNC 드릴(Computer Numerical Control Drill)을 이용하여 도 4d에 도시된 바와 같이 절연층(111)을 관통하는 비아홀(113)을 형성한다.
비아홀(113)을 형성한 후에는 비아홀(113) 형성 시 드릴링 가공으로 인해 발생 되는 동박의 버(burr)를 제거하기 위한 디버링(Deburring) 공정을 수행하여 비아홀(113) 형성 시 발생하는 각종 오염과 이물질을 제거한다.
비아홀(113) 형성 후에는 절연층(113)의 층간 연결을 위해 무전해 동도금 공정으로 도 4e에 도시된 바와 같이 제 1 동도금층(112a)을 형성한다.
이후, 버프 스크러빙(Buff Scrubbing)으로 도 4f에 도시된 바와 같이 비아홀(113) 내부의 제 1 동도금층(112a)을 제외한 나머지 영역의 제 1 동도금층(112a) 즉, 기판 표면에 형성된 제 1 동도금층(112a)을 제거한다.
기판 표면의 제 1 동도금층(112a)을 제거한 후에는 동박(112)과 제 1 동도금층(112a) 사이의 전기적 연결을 위해 전해 동도금 공정으로 도 4g에 도시된 바와 같이 제 2 동도금층(112b)을 형성한다. 이때, 제 2 동도금층(112b)은 비아홀(113) 내부에만 형성된다.
제 2 동도금층(112b)을 형성한 후에는 버프 스크러빙으로 도 4h에 도시된 바와 같이 기판 표면에 동박(112)이 노출되도록 레진(116)을 제거한다. 이때, 동박(112)보다 높은 높이를 갖는 제 1 동도금층(112a) 및 제 2 동도금층(112b) 또한 제거한다.
레진(116)을 제거한 후에는 기판 표면에 솔더 레지스트를 도포하고, 노광, 현상 및 건조를 통해 도 4i에 도시된 바와 같이 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 부분에 솔더 레지스트층(114)을 형성한다.
이후, 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도 4j에 도시된 바와 같이 와이어 본딩 패드 및 솔더 볼 패드로 사용되는 부분에 도전층(115)을 형성한다.
이와 같은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은 기판 표면에 동도금을 하지 않고, 도 5에 도시된 바와 같이 절연층(111) 위에 적층 된 동박(112)만으로 회로패턴을 형성하므로 동박 위에 동도금층을 형성하는 종래 기술에 따른 인쇄회로기판의 제조방법과 대비하여 10㎛ 이상 회로 피치(Trace Pitch)를 작게 구현할 수 있게 된다.
또한, 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은 도 6에 도시된 바와 같이 회로패턴을 절연성 레진(116)에 묻히도록 형성하기 때문에 종래 기술에 따른 인쇄회로기판의 제조방법과 대비하여 20㎛ 이상 와이어 본딩 패드 피치를 구현할 수 있게 된다.
그리고, 종래 기술에 따른 인쇄회로기판의 제조방법에서 비아홀 랜드는 회로 노광 시 정합도를 고려하여 편측으로 50 내지 100㎛ 확대하여 형성하였으나, 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법에서는 동박(112)만으로 회로패턴을 형성하므로 도 7에 도시된 바와 같이 비아홀 랜드의 확대 없이 비아 피치를 종 래 기술에 비해 100㎛ 이상 줄일 수 있게 된다.
도 8은 본 발명의 다른 실시 예에 따른 인쇄회로기판을 나타내는 단면도이다.
도 8을 참조하면, 본 발명의 다른 실시 예에 따른 인쇄회로기판은 절연층(111), 회로패턴, 레진(116), 제 1 동도금층(112a), 제 2 동도금층(112b), 솔더 레지스트층(114) 및 금도금층(115)을 포함한다.
이와 같은 본 발명의 다른 실시 예에 따른 인쇄회로기판의 도면부호는 도 3에 도시된 본 발명의 일 실시 예에 따른 인쇄회로기판과 동일한 도면부호를 사용하였다.
절연층(111)에는 비아홀이 형성되고, 비아홀 내부에는 절연층(111)의 층간 연결을 위해 제 1 동도금층(112a) 및 제 2 동도금층(112b)이 형성된다.
회로패턴은 절연층(111) 양면에 부착된 동박(112)만으로 형성된다. 이러한, 회로패턴은 신호 전달 회로선으로 이용된다.
레진(116)은 회로패턴이 형성되지 않은 영역에 회로패턴의 두께와 동일한 두께로 절연층(111)의 양면에 형성된다. 이러한, 레진(116)은 절연성 물질이 사용되는데 절연층(111)과 동일한 물질이 사용되거나 다른 물질이 사용된다.
제 1 동도금층(112a)은 절연층(111)의 층간 전기적 연결을 위해 절연층(111)에 형성된 비아홀 내벽에 형성된다. 이러한, 제 1 동도금층(112a)은 절연층(111)의 양면에 형성된 회로패턴을 전기적으로 연결시키는 역할을 한다.
제 2 동도금층(112b)은 제 1 동도금층(112a)이 형성된 비아홀 내부에 동도금액을 충진하여 형성되고, 제 1 동도금층(112a)과 회로패턴을 전기적으로 연결시킨다.
솔더 레지스트층(114)은 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 부분에 형성된다. 즉, 솔더 레지스트층(114)은 금도금층(115)을 제외한 나머지 부분에 형성된다.
금도금층(115)은 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 회로패턴의 상부에 형성된다.
도 9a 내지 도 9j는 도 8에 도시된 본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조공정을 나타내는 단면도이다.
여기서, 도 9a 내지 도 9f에 도시된 본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법은 도 4a 내지 도 4f에 도시된 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법과 동일하므로 자세한 설명은 상술한 내용으로 대치하기로 한다.
도 9f에 도시된 바와 같이 기판 표면에 형성된 제 1 동도금층(112a)을 제거한 후에는 제 1 동도금층(112a)과 회로패턴을 전기적으로 연결시키기 위해 도 9g에 도시된 바와 같이 비아홀(113) 내부에 동도금액을 충진하여 제 2 동도금층(112b)을 형성한다.
이후, 버프 스크러빙으로 도 9h에 도시된 바와 같이 기판 표면에 동박(112) 이 노출되도록 레진(116)을 제거한다. 이때, 동박(112)보다 높은 높이를 갖는 제 1 동도금층(112a) 및 제 2 동도금층(112b) 또한 제거한다. 이에 따라, 동박(112), 제 1 동도금층(112a) 및 제 2 동도금층(112b)이 노출되게 된다.
레진(116)을 제거한 후에는 기판 표면에 솔더 레지스트를 도포하고, 노광, 현상 및 건조를 통해 도 9i에 도시된 바와 같이 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 부분에 솔더 레지스트층(114)을 형성한다.
이후, 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도 9j에 도시된 바와 같이 와이어 본딩 패드 및 솔더 볼 패드로 사용되는 부분에 도전층(115)을 형성한다.
이와 같은 본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법은 기판 표면에 동도금을 하지 않고, 도 5에 도시된 바와 같이 절연층(111) 위에 적층 된 동박(112)만으로 회로패턴을 형성하므로 동박 위에 동도금층을 형성하는 종래 기술에 따른 인쇄회로기판의 제조방법과 대비하여 10㎛ 이상 회로 피치(Trace Pitch)를 작게 구현할 수 있게 된다.
또한, 본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법은 도 6에 도시된 바와 같이 회로패턴을 절연성 레진(116)에 묻히도록 형성하기 때문에 종래 기술에 따른 인쇄회로기판의 제조방법과 대비하여 20㎛ 이상 와이어 본딩 패드 피치를 구현할 수 있게 된다.
그리고, 종래 기술에 따른 인쇄회로기판의 제조방법에서 비아홀 랜드는 회로 노광 시 정합도를 고려하여 편측으로 50 내지 100㎛ 확대하여 형성하였으나, 본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법에서는 동박(112)만으로 회로패턴을 형성하므로 도 7에 도시된 바와 같이 비아홀 랜드의 확대 없이 비아 피치를 종래 기술에 비해 100㎛ 이상 줄일 수 있게 된다.
마지막으로, 본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법은 도 10에 도시된 바와 같이 회로패턴 사이를 레진(116)으로 충진하고, 비아홀(113) 내부를 동으로 충진하므로 회로패턴 및 비아홀(113) 위에 도포 되는 솔더 레지스트(114)의 높이 단차가 발생하지 않게 되어 패키지 신뢰성을 향상시킬 수 있게 된다.
상술한 바와 같이, 본 발명은 기판 표면에 동도금을 하지 않고, 절연층 위에 적층 된 동박만으로 회로패턴을 형성하고, 회로패턴을 절연성 레진에 묻히도록 형성하므로 미세회로패턴을 형성할 수 있다.
또한, 본 발명은 동박만으로 회로패턴을 형성하므로 비아홀 랜드의 확대 없이 비아 피치를 줄일 수 있다.
그리고, 본 발명은 회로패턴 사이에 레진이 충진되고, 비아홀 내부에 동도금액이 충진되므로 회로패턴 및 비아홀 위에 도포 되는 솔더 레지스트층 표면의 단차가 거의 없어 기판과 테이프 간의 접착 신뢰성 즉, 패키지 신뢰성을 향상시킬 수 있다.

Claims (9)

  1. 비아홀이 형성된 절연층;
    상기 절연층의 양면에 동박으로 형성된 회로패턴;
    상기 회로패턴이 형성되지 않은 영역에 상기 회로패턴과 동일한 높이로 상기 절연층의 양면에 형성된 레진;
    상기 절연층의 층간 전기적 연결을 위해 상기 비아홀 내벽에 형성된 제 1 동도금층;
    상기 회로패턴과 상기 제 1 동도금층을 전기적으로 연결하기 위해 상기 제 1 동도금층 위에 형성된 제 2 동도금층;
    상기 회로패턴 중 외부 단자와 연결되는 부분에 형성된 금도금층; 및
    상기 금도금층을 제외한 나머지 부분에 형성된 솔더 레지스트층을 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 2 동도금층은 상기 비아홀 내부를 충진하도록 형성된 것을 특징으로 하는 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 솔더 레지스트층은 상기 제 2 동도금층이 형성된 비아홀 내부를 충진하도록 형성된 것을 특징으로 하는 인쇄회로기판.
  5. (a) 절연층의 양면에 동박이 적층 된 동박적층판을 준비하는 단계;
    (b) 부식 레지스트를 상기 동박 위에 도포한 후 노광, 현상 및 에칭을 통해 회로패턴을 형성하는 단계;
    (c) 상기 회로패턴 위에 레진을 도포한 후 비아홀을 형성하는 단계;
    (d) 상기 절연층의 층간 전기적 연결을 위해 상기 비아홀 내벽 및 레진 위에 제 1 동도금층을 형성하는 단계;
    (e) 기판 표면의 상기 제 1 동도금층을 제거한 후 상기 제 1 동도금층 위에 제 2 동도금층을 형성하는 단계;
    (f) 상기 회로패턴이 노출되도록 상기 레진을 제거한 후 상기 회로패턴 중 외부단자와 연결되는 부분을 제외한 나머지 영역에 솔더 레지스트층을 형성하는 단계; 및
    (g) 상기 외부단자와 연결되는 상기 회로패턴 상부에 금도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 제 2 동도금층은 상기 비아홀 내부를 충진하도록 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 제 5 항에 있어서,
    상기 (f) 단계는 상기 회로패턴보다 큰 높이를 갖는 제 1 동도금층 및 제 2 동도금층을 제거하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 제 5 항에 있어서,
    상기 솔더 레지스트층은 상기 제 2 동도금층이 형성된 비아홀 내부를 충진하도록 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020060054470A 2006-06-16 2006-06-16 인쇄회로기판 및 그 제조방법 KR100797669B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060054470A KR100797669B1 (ko) 2006-06-16 2006-06-16 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060054470A KR100797669B1 (ko) 2006-06-16 2006-06-16 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070119916A KR20070119916A (ko) 2007-12-21
KR100797669B1 true KR100797669B1 (ko) 2008-01-23

Family

ID=39137973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060054470A KR100797669B1 (ko) 2006-06-16 2006-06-16 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100797669B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101808476B (zh) * 2009-02-18 2012-03-07 欣兴电子股份有限公司 线路板的制作方法
KR101140982B1 (ko) * 2010-09-07 2012-05-03 삼성전기주식회사 단층 인쇄회로기판 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202426A (ja) * 1993-12-30 1995-08-04 Cmk Corp 多層プリント配線板の製造方法
JPH08204339A (ja) * 1995-01-30 1996-08-09 Nec Toyama Ltd 印刷配線板の製造方法
JP2000151100A (ja) 1998-11-16 2000-05-30 Hitachi Aic Inc プリント配線板の製造方法
KR20060042693A (ko) * 2004-11-10 2006-05-15 삼성전기주식회사 미세 패턴 형성이 가능한 인쇄회로기판 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202426A (ja) * 1993-12-30 1995-08-04 Cmk Corp 多層プリント配線板の製造方法
JPH08204339A (ja) * 1995-01-30 1996-08-09 Nec Toyama Ltd 印刷配線板の製造方法
JP2000151100A (ja) 1998-11-16 2000-05-30 Hitachi Aic Inc プリント配線板の製造方法
KR20060042693A (ko) * 2004-11-10 2006-05-15 삼성전기주식회사 미세 패턴 형성이 가능한 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
KR20070119916A (ko) 2007-12-21

Similar Documents

Publication Publication Date Title
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4527045B2 (ja) ケーブル部を有する多層配線基板の製造方法
KR20070073730A (ko) 배선 기판, 배선 재료 및 동장 적층판 및 배선 기판의 제조방법
WO2008004382A1 (fr) Procédé de fabrication d&#39;une plaque de circuit imprimé à couches multiples
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR20130016100A (ko) 배선기판의 제조방법
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
KR100905642B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP3674662B2 (ja) 配線基板の製造方法
KR100754061B1 (ko) 인쇄회로기판의 제조방법
KR100832649B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조방법
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP2006253347A (ja) 多層フレキシブル回路配線基板及びその製造方法
JP4666830B2 (ja) 多層配線基板及びその製造方法
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP5565951B2 (ja) 配線基板およびその製造方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP2001210952A (ja) 配線基板及び配線基板の製造方法
KR100807487B1 (ko) 인쇄회로기판의 제조방법
JP2000165045A (ja) プリント配線基板
KR100827310B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee