KR100832649B1

KR100832649B1 - 저항 내장형 인쇄회로기판 및 그 제조방법

Info

Publication number: KR100832649B1
Application number: KR1020060058144A
Authority: KR
Inventors: 박화선; 유제광; 백상진; 김홍원; 정진수; 김경오; 김태의
Original assignee: 삼성전기주식회사
Priority date: 2006-06-27
Filing date: 2006-06-27
Publication date: 2008-05-27
Also published as: KR20080000375A

Abstract

본 발명은 인쇄회로기판 내부에 내장되는 저항의 오차 범위를 줄여 제품의 신뢰성을 향상시키고, 인쇄회로기판에 형성되는 저항의 면적을 줄일 수 있는 저항 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.

비아홀, 저항, 병렬 연결, 직렬 연결

Description

저항 내장형 인쇄회로기판 및 그 제조방법{Embedded Resistor Printed Circuit Board and Fabricating Method of the same}

도 1a 내지 도 1c는 종래기술에 따른 저항 내장형 인쇄회로기판의 제조공정을 나타내는 단면도이다.

도 2는 본 발명의 일 실시 예에 따른 저항 내장형 인쇄회로기판을 나타내는 단면도이다.

도 3a 내지 도 3g는 도 2에 도시된 본 발명의 일 실시 예에 따른 저항 내장형 인쇄회로기판의 제조공정을 나타내는 단면도이다.

도 4는 본 발명의 다른 실시 예에 따른 저항 내장형 인쇄회로기판을 나타내는 단면도이다.

도 5a 내지 도 5g는 도 4에 도시된 본 발명의 다른 실시 예에 따른 저항 내장형 인쇄회로기판의 제조공정을 나타내는 단면도이다.

도 6은 본 발명의 또 다른 실시 예에 따른 저항 내장형 인쇄회로기판을 나타내는 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

11 : 기판 12, 12', 112, 132 : 회로패턴

13 : 스퀴즈 블레이드 14 : 카본계 레지스터 페이스트

15 : 후막 레지스터 16 : 솔더 마스크층

111, 121 : 절연층 122 : 동박

124 : 저항 126 : 비아홀

128 : 배선

본 발명은 저항 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로, 특히 인쇄회로기판 내부에 내장되는 저항의 오차 범위를 줄여 제품의 신뢰성을 향상시키고, 인쇄회로기판에 형성되는 저항의 면적을 줄일 수 있는 저항 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.

최근 전자산업의 발달에 따른 전자제품의 소형화 및 고기능화의 요구에 대응하기 위하여, 전자산업의 기술은 저항, 커패시터(capacitor), IC(integrated circuit) 등을 기판에 삽입하는 방향으로 발전하고 있다.

현재까지 대부분의 인쇄회로기판은 표면에 일반적인 개별 칩 저항(discrete chip resistor) 또는 일반적인 개별 칩 커패시터(discrete chip capacitor)를 실장 하고 있으나, 최근에는 저항 또는 커패시터 등의 수동소자를 내장한 인쇄회로기판이 개발되고 있다.

즉, 수동소자 내장형 인쇄회로기판 기술은 새로운 재료(물질)와 공정을 이용하여 인쇄회로기판의 외부 또는 내부에 수동소자를 삽입하여 기존의 칩 저항 또는 칩 커패시터의 역할을 대체하는 기술을 말한다.

상술한 수동소자 내장형 인쇄회로기판 중에서, 인쇄회로기판의 외부 또는 내부에 저항이 묻혀 있는 형태로서, 인쇄회로기판의 크기에 관계없이 저항이 인쇄회로기판의 일부분으로 통합되어 있으면, 이것을 "저항(embedded(buried) resistor)"이라고 하며, 이러한 기판을 "저항 내장형 인쇄회로기판(embedded resistor printed circuit board)"이라고 한다.

이러한 저항 내장형 인쇄회로기판의 가장 중요한 특징은 저항이 인쇄회로기판의 일부분으로 이미 구비되어 있기 때문에 별개의 칩 저항을 인쇄회로기판의 표면에 실장 할 필요가 없다는 것이다.

이와 같이 인쇄회로기판에 저항을 내장하기 위한 방법으로는 스크린 인쇄(Screen printing), 플래팅(Platting), 시트(Sheet) 등을 이용하는 방법이 있다. 이 중 플래팅 및 시트를 이용하는 방법은 고 저항값을 갖는 저항의 형성이 불가능할 뿐만 아니라 많은 비용이 발생 되므로 접속 신뢰성이 좋고, 환경 부담이 적을 뿐만 아니라 비용이 적게 발생 되는 스크린 인쇄법으로 인쇄회로기판에 저항을 내장하는 방법이 주로 이용된다.

도 1a 내지 도 1c는 스크린 인쇄법을 이용하여 인쇄회로기판에 저항을 내장 하는 종래 기술에 따른 저항 내장형 인쇄회로기판의 제조공정을 나타내는 단면도이다.

먼저, 도 1a에 도시된 바와 같이 기판(11) 표면에 서로 분리되어 있는 두 개의 회로패턴(12, 12')을 형성한다.

이후, 도 1b에 도시된 바와 같이, 카본계 레지스터 페이스트(carbon resistor paste; 14)를 회로패턴(12, 12') 사이에 스퀴즈 블레이드(squeeze blade; 13) 등을 사용한 스크린 인쇄 방식을 이용하여 인쇄함으로써, 후막 레지스터(15)를 형성한다.

후막 레지스터(15)를 형성한 후에는 도 1c에 도시된 바와 같이, 기판(11) 상에 형성된 후막 레지스터(15)의 상부에 솔더 마스크 층(solder mask layer; 16)을 형성한다.

그러나, 이와 같은 종래 기술에 의해 형성된 저항 내장형 인쇄회로기판은 카본계 레지스터 페이스트(14)를 회로패턴(12, 12') 사이에 도포하여 저항을 형성하기 때문에 회로패턴(12, 12')과 기판(11) 사이의 단차에 의해 카본계 레지스터 페이스트(14)가 흘러 내려 회로패턴(12, 12') 사이에 형성된 후막 레지스터(15)의 두께가 균일하게 형성되지 않는 문제가 있다.

이에 따라, 종래 기술에 따른 저항 내장형 인쇄회로기판은 후막 레지스터(15)의 저항값이 균일하게 형성되지 않기 때문에 최종 제품의 신뢰성 저하를 유발하는 문제가 있다.

또한, 종래 기술에 따른 저항 내장형 인쇄회로기판은 저항이 기판(11) 상부 에 형성된 회로패턴(12, 12')들 사이에 형성되기 때문에 인쇄회로기판에 내장되는 저항의 면적이 큰 문제가 있다.

따라서, 본 발명은 인쇄회로기판 내부에 내장되는 저항의 오차 범위를 줄여 제품의 신뢰성을 향상시키고, 인쇄회로기판에 형성되는 저항의 면적을 줄일 수 있는 저항 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 저항 내장형 인쇄회로기판은 제 1 절연층과 그 양면에 내층 회로패턴이 형성된 원판; 상기 원판의 양면에 적층 되고, 상기 내층 회로패턴의 상부가 노출되도록 하나의 상기 내층 회로패턴에 다수의 비아홀이 형성된 제 2 절연층; 상기 제 2 절연층 위에 형성된 외층 회로패턴; 및 상기 비아홀 내부에 형성되고 상기 내층 회로패턴과 상기 외층 회로패턴에 병렬 연결되도록 일 측이 상기 내층 회로패턴과 공통으로 접속되고 타 측이 상기 외층 회로패턴과 공통으로 접속된 저항을 포함하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 저항 내장형 인쇄회로기판의 제조방법은 (a) 제 1 절연층의 양면에 내층 회로패턴을 형성하는 단계; (b) 상기 내층 회로패턴 위에 제 2 절연층을 적층 한 후 상기 내층 회로패턴의 상부가 노출되도록 하나의 내층 회로패턴에 상기 제 2 절연층을 관통하는 다수의 비아홀을 형성하는 단계; (c) 상기 비아홀 내부에 저항을 형성하는 단계; 및 (d) 상기 내층 회로패턴과 대응되는 상기 제 2 절연층 상부에 외층 회로패턴을 형성하여 상기 저항을 병렬 연결하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 저항 내장형 인쇄회로기판은 제 1 절연층과 그 양면에 내층 회로패턴이 형성된 원판; 상기 원판의 양면에 적층 되고 상기 내층 회로패턴의 상부가 노출되도록 다수의 비아홀이 형성된 제 2 절연층; 상기 비아홀 내부에 형성된 저항; 및 상기 저항을 직렬 연결하기 위해 상기 내층 회로패턴과 엇갈리도록 지그재그로 형성되고 그 끝 부분은 상기 내층 회로패턴의 끝 부분과 겹치도록 상기 제 2 절연층 위에 형성된 외층 회로패턴을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 저항 내장형 인쇄회로기판의 제조방법은 (a) 제 1 절연층의 양면에 내층 회로패턴을 형성하는 단계; (b) 상기 내층 회로패턴 위에 제 2 절연층을 적층 한 후 상기 내층 회로패턴의 상부가 노출 되도록 상기 제 2 절연층에 다수의 비아홀을 형성하는 단계; (c) 상기 비아홀 내부에 저항을 형성하는 단계; 및 (d) 상기 저항이 직렬 연결되도록 상기 내층 회로패턴과 지그재그로 엇갈리고 그 끝 부분은 상기 내층 회로패턴의 끝 부분과 겹치도록 상기 제 2 절연층 위에 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 저항 내장형 인쇄회로기판은 제 1 절연층(111)의 양면에 다수의 내층 회로패턴(112)이 형성된 원판(110), 원판(110)의 양면에 적층 되고, 그 내부에 다수의 비아홀이 형성된 제 2 절연층(121), 제 2 절연층(121) 위에 적층 된 제 2 동박(122), 제 2 동박(122) 위에 형성된 다수의 외층 회로패턴(132) 및 비아홀 내부에 형성되어 그 일 측 및 타 측이 각각 내층 회로패턴(112) 및 외층 회로패턴(132)에 연결된 저항(124)을 포함한다.

제 1 절연층(111)은 상면에 형성된 다수의 내층 회로패턴(112)과 하면에 형성된 다수의 내층 회로패턴(112)을 절연시키는 역할을 한다. 이러한, 제 1 절연층(111)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리섬유 및 유지부직포 등이 보강기재가 혼합된다.

제 2 절연층(121)은 제 1 절연층(111)의 양면에 적층 되고, 그 내부에 자신을 관통하는 다수의 비아홀이 형성되며, 내층 회로패턴(112)과 외층 회로패턴(132)을 절연시키는 역할을 한다. 이러한, 제 2 절연층(121)은 제 1 절연층(111)과 동일한 물질이 사용되거나 다른 절연성 물질이 사용된다.

저항(124)은 제 2 절연층(121)에 형성된 비아홀 내부에 카본계 레지스터 페이스트(carbon resistor paste)가 충진되어 형성되고, 그 일 측은 내층 회로패턴(122)에 연결되고, 타 측은 외층 회로패턴(132)에 연결된다. 이에 따라, 저항(124)을 통해 내층 회로패턴(122)과 외층 회로패턴(132)이 전기적으로 연결되게 된다. 이러한, 저항(124)의 저항값은 제 2 절연층(121)에 형성되는 비아홀의 크기와 제 2 절연층(121)의 두께에 따라 다르게 형성된다.

먼저, 도 3a에 도시된 바와 같이 제 1 절연층(111)의 양면에 제 1 동박(112)이 적층 된 동박적층판인 원판(110)을 준비한다.

여기서, 절연층(111)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리섬유 및 유지부직포 등이 보강기재가 혼합된다.

이러한, 원판(110)은 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판 및 플렉시블 동박적층판 등 여러 가지가 있으나 일반적으로 유리/에폭시 동박적층판이 사용된다.

또한, 제 1 동박(112)은 통상 전해 동박이 사용되고, 수지와의 접착력을 높이기 위해 동박 형성 시 동박이 수지와 화학적으로 반응하여 수지 쪽으로 소정 깊이로 파고들도록 만들어진다.

여기서, 원판(110)은 제 1 절연층(111)의 양면에 제 1 동박(112)이 형성된 구조가 아닌 사용 목적 또는 용도에 따라 내층에 소정의 회로패턴 및 비아홀 등이 형성된 다층 구조를 갖는 원판(110)이 사용될 수 있다.

이후, 원판(110)의 제 1 동박(112)에 드라이 필름(Dry Film)을 도포한 후 소정의 회로패턴이 인쇄된 아트 워크 필름(Art Work Film)을 이용하여 드라이 필름을 노광, 현상 및 건조 후 부식액으로 노출된 제 1 동박(112)을 에칭한다. 이때, 부식액으로는 염화철(FeCl₃) 부식액, 2염화동(CuCl₂) 부식액, 알카리 부식액 및 과산화수소/황산계(H₂O₂/H₂SO₄) 부식액 등이 사용된다.

제 1 동박(112)을 에칭한 후에는 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 이용하여 제 1 동박(112) 위에 도포 된 드라이 필름을 박리시킨다.

이에 따라, 도 3b에 도시된 바와 같이 제 1 절연층(111)의 양면에 내층 회로패턴(112)이 형성된다.

내층 회로패턴(112)을 형성한 후에는 도 3c에 도시된 바와 같이 내층 회로패턴(112) 위에 제 2 절연층(121) 및 제 2 동박(122)으로 이루어진 RCC(Resin Coated Copper; 120)를 올린 후 프레스로 가열, 가압하여 적층 한다.

이때, 내층 회로패턴(112) 위에는 제 2 절연층(121)을 적층 한 후 제 2 절연층(121) 위에 제 2 동박(122)을 적층 할 수 있다. 다시 말해, 내층 회로패턴(112) 위에 제 2 절연층(121)과 제 2 동박(122)을 순차적으로 적층 할 수 있다.

이후, 드릴 공정을 통해 도 3d에 도시된 바와 같이 층간 전기적 도통을 위해 다수의 내층 회로패턴(112) 중 일부가 노출되도록 비아홀(126)을 형성한다. 이때, 드릴은 CNC 드릴(Computer Numerical Control Drill) 또는 레이저 드릴이 사용되고, 레이저는 YAG 레이저(Yttrium Aluminum Garnet Laser)나 이산화탄소 레이저(CO₂ Laser)가 이용된다.

이와 같은 비아홀(126) 형성 공정 시 비아홀(126)의 크기는 원하는 저항의 저항값을 고려하여 형성할 수 있다. 다시 말해, 큰 저항값을 갖는 저항을 인쇄회로기판에 내장할 경우 비아홀(126)의 크기를 크게 형성하고, 작은 저항값을 갖는 저항을 인쇄회로기판에 내장할 경우 비아홀(126)의 크기를 작게 형성한다. 이에 따라, 인쇄회로기판에 내장되는 저항은 다양한 저항값을 가질 수 있게 된다. 또한, 비아홀(126)은 원통형 또는 삼각형, 사각형 등의 다각형 형태로 형성할 수 있다.

비아홀(126)을 형성한 후에는 스퀴즈 블레이드 등을 이용한 스크린 인쇄방식으로 카본계 레지스터 페이스트를 비아홀(126) 내부에 충진하여 도 3e에 도시된 바와 같이 저항(124)을 형성한다. 또한, 스크린 프린팅 이외에 도금에 의해서도 비아홀(126) 내부에 저항체를 충진하여 형성할 수 있다.

저항(124)을 형성한 후에는 연마기를 이용하여 저항(124) 형성 공정 시 제 2 동박(122) 위에 남아 있는 카본계 레지스터 페이스트를 제거한다.

이후, 무전해 동도금 및 전해 동도금을 통해 도 3f에 도시된 바와 같이 제 2 동박(122) 및 저항(124) 위에 동도금층(132)을 형성한다.

동도금층(132)을 형성한 후에는 도 3b에 도시된 내층 회로패턴(112) 형성 공정과 동일한 공정을 이용하여 외층 회로패턴(132)을 형성한다.

이후, 외층 회로패턴(132) 위에 솔더 레지스트를 도포하고, 노광, 현상 및 건조를 통해 전원의 공급 및 신호의 교환을 위해 외부 단자와 연결되는 부분 즉, 와이어 본딩 패드 및 솔더볼 패드로 사용되는 부분을 제외한 나머지 부분에 솔더 레지스트층을 형성한다.

솔더 레지스트층을 형성한 후에는 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 와이어 본딩 패드 및 솔더 볼 패드로 사용되는 부분에 도전층을 형성한다.

이와 같이 본 발명의 일 실시 예에 따른 저항 내장형 인쇄회로기판의 제조방법은 비아홀(126) 내부에 저항(124)을 형성하기 때문에 인쇄회로기판 위에 저항 형성 면적을 줄일 수 있게 된다.

또한, 본 발명의 일 실시 예에 따른 저항 내장형 인쇄회로기판의 제조방법은 비아홀(126) 내부에 저항(124)을 형성하기 때문에 회로패턴들(112, 132)과 연결되는 부분에서 발생 되었던 카본계 레지스터 페이스트의 흘러내림 현상이 발생 되지 않게 된다. 이에 따라, 인쇄회로기판에 내장되는 저항(124)의 오차 범위를 줄일 수 있게 되어 최종 제품의 신뢰성을 향상시킬 수 있게 된다.

도 4를 참조하면, 본 발명의 다른 실시 예에 따른 저항 내장형 인쇄회로기판 은 제 1 절연층(111)의 양면에 다수의 내층 회로패턴(112)이 형성된 원판(110), 원판(110)의 양면에 적층 되고, 그 내부에 다수의 비아홀이 형성된 제 2 절연층(121), 제 2 절연층(121) 위에 형성된 다수의 외층 회로패턴(132) 및 비아홀 내부에 형성되어 내층 회로패턴(112) 및 외층 회로패턴(132)을 전기적으로 연결하는 저항(124)을 포함한다.

여기서, 본 발명의 다른 실시 예에 따른 저항 내장형 인쇄회로기판의 도면부호는 도 2에 도시된 본 발명의 일 실시 예에 따른 저항 내장형 인쇄회로기판과 동일한 도면부호를 사용하였다.

이와 같은 본 발명의 다른 실시 예에 따른 저항 내장형 인쇄회로기판은 도 2에 도시된 본 발명의 일 실시 예에 따른 저항 내장형 인쇄회로기판과 비교하여 제 2 절연층(121) 위에 제 2 동박(122)이 제거된 것을 제외한 나머지 구성요소는 동일하므로 자세한 설명은 상술한 내용으로 대치하기로 한다.

먼저, 도 5a에 도시된 바와 같이 제 1 절연층(111)의 양면에 제 1 동박(112)이 적층 된 동박적층판인 원판(110)을 준비한다.

이후, 원판(110)의 제 1 동박(112)에 드라이 필름을 도포한 후 소정의 회로패턴이 인쇄된 아트 워크 필름을 이용하여 드라이 필름을 노광, 현상 및 건조 후 부식액으로 노출된 제 1 동박(112)을 에칭한다. 이때, 부식액으로는 염화철(FeCl₃) 부식액, 2염화동(CuCl₂) 부식액, 알카리 부식액 및 과산화수소/황산계(H₂O₂/H₂SO₄) 부식액 등이 사용된다.

이에 따라, 도 5b에 도시된 바와 같이 제 1 절연층(111)의 양면에 내층 회로패턴(112)이 형성된다.

내층 회로패턴(112)을 형성한 후에는 도 5c에 도시된 바와 같이 내층 회로패턴(112) 위에 제 2 절연층(121)을 올린 후 프레스로 가열, 가압하여 적층 한다.

이후, 드릴 공정을 통해 도 5d에 도시된 바와 같이 층간 전기적 도통을 위해 다수의 내층 회로패턴(112) 중 일부가 노출되도록 비아홀(126)을 형성한다. 이때, 드릴은 CNC 드릴(Computer Numerical Control Drill) 또는 레이저 드릴이 사용되고, 레이저는 YAG 레이저(Yttrium Aluminum Garnet Laser)나 이산화탄소 레이저(CO₂ Laser)가 이용된다.

비아홀(126)을 형성한 후에는 스퀴즈 블레이드 등을 이용한 스크린 인쇄방식으로 카본계 레지스터 페이스트를 비아홀(126) 내부에 충진하여 도 5e에 도시된 바와 같이 저항(124)을 형성한다. 또한, 스크린 프린팅 이외에 도금에 의해서도 비아홀(126) 내부에 저항체를 충진하여 형성할 수 있다.

이후, 무전해 동도금 및 전해 동도금을 통해 도 5f에 도시된 바와 같이 제 2 절연층(121) 및 저항(124) 위에 동도금층(132)을 형성한다.

동도금층(132)을 형성한 후에는 도 5b에 도시된 내층 회로패턴(112) 형성 공정과 동일한 공정을 이용하여 외층 회로패턴(132)을 형성한다.

이와 같이 본 발명의 다른 실시 예에 따른 저항 내장형 인쇄회로기판의 제조방법은 비아홀(126) 내부에 저항(124)을 형성하기 때문에 인쇄회로기판 위에 저항 형성 면적을 줄일 수 있게 된다.

또한, 본 발명의 다른 실시 예에 따른 저항 내장형 인쇄회로기판의 제조방법은 비아홀(126) 내부에 저항(124)을 형성하기 때문에 회로패턴들(112, 132)과 연결되는 부분에서 발생 되었던 카본계 레지스터 페이스트의 흘러내림 현상이 발생 되지 않게 된다. 이에 따라, 인쇄회로기판에 내장되는 저항(124)의 오차 범위를 줄일 수 있게 되어 최종 제품의 신뢰성을 향상시킬 수 있게 된다.

도 6은 본 발명의 또 다른 실시 예에 따른 저항 내장형 인쇄회로기판을 나타 내는 단면도이다.

도 6을 참조하면, 본 발명의 또 다른 실시 예에 따른 저항 내장형 인쇄회로기판은 제 1 절연층(111)의 양면에 다수의 내층 회로패턴(112)이 형성된 원판(110), 원판(110)의 양면에 적층 되고, 그 내부에 다수의 비아홀이 형성된 제 2 절연층(121), 제 2 절연층(121) 위에 형성된 다수의 외층 회로패턴(132) 및 비아홀 내부에 형성되어 그 일 측 및 타 측이 각각 내층 회로패턴(112) 및 외층 회로패턴(132)에 연결된 저항(124)을 포함한다.

또한, 본 발명의 또 다른 실시 예에 따른 저항 내장형 인쇄회로기판에는 내층 회로패턴(112) 및 외층 회로패턴(132)을 전기적으로 연결하기 위한 배선(128)이 형성된다.

제 1 절연층(111)은 내부에 그 자신을 관통하는 관통홀이 형성되어 있고, 상면에 형성된 다수의 내층 회로패턴(112)과 하면에 형성된 다수의 내층 회로패턴(112)을 절연시키는 역할을 한다. 이러한, 제 1 절연층(111)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이, 유리섬유 및 유지부직포 등이 보강기재가 혼합된다.

내층 회로패턴(112)은 저항(124)을 직렬 또는 병렬 연결하도록 제 1 절연층(124)의 양면에 형성된다.

제 2 절연층(121)은 제 1 절연층(111)의 양면에 적층 되고, 그 내부에 자신을 관통하는 관통홀과 다수의 비아홀이 형성되며, 내층 회로패턴(112)과 외층 회로 패턴(132)을 절연시키는 역할을 한다. 이때, 제 2 절연층(121) 내부에 형성되는 다수의 비아홀은 일반적으로 원통형으로 형성되나, 삼각형, 사각형 등 다각형 형태로 형성될 수 있다. 이러한, 제 2 절연층(121)은 제 1 절연층(111)과 동일한 물질이 사용되거나 다른 절연성 물질이 사용된다.

외층 회로패턴(132)은 저항(124)을 직렬 또는 병렬 연결하도록 제 2 절연층(121)의 상부에 형성된다. 이러한, 외층 회로패턴(132)은 내층 회로패턴(112)과 매칭되는 곳에 형성된다.

저항(124)은 제 2 절연층(121)에 형성된 비아홀 내부에 카본계 레지스터 페이스트(carbon resistor paste)가 충진되어 형성되고, 그 일 측은 내층 회로패턴(122)에 연결되고, 타 측은 외층 회로패턴(132)에 연결된다. 이에 따라, 저항(124)을 통해 내층 회로패턴(122)과 외층 회로패턴(132)이 전기적으로 연결되게 된다.

이러한, 저항(124)은 내층 회로패턴(112) 및 외층 회로패턴(132)에 의해 병렬 또는 직렬로 연결된다.

즉, 도 6의 A와 같이 하나의 내층 회로패턴(112)에 일 측이 공통으로 접속되고, 외층 회로패턴(132)에 타 측이 공통으로 접속되는 다수의 저항(124)은 내층 회로패턴(112) 및 외층 회로패턴(132)에 의해 병렬로 연결된다.

그러나, 도 6의 B와 같이 인접하게 형성된 저항(124)의 일 측이 하나의 내층 회로패턴(112) 또는 외층 회로패턴(132)에 공통으로 접속되고, 타 측은 서로 다른 외층 회로패턴(132) 또는 내층 회로패턴(112)에 접속되는 즉, 내층 회로패턴(112) 및 외층 회로패턴(132)에 의해 저항(124)이 지그재그 형태로 연결되는 다수의 저항(124)은 내층 회로패턴(112) 및 외층 회로패턴(132)에 의해 직렬로 연결된다.

이러한, 저항(124)의 저항값은 제 2 절연층(121)에 형성되는 비아홀의 크기와 제 2 절연층(121)의 두께에 따라 다르게 형성된다.

배선(128)은 제 1 절연층(111) 및 제 2 절연층(121)을 관통하는 관통홀에 형성되어 내층 회로패턴(112)과 외층 회로패턴(132)을 전기적으로 연결하는 역할을 한다. 이러한, 배선(128)은 관통홀 내부에 충진된 도전성 페이스트로 형성되거나 동도금층에 의해 형성된다. 여기서, 배선(128)이 동도금층으로 형성될 경우에는 외층 회로패턴(132)을 형성하는 외층 회로패턴(132) 형성 공정 시 외층 회로패턴(132)과 동시에 형성된다.

또한, 배선(128)이 형성되는 관통홀은 저항(124)이 형성되는 비아홀이 형성될 때 동시에 형성되거나 저항(124) 형성 후 형성된다.

이와 같은 본 발명의 또 다른 실시 예에 따른 저항 내장형 인쇄회로기판의 제조공정은 도 5a 내지 도 5g에 도시된 제조방법에 의해 형성되므로 자세한 설명은 상술한 내용으로 대치하기로 한다.

또한, 발명의 또 다른 실시 예에 다른 저항 내장형 인쇄회로기판은 도 2에 도시된 본 발명의 일 실시 예에 따른 저항 내장형 인쇄회로기판과 같이 제 2 절연층(121) 위에 제 2 동박(122)이 적층 될 수도 있다. 이때, 저항 내장형 인쇄회로기판의 제조공정은 도 3a 내지 도 3g에 도시된 제조방법에 의해 형성되므로 자세한 설명은 상술한 내용으로 대치하기로 한다.

이와 같이 본 발명의 또 다른 실시 예에 따른 저항 내장형 인쇄회로기판은 비아홀(126) 내부에 저항(124)을 형성하기 때문에 인쇄회로기판 위에 저항 형성 면적을 줄일 수 있게 된다.

또한, 본 발명의 또 다른 실시 예에 따른 저항 내장형 인쇄회로기판은 비아홀(126) 내부에 저항(124)을 형성하기 때문에 회로패턴들(112, 132)과 연결되는 부분에서 발생 되었던 카본계 레지스터 페이스트의 흘러내림 현상이 발생 되지 않게 된다. 이에 따라, 인쇄회로기판에 내장되는 저항(124)의 오차 범위를 줄일 수 있게 되어 최종 제품의 신뢰성을 향상시킬 수 있게 된다.

상술한 바와 같이, 본 발명은 비아홀 내부에 카본계 레지스터 페이스트나 도금에 의해 저항체를 충진하여 저항을 형성하기 때문에 인쇄회로기판 위에 형성되는 저항의 면적을 줄일 수 있다.

또한, 본 발명은 저항이 비아홀 내부에 형성되기 때문에 회로패턴들과 연결되는 부분에서 카본계 레지스터 페이스트의 흘러내림 현상이 발생 되지 않게 되므로 인쇄회로기판에 내장되는 저항의 오차 범위를 줄일 수 있게 되어 최종 제품의 신뢰성을 향상시킬 수 있다.

Claims

제 1 절연층과 그 양면에 내층 회로패턴이 형성된 원판;

상기 원판의 양면에 적층 되고, 상기 내층 회로패턴의 상부가 노출되도록 하나의 상기 내층 회로패턴에 다수의 비아홀이 형성된 제 2 절연층;

상기 제 2 절연층 위에 형성된 외층 회로패턴; 및

상기 비아홀 내부에 형성되고 상기 내층 회로패턴과 상기 외층 회로패턴에 병렬 연결되도록 일 측이 상기 내층 회로패턴과 공통으로 접속되고 타 측이 상기 외층 회로패턴과 공통으로 접속된 저항을 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
제 1 항에 있어서,

상기 비아홀은 원통형 또는 다각형 형태 중 어느 하나의 형태로 형성되는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
제 2 항에 있어서,

상기 저항은 상기 비아홀 내부에 카본계 레지스터 페이스트나 도금에 의해 충진되어 형성되는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
제 3 항에 있어서,

상기 저항은 상기 비아홀의 크기에 따라 서로 다른 저항값을 갖는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
제 4 항에 있어서,

상기 저항은 상기 비아홀이 클수록 큰 저항값을 갖고, 상기 비아홀이 작을수록 작은 저항값을 갖는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
삭제
삭제
삭제
삭제
제 1 항에 있어서,

상기 외층 회로패턴과 상기 제 2 절연층 사이에 적층 된 동박을 더 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
제 1 항에 있어서,

상기 제 1 절연층과 상기 제 2 절연층을 관통하는 관통홀에 상기 내층 회로패턴과 상기 외층 회로패턴을 전기적으로 연결하기 위해 형성된 배선을 더 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
제 11 항에 있어서,

상기 배선은 상기 관통홀에 충진 된 도전성 페이스트나 도금에 의해 형성되는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
제 11 항에 있어서,

상기 배선은 동도금층으로 형성된 것을 특징으로 하는 저항 내장형 인쇄회로기판.
(a) 제 1 절연층의 양면에 내층 회로패턴을 형성하는 단계;

(b) 상기 내층 회로패턴 위에 제 2 절연층을 적층 한 후 상기 내층 회로패턴의 상부가 노출되도록 하나의 내층 회로패턴에 상기 제 2 절연층을 관통하는 다수의 비아홀을 형성하는 단계;

(c) 상기 비아홀 내부에 저항을 형성하는 단계; 및

(d) 상기 내층 회로패턴과 대응되는 상기 제 2 절연층 상부에 외층 회로패턴을 형성하여 상기 저항을 병렬 연결하는 단계를 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
제 14 항에 있어서,

상기 (a) 단계는 제 1 절연층의 양면에 제 1 동박이 적층 된 원판을 준비하는 단계를 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
제 14 항에 있어서,

상기 (b) 단계는 제 2 절연층의 상면에 제 2 동박을 적층 하는 단계를 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
제 14 항에 있어서,

상기 비아홀은 원통형 또는 다각형 형태 중 어느 하나의 형태로 형성되는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
제 17 항에 있어서,

상기 저항은 상기 비아홀의 크기에 따라 서로 다른 저항값을 갖는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
제 18 항에 있어서,

상기 저항은 상기 비아홀의 크기가 클수록 큰 저항값을 갖고, 상기 비아홀의 크기가 작을수록 작은 저항값을 갖는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
삭제
삭제
제 14 항에 있어서,

상기 (c) 단계는 상기 비아홀 내부에 카본계 레지스터 페이스트를 충진하는 단계; 및

연마기를 이용하여 상기 제 2 절연층 위에 남아 있는 상기 카본계 레지스터 페이스트를 제거하는 단계를 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
제 16 항에 있어서,

상기 (c) 단계는 상기 비아홀 내부에 카본계 레지스터 페이스트를 충진하는 단계; 및

연마기를 이용하여 상기 제 2 동박 위에 남아 있는 상기 카본계 레지스터 페이스트를 제거하는 단계를 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
제 22 항에 있어서,

상기 (d) 단계는 상기 제 2 절연층 및 저항의 상부에 동도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
제 23 항에 있어서,

상기 (d) 단계는 상기 제 2 동박 및 저항의 상부에 동도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
제 1 절연층과 그 양면에 내층 회로패턴이 형성된 원판;

상기 원판의 양면에 적층 되고 상기 내층 회로패턴의 상부가 노출되도록 다수의 비아홀이 형성된 제 2 절연층;

상기 비아홀 내부에 형성된 저항; 및

상기 저항을 직렬 연결하기 위해 상기 내층 회로패턴과 엇갈리도록 지그재그로 형성되고 그 끝 부분은 상기 내층 회로패턴의 끝 부분과 겹치도록 상기 제 2 절연층 위에 형성된 외층 회로패턴을 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
(a) 제 1 절연층의 양면에 내층 회로패턴을 형성하는 단계;

(b) 상기 내층 회로패턴 위에 제 2 절연층을 적층 한 후 상기 내층 회로패턴의 상부가 노출 되도록 상기 제 2 절연층에 다수의 비아홀을 형성하는 단계;

(c) 상기 비아홀 내부에 저항을 형성하는 단계; 및

(d) 상기 저항이 직렬 연결되도록 상기 내층 회로패턴과 지그재그로 엇갈리고 그 끝 부분은 상기 내층 회로패턴의 끝 부분과 겹치도록 상기 제 2 절연층 위에 외층 회로패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.