CN117641718B - 线路板 - Google Patents
线路板 Download PDFInfo
- Publication number
- CN117641718B CN117641718B CN202410111679.5A CN202410111679A CN117641718B CN 117641718 B CN117641718 B CN 117641718B CN 202410111679 A CN202410111679 A CN 202410111679A CN 117641718 B CN117641718 B CN 117641718B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- dielectric layer
- insulating
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims abstract description 278
- 239000012792 core layer Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- -1 polytetrafluoroethylene Polymers 0.000 claims description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 239000002923 metal particle Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000003698 laser cutting Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本发明的实施例公开了一种线路板,上述线路板包括:芯层结构,其包括第一绝缘介质层以及设置于第一绝缘介质层两侧的第一导电线路层和第二导电线路层;介电层,其设置于芯层结构的具有第二导电线路层的一侧,并且介电层的两侧包覆有第二绝缘介质层,介电层上设置有多个电阻区和填充在电阻区之间的绝缘区;第三导电线路层,设置于介电层背离芯层结构的一侧;第二导电线路层通过介电层中的任意一个电阻区与第三导电线路层电连接。根据本发明,通过设置垂直于导电线路层的电阻区,解除了平面电阻设计上的限制,增强了电阻和线路板整体的受力可靠性和安全性。
Description
技术领域
本发明涉及PCB埋阻技术领域,尤其涉及一种线路板。
背景技术
随着目前电子元器件越来越小型化,PCB(Printed Circuit Board,印刷电路板)上的一些被动元器件的体积急需缩小,故产生了目前的将电阻埋入PCB 以缩小尺寸的方案,目前市场上的PCB 埋阻多为在平面上用不同电阻率的材质来结合导线,产生一个电阻,但这种方式做出来的电阻需要占据一定平面面积,电阻值受到布置在平面上的长度和宽度的影响,在PCB上多个电压轨同时排布的情况下,还需要考虑连接到不同电压轨的导线间的排布位置,设计十分受限,难以达到理想效果;并且由于电阻面设置在平面上,在进行PCB受力测试时,会受到垂直于平面的测试应力,在电阻宽度过窄或者长度过长时,都很容易因应力影响而断裂,导致电阻失效。
发明内容
本发明提供了一种线路板,旨在有效解决现有技术中平面埋阻设计受限,以及平面埋阻容易受应力影响断裂失效的问题。
根据本发明的第一方面,本发明提供一种线路板,包括:芯层结构,其包括第一绝缘介质层以及设置于所述第一绝缘介质层两侧的第一导电线路层和第二导电线路层;介电层,其设置于所述芯层结构的具有所述第二导电线路层的一侧,并且所述介电层的两侧包覆有第二绝缘介质层,所述介电层上设置有多个电阻区和填充在所述电阻区之间的绝缘区;第三导电线路层,设置于所述介电层背离所述芯层结构的一侧;所述第二导电线路层通过所述介电层中的任意一个电阻区与所述第三导电线路层电连接。
进一步地,所述第二导电线路层包括多个第一子导线层,所述第三导电线路层包括多个第二子导线层,一第一子导线层通过一电阻区与一第二子导线层电连接,形成一埋阻结构。
进一步地,所述电阻区从所述介电层延伸到所述第二绝缘介质层,将所述电阻区在所述第二绝缘介质层上的投影区域完全填充。
进一步地,所述第二导电线路层和所述第三导电线路层间经过所述电阻区的电阻值基于所述电阻区的材质类型、横截面积和厚度确定。
进一步地,所述线路板还包括第一通孔;所述第一通孔贯穿所述介电层和所述第二绝缘介质层设置;所述第一通孔包括金属内壁和围绕在所述金属内壁外的绝缘外壁,通过所述第一通孔实现所述第二导电线路层和所述第三导电线路层之间的无阻电连接。
进一步地,所述线路板还包括第一油墨层和第二油墨层;所述第一油墨层设置于所述第一导电线路层背离所述芯层结构的一侧;所述第二油墨层设置于所述第三导电线路层背离所述介电层的一侧。
进一步地,所述电阻区材料为具有金属颗粒或者化合物掺杂的高分子聚合物导电材料,所述绝缘区材料为绝缘材料,包括环氧树脂、聚酰亚胺或聚四氟乙烯。
根据本发明的第二方面,本发明还提供一种线路板,包括:芯层结构,所述芯层结构的两侧具有第一导电线路层和第二导电线路层;绝缘层,设置于所述芯层结构具有所述第二导电线路层的一侧,所述绝缘层上设置有多个电阻区;第三导电线路层,设置于所述绝缘层背离所述芯层结构的一侧;所述第二导电线路层通过所述绝缘层中的任意一个电阻区与所述第三导电线路层电连接。
进一步地,所述第二导电线路层包括多个第一子导线层,所述第三导电线路层包括多个第二子导线层,一第一子导线层通过一电阻区与一第二子导线层电连接,形成一埋阻结构。
进一步地,所述多个电阻区的填充材料具有不同的电导率,所述第二导电线路层和所述第三导电线路层间经过所述电阻区的电阻值基于所述电阻区的填充材料的电导率、横截面积和厚度确定。
进一步地,所述线路板还包括第一通孔;所述第一通孔贯穿所述绝缘层设置;所述第一通孔为电镀金属通孔,通过所述第一通孔实现所述第二导电线路层和所述第三导电线路层之间的无阻电连接。
通过本发明中的上述实施例中的一个实施例或多个实施例,至少可以实现如下技术效果:
通过设置垂直于导电线路层的电阻区,使得PCB线路电阻排布可以在不占用导电线路层上的平面空间的情况下满足多电压轨同时排布的需要,解除平面设计布局上的限制。并且由于垂直设置的电阻面与PCB 受力测试的加压面平行,无应力垂直作用,使得线路板的受力可靠性更高;同时由于电阻设置在PCB 内部层结构上,受到PCB 外层材料和导电线路层的共同保护,相较设置在导电电路层上的平面电阻,更不容易被刮伤、氧化、腐蚀等,提升了电阻连接的安全性和可靠性。
附图说明
下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其它有益效果显而易见。
图1为本发明实施例提供的现有技术中PCB平面埋阻示意图;
图2为本发明实施例提供的现有技术中PCB平面导电线路断点示意图;
图3为本发明实施例提供的现有技术中PCB平面埋阻的剖面图;
图4为本发明实施例提供的线路板结构示意图;
图5为本发明实施例提供的线路板中介电层的平面示意图;
图6为本发明另一实施方式中的实施例提供的线路板结构示意图;
附图标记含义如下:10-芯层结构;11-第一导电线路层;12-第一绝缘介质层;13-第二导电线路层;131-第一子导线层;20-介电层;21-第二绝缘介质层;22-第一通孔;221-金属内壁;222-绝缘外壁;30-第三导电线路层;301-第二子导线层;40-电阻区;50-绝缘区;60-第一油墨层;70-第二油墨层;80-绝缘层。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。在本实施例中,所述模拟显示屏触摸单元与所述头部追踪单元连接,用于获取所述显示设备中的感应光标的移动路径。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
PCB埋阻工艺是一种在电路板上埋入电阻的制造工艺。在PCB制造过程中,电阻是常见的电子元件之一,用于控制电路中的电流和电压。然而,传统的电阻元件需要额外的空间来进行布局和焊接,这会增加PCB的体积和复杂度。为了解决这个问题,近些年来多采用PCB埋阻方式。图1为现有技术中常见的PCB 平面埋阻方式示意图,1为PCB 上的导电线路,2为使用不同电导率的材质做出的平面电阻,3为用于与其他层电连通的金属通孔。如图2所示,在制造导电线路1 时需要预留断点位置以供做出平面电阻。电阻值受到长度和宽度的影响,在需要同时排布多个连接到不同电压轨的导电线路的情况下,受线路排布和连通关系的限制,难以达到理想效果。这种PCB平面埋阻的截面结构如图3所示,包括芯层结构和包覆在芯层结构两侧的油墨层,其中芯层结构包括绝缘介电层4和上下两面的导电线路层1和5,油墨层6和7分别覆盖在两面的导电线路层上,平面电阻2镶嵌在导电线路层1中,在平面电阻2的宽度过窄或者长度过长时,均容易受到应力影响而断裂,导致电阻失效。
针对现有技术中平面埋阻设计受限,以及平面埋阻容易受应力影响断裂失效的问题,本发明提供了一种线路板,如图4所示,包括:
芯层结构10,其包括第一绝缘介质层12以及设置于第一绝缘介质层12两侧的第一导电线路层11和第二导电线路层13。
介电层20,其设置于芯层结构10的具有第二导电线路层13的一侧,并且介电层20的两侧包覆有第二绝缘介质层21,如图5所示,介电层20上设置有多个电阻区40和填充在电阻区40之间的绝缘区50。
第三导电线路层30,设置于介电层20背离芯层结构10的一侧。
第二导电线路层13通过介电层20中的任意一个电阻区40与第三导电线路层30电连接。
在一些实施例中,第二导电线路层13可以包括多个间隔设置的第一子导线层131,第三导电线路层30可以包括多个间隔设置的第二子导线层301,每个第一子导线层131均电连接一个PCB上的电压轨,例如电源电压轨VDD,接地电压轨GND等,任意两个第一子导线层131电连接的电压轨可以相同,第一子导线层131可以被配置为走线、焊盘或者连接孔的一端等形式,第二子导线层301与第一子导线层131的情形相同,在此不做赘述。
第二导电线路层13和第三导电线路层30上可以具有一对连接同一电压轨的第一子导线层131和第二子导线层301,一第一子导线层131通过一电阻区40与一第二子导线层301电连接,形成一埋阻结构。
在一些实施例中,图4中示出了一个电阻区40和电阻区两侧的绝缘区50的截面结构,电阻区40从介电层20延伸到第二绝缘介质层21,将电阻区40在第二绝缘介质层21上的投影区域完全填充。介电层20和延伸至第二绝缘介质层21的电阻区40均可以通过蚀刻或激光分割工艺等形成,在介电层20上可以通过蚀刻或激光分割将一块完整的介电材料划分为多个电阻区40,并在多个电阻区40间以绝缘材料进行填充形成绝缘区50,在第二绝缘介质层21上可以通过蚀刻或激光切割将电阻区40在第二绝缘介质层21上的投影区域去除后以与电阻区40相同的材料进行填充。
在一些实施例中,第二导电线路层13和第三导电线路层30间经过电阻区40的电阻值基于电阻区40的材质类型、横截面积和厚度确定,在连接的电压轨相同的一对第一子导线层131和第二子导线层301之间的电阻区40的电阻值可以根据设计需要进行调整,在电阻区的侧壁与介电层垂直的情况下,根据电阻定律,对于材质类型已确定的电阻区,其材料电导率/>一定,当厚度L不变时,横截面积S越大,电阻值R越小,当横截面积S不变时,厚度L越大,电阻值R越大。图5中示出了电阻区40的横截面为矩形时的情形,本发明实施例中的电阻区40其形状和大小可依设计需要进行调整,横截面形状不限于矩形,可以为圆形、三角形、多边形等其他形状,在电阻区40之间通过绝缘区50进行填充,以实现任意两电阻区40间的绝缘隔离并对介电层20进行加固。
在一些实施例中,介电层20中的电阻区40的材料可以为具有金属导电颗粒或者化合物掺杂的高分子聚合物导电材料,绝缘区50的材料可以为如环氧树脂、聚酰亚胺或聚四氟乙烯等的绝缘材料。
在一些实施例中,根据设计需求,当第二导电线路层13和第三导电线路层30之间从需要设置电阻变为不需要设置电阻,进行无阻电连接时,可以在线路板上设置第一通孔22。第一通孔22贯穿介电层20和第二绝缘介质层21设置。第一通孔22包括金属内壁221和围绕在金属内壁外的绝缘外壁222,通过第一通孔22可以实现第二导电线路层13和第三导电线路层30之间的无阻电连接。
第一通孔22可以在电阻区40内进行钻孔,孔内先填充绝缘材料形成绝缘外壁222,再在其内开设电镀金属通孔以形成金属内壁221,或者,可以在设计介电层20电阻区40时在该位置不设置电阻区40,以绝缘材料完整填充,再在绝缘材料上开设电镀金属通孔用以导通,形成具有金属内壁221和绝缘外壁222的第一通孔22。
在一些实施例中,线路板还包括第一油墨层60和第二油墨层70。第一油墨层60设置于第一导电线路层11背离芯层结构10的一侧。第二油墨层70设置于第三导电线路层30背离介电层20的一侧。第一油墨层60和第二油墨层70用于防止线路板导电线路层上的裸铜与空气接触发生氧化反应,对导电线路起到保护作用。
本发明实施例中,通过设置介电层上垂直于导电线路层的电阻区,使得PCB线路电阻排布可以在不占用导电线路层上的平面空间的情况下实现多电压轨同时排布,解除平面设计布局上的限制。并且由于垂直设置的电阻面与PCB 受力测试的加压面平行,无应力垂直作用,使得线路板的受力可靠性更高;同时由于电阻设置在PCB 内部层结构上,受到PCB外层材料和导电线路层的共同保护,相较设置在导电电路层上的平面电阻,更不容易被刮伤、氧化、腐蚀等,提升了电阻连接的安全性和可靠性。
在本发明的另一实施方式中,提供了线路板的另一种结构,如图6所示,包括:芯层结构10,芯层结构10的两侧具有第一导电线路层11和第二导电线路层13。
绝缘层80,设置于芯层结构10具有第二导电线路层13的一侧,绝缘层上设置有多个电阻区40。
第三导电线路层30,设置于绝缘层80背离芯层结构10的一侧。
第二导电线路层13通过绝缘层80中的任意一个电阻区40与第三导电线路层30电连接。
在一些实施例中,第二导电线路层13可以包括多个间隔设置的第一子导线层131,第三导电线路层30可以包括多个间隔设置的第二子导线层301,每个第一子导线层131均电连接一个PCB上的电压轨,例如电源电压轨VDD,接地电压轨GND等,任意两个第一子导线层131电连接的电压轨可以相同,第一子导线层131可以被配置为走线、焊盘或者连接孔的一端等形式,第二子导线层301与第一子导线层131的情形相同,在此不做赘述。
第二导电线路层13和第三导电线路层30上可以具有一对连接同一电压轨的第一子导线层131和第二子导线层301,一第一子导线层131通过一电阻区40与一第二子导线层301电连接,形成一埋阻结构。
在一些实施例中,绝缘层上的电阻区40可以通过机械钻孔或激光切割工艺等形成,通过钻孔或激光分割在一块完整的绝缘材料上开出多个空腔,空腔的形状不做限制,可以为圆柱形、圆台形或梯台形等,在空腔内以电介质作为填充材料进行填充以形成多个电阻区40,多个电阻区40的填充材料可以具有不同的电导率,第二导电线路层13和第三导电线路层30间经过电阻区40的电阻值基于电阻区40的填充材料的电导率、横截面积和厚度确定。根据电阻定律,对于材质类型已确定的电阻区,其材料电导率/>一定,当厚度L不变时,横截面积S越大,电阻值R越小,当横截面积S不变时,厚度L越大,电阻值R越大。
在一些实施例中,绝缘层的材料可以为如环氧树脂、聚酰亚胺或聚四氟乙烯等的绝缘材料。
在一些实施例中,根据设计需求,当第二导电线路层13和第三导电线路层30之间从需要设置电阻变为不需要设置电阻,进行无阻电连接时,可以在线路板上设置第一通孔22,第一通孔22贯穿绝缘层设置。第一通孔22为电镀金属通孔,通过第一通孔22可以实现第二导电线路层13和第三导电线路层30之间的无阻电连接。
在一些实施例中,线路板还包括第一油墨层60和第二油墨层70。第一油墨层60设置于第一导电线路层11背离芯层结构10的一侧。第二油墨层70设置于第三导电线路层30背离介电层20的一侧。第一油墨层60和第二油墨层70用于防止线路板导电线路层上的裸铜与空气接触发生氧化反应,对线路起到保护作用。
本发明实施例中,通过设置绝缘层上垂直于导电线路层的电阻区40,使得PCB线路电阻排布可以在不占用导电线路层上的平面空间的情况下实现多电压轨同时排布,解除平面设计布局上的限制。并且由于垂直设置的电阻面与PCB 受力测试的加压面平行,无应力垂直作用,使得线路板的受力可靠性更高;同时由于电阻设置在PCB 内部层结构上,受到PCB 外层材料和导电线路层的共同保护,相较设置在导电电路层上的平面电阻,更不容易被刮伤、氧化、腐蚀等,提升了电阻连接的安全性和可靠性。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
Claims (10)
1.一种线路板,其特征在于,所述线路板包括:
芯层结构,其包括第一绝缘介质层以及设置于所述第一绝缘介质层两侧的第一导电线路层和第二导电线路层;
介电层,其设置于所述芯层结构的具有所述第二导电线路层的一侧,并且所述介电层的两侧包覆有第二绝缘介质层,所述介电层上设置有多个电阻区和填充在所述电阻区之间的绝缘区,其中所述多个电阻区为通过蚀刻或激光分割将介电层划分形成;
第三导电线路层,设置于所述介电层背离所述芯层结构的一侧;
所述第二导电线路层通过所述介电层中的任意一个电阻区与所述第三导电线路层电连接。
2.如权利要求1所述的线路板,其特征在于,所述第二导电线路层包括多个第一子导线层,所述第三导电线路层包括多个第二子导线层,一第一子导线层通过一电阻区与一第二子导线层电连接,形成一埋阻结构。
3.如权利要求1所述的线路板,其特征在于,所述电阻区从所述介电层延伸到所述第二绝缘介质层,将所述电阻区在所述第二绝缘介质层上的投影区域完全填充。
4.如权利要求1所述的线路板,其特征在于,所述第二导电线路层和所述第三导电线路层间经过所述电阻区的电阻值基于所述电阻区的材质类型、横截面积和厚度确定。
5.如权利要求1所述的线路板,其特征在于,所述线路板还包括第一通孔;
所述第一通孔贯穿所述介电层和所述第二绝缘介质层设置;
所述第一通孔包括金属内壁和围绕在所述金属内壁外的绝缘外壁,通过所述第一通孔实现所述第二导电线路层和所述第三导电线路层之间的无阻电连接。
6.如权利要求1所述的线路板,其特征在于,所述线路板还包括第一油墨层和第二油墨层;
所述第一油墨层设置于所述第一导电线路层背离所述芯层结构的一侧;
所述第二油墨层设置于所述第三导电线路层背离所述介电层的一侧。
7.如权利要求1所述的线路板,其特征在于,所述电阻区材料为具有金属颗粒或者化合物掺杂的高分子聚合物导电材料,所述绝缘区材料为绝缘材料,包括环氧树脂、聚酰亚胺或聚四氟乙烯。
8.一种线路板的制造方法,其特征在于,适用于制造如权利要求1至7中任一项所述的线路板,所述方法包括:
提供芯层结构,所述芯层结构包括第一绝缘介质层以及设置于所述第一绝缘介质层两侧的第一导电线路层和第二导电线路层;
在所述芯层结构具有所述第二导电线路层的一侧形成介电层;
将所述介电层划分为多个电阻区,并在所述多个电阻区间以绝缘材料进行填充形成绝缘区;
在所述介电层上形成第三导电线路层。
9.如权利要求8所述的线路板,其特征在于,所述将所述介电层划分为多个电阻区的步骤,包括:
通过蚀刻工艺或激光分割工艺将介电层划分为多个电阻区。
10.如权利要求8所述的线路板,其特征在于,所述在所述芯层结构具有所述第二导电线路层的一侧覆盖介电层之前,所述方法还包括:
在所述芯层结构具有所述第二导电线路层的一侧形成第二绝缘介质层;
所述在所述介电层上形成第三导电线路层之前,所述方法还包括:
在所述介电层上形成第二绝缘介质层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410111679.5A CN117641718B (zh) | 2024-01-26 | 2024-01-26 | 线路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410111679.5A CN117641718B (zh) | 2024-01-26 | 2024-01-26 | 线路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117641718A CN117641718A (zh) | 2024-03-01 |
CN117641718B true CN117641718B (zh) | 2024-04-12 |
Family
ID=90022022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410111679.5A Active CN117641718B (zh) | 2024-01-26 | 2024-01-26 | 线路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117641718B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298368A (ja) * | 1996-05-09 | 1997-11-18 | Ngk Spark Plug Co Ltd | セラミック配線基板 |
JPH1065342A (ja) * | 1997-07-18 | 1998-03-06 | Denso Corp | 多層回路基板およびその製造方法 |
JP2006196840A (ja) * | 2005-01-17 | 2006-07-27 | Denso Corp | 配線基板およびその製造方法 |
KR20080000375A (ko) * | 2006-06-27 | 2008-01-02 | 삼성전기주식회사 | 저항 내장형 인쇄회로기판 및 그 제조방법 |
CN104797083A (zh) * | 2015-04-27 | 2015-07-22 | 博敏电子股份有限公司 | 印制电路板中埋入电阻的方法及其印制电路板 |
CN110493955A (zh) * | 2019-07-29 | 2019-11-22 | 常州澳弘电子股份有限公司 | 一种埋嵌电阻pcb制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001257471A (ja) * | 2000-03-10 | 2001-09-21 | Ngk Insulators Ltd | 多層配線基板及びその製造方法 |
US7791897B2 (en) * | 2008-09-09 | 2010-09-07 | Endicott Interconnect Technologies, Inc. | Multi-layer embedded capacitance and resistance substrate core |
-
2024
- 2024-01-26 CN CN202410111679.5A patent/CN117641718B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298368A (ja) * | 1996-05-09 | 1997-11-18 | Ngk Spark Plug Co Ltd | セラミック配線基板 |
JPH1065342A (ja) * | 1997-07-18 | 1998-03-06 | Denso Corp | 多層回路基板およびその製造方法 |
JP2006196840A (ja) * | 2005-01-17 | 2006-07-27 | Denso Corp | 配線基板およびその製造方法 |
KR20080000375A (ko) * | 2006-06-27 | 2008-01-02 | 삼성전기주식회사 | 저항 내장형 인쇄회로기판 및 그 제조방법 |
CN104797083A (zh) * | 2015-04-27 | 2015-07-22 | 博敏电子股份有限公司 | 印制电路板中埋入电阻的方法及其印制电路板 |
CN110493955A (zh) * | 2019-07-29 | 2019-11-22 | 常州澳弘电子股份有限公司 | 一种埋嵌电阻pcb制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117641718A (zh) | 2024-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1157788C (zh) | 高密度印刷电路板的静电放电保护器件 | |
US7666001B2 (en) | Circuit connection structure and printed circuit board | |
US7569773B2 (en) | Wired circuit board | |
US10375816B2 (en) | Printed-circuit board, printed-wiring board, and electronic apparatus | |
JP5182448B2 (ja) | 部品内蔵基板 | |
CN105723815B (zh) | 至少设有一个嵌入式精密电阻器的印刷电路板 | |
JP6841342B2 (ja) | 樹脂多層基板、電子部品およびその実装構造 | |
US9934905B2 (en) | Method of manufacturing multilayer board, multilayer board, and electromagnet | |
US10531569B2 (en) | Printed circuit board and method of fabricating the same | |
KR100315827B1 (ko) | 인쇄회로기판 | |
CN104425459A (zh) | 半导体装置及半导体装置的检查方法 | |
KR101031620B1 (ko) | 배선기판 | |
JP6950747B2 (ja) | 樹脂多層基板、電子部品およびその実装構造 | |
JP5107599B2 (ja) | プリント配線板とエッジコネクタとの接続構造及びエッジコネクタ | |
CN117641718B (zh) | 线路板 | |
JP2008294351A (ja) | 配線回路基板 | |
CN102244043B (zh) | 接垫结构、线路载板及集成电路芯片 | |
JP4772702B2 (ja) | プリント基板およびプリント基板ユニット並びに導電体の上がり量検出方法 | |
US7573721B2 (en) | Embedded passive device structure and manufacturing method thereof | |
CN105451434B (zh) | 电路板、终端及电路板制作方法 | |
JP2009218277A (ja) | プリント配線板層間接続回路部の絶縁信頼性評価構造体及びその絶縁信頼性評価試験方法 | |
US20080093702A1 (en) | Semiconductor device having a passive device | |
CN221283398U (zh) | 一种降低板边板厚的电路板 | |
CN217216995U (zh) | 柔性线路板 | |
JP2017135128A (ja) | 配線基板評価用テストクーポン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |