KR20060020908A - 저항 내장형 인쇄회로기판 및 그 제조 방법 - Google Patents

저항 내장형 인쇄회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060020908A
KR20060020908A KR1020040069626A KR20040069626A KR20060020908A KR 20060020908 A KR20060020908 A KR 20060020908A KR 1020040069626 A KR1020040069626 A KR 1020040069626A KR 20040069626 A KR20040069626 A KR 20040069626A KR 20060020908 A KR20060020908 A KR 20060020908A
Authority
KR
South Korea
Prior art keywords
resistor
circuit board
printed circuit
built
via holes
Prior art date
Application number
KR1020040069626A
Other languages
English (en)
Other versions
KR100598274B1 (ko
Inventor
강명삼
류창섭
홍종국
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040069626A priority Critical patent/KR100598274B1/ko
Priority to JP2004371951A priority patent/JP2006073984A/ja
Priority to US11/022,074 priority patent/US7277005B2/en
Publication of KR20060020908A publication Critical patent/KR20060020908A/ko
Application granted granted Critical
Publication of KR100598274B1 publication Critical patent/KR100598274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/0652—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component containing carbon or carbides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명에 따른 저항 내장형 인쇄회로기판은 회로패턴이 형성되어 있는 다수의 회로층; 상기 다수의 회로층 사이에 각각 위치하는 다수의 절연층; 및 폐곡선 단면을 갖고, 상기 폐곡선 단면이 상기 다수의 회로층 중 하나의 회로층에서부터 다른 회로층까지 연장되며, 상기 폐곡선 단면의 내부 공간이 저항물질로 충진되어 있고, 상기 폐곡선 단면의 일측 및 상기 일측과 대응하는 상기 폐곡선 단면의 타측에 대응하는 내벽이 도전성 물질로 도금되어 있는 내장형 저항;을 포함하는 것을 특징으로 한다.
저항 내장형 인쇄회로기판, 내장형 저항, 비아홀, 레지스터 페이스트

Description

저항 내장형 인쇄회로기판 및 그 제조 방법{Embedded resistor printed circuit board and method for fabricating the same}
도 1a 내지 도 1c는 종래의 저항 내장형 인쇄회로기판의 제조 방법의 흐름을 나타내는 도면이다.
도 2a 내지 도 2f는 종래의 저항 내장형 인쇄회로기판의 다른 제조 방법의 흐름을 나타내는 도면이다.
도 3a 내지 도 3f는 종래의 저항 내장형 인쇄회로기판의 또 다른 제조 방법의 흐름을 나타내는 단면도이다.
도 4a 내지 도 4h는 본 발명의 제 1 실시예에 따른 저항 내장형 인쇄회로기판의 제조 방법의 흐름을 나타내는 평면도 및 단면도이다.
도 5는 도 4a 내지 도 4h의 방법으로 제조된 내장형 저항의 사시도이다.
도 6a 내지 도 6m은 본 발명의 제 2 실시예에 따른 저항 내장형 인쇄회로기판의 제조 방법의 흐름을 나타내는 평면도 및 단면도이다.
도 7은 도 6a 내지 도 6m의 방법으로 제조된 내장형 저항의 사시도이다.
도 8a 내지 도 8n은 본 발명의 제 3 실시예에 따른 저항 내장형 인쇄회로기판의 제조 방법의 흐름을 나타내는 평면도 및 단면도이다.
도 9는 도 8a 내지 도 8n의 방법으로 제조된 내장형 저항의 사시도이다.
도 10은 본 발명의 제 4 실시예에 따른 내장형 저항의 사시도이다.
도 11은 본 발명의 제 5 실시예에 따른 내장형 저항의 사시도이다.
도 12는 본 발명의 실시예들에 따른 다수의 내장형 저항을 갖는 저항 내장형 인쇄회로기판의 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100, 200, 300, 1000 : 저항 내장형 인쇄회로기판
110, 210, 310 : 원판
111, 211, 311 : 절연수지층
112, 112', 212, 212', 312, 312' : 동박층
220, 220', 320, 320', 420, 420', 520, 520' : 절연층
230, 230', 330, 330' : 동박
140, 140', 240, 240', 340, 340', 440, 440', 540, 540' : 동도금층
150, 250, 350 : 저항물질
160, 160', 260a, 260a', 260b, 260b', 360a, 360a', 360b, 360b' : 드라이 필름
1100, 1200, 1300, 1300', 1400, 1400' : 내장형 저항
A1, A2, A3, A4, A5 : 비아홀
B1, B2, B3, B4, B5 : 저항물질 충진부
C, C' : 비아홀의 윈도우
본 발명은 저항 내장형 인쇄회로기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 비아홀과 비아홀을 연결하는 일정한 공간에 저항물질을 충진하고 저항단자로 비아홀의 내벽을 이용하는 저항 내장형 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근 전자산업의 발달에 따른 전자제품의 소형화 및 고기능화의 요구에 대응하기 위하여, 전자산업의 기술은 저항, 커패시터(capacitor), IC(integrated circuit) 등을 기판에 삽입하는 방향으로 발전하고 있다.
현재까지 대부분의 인쇄회로기판의 표면에 일반적인 개별 칩 저항(discrete chip resistor) 또는 일반적인 개별 칩 커패시터(discrete chip capacitor)를 실장하고 있으나, 최근에는 저항 또는 커패시터 등의 수동소자를 내장한 인쇄회로기판이 개발되고 있다.
즉, 수동소자 내장형 인쇄회로기판 기술은 새로운 재료(물질)와 공정을 이용하여 인쇄회로기판의 외부 또는 내부에 수동소자를 삽입하여 기존의 칩 저항 또는 칩 커패시터의 역할을 대체하는 기술을 말한다.
상술한 수동소자 내장형 인쇄회로기판에서, 인쇄회로기판의 외부 또는 내부에 저항이 묻혀 있는 형태로서, 인쇄회로기판의 크기에 관계없이 저항이 인쇄회로기판의 일부분으로 통합되어 있으면, 이것을 "내장형 저항(embedded(buried) resistor)"이라고 하며, 이러한 기판을 "저항 내장형 인쇄회로기판(embedded resistor printed circuit board)"이라고 한다.
이러한 저항 내장형 인쇄회로기판의 가장 중요한 특징은 저항이 인쇄회로기판의 일부분으로 이미 구비되어 있기 때문에 별개의 칩 저항을 인쇄회로기판의 표면에 실장할 필요가 없다는 것이다.
도 1a 내지 도 1c는 종래의 저항 내장형 인쇄회로기판의 제조 방법의 흐름을 나타내는 도면이다.
도 1a에서와 같이, 기판(11) 표면에 서로 분리되어 있는 두 개의 구리 단자(copper termination; 12, 12')를 형성한다.
도 1b에서와 같이, 카본계 레지스터 페이스트(carbon resistor paste; 14)를 상기 구리 단자 사이에 스퀴즈 블레이드(squeeze blade; 13) 등을 사용한 스크린 인쇄 방식을 이용하여 인쇄함으로써, 후막 레지스터(15)를 형성한다.
도 1c에서와 같이, 기판(11) 상에 형성된 후막 레지스터(15)의 상부에 솔더 마스크 층(solder mask layer; 16)을 형성한다.
상술한 도 1a 내지 도 1c의 방법으로 제조된 종래의 저항 내장형 인쇄회로기판은 도 1b의 과정과 도 1c의 과정 사이의 공정지연 때문에, 구리 단자(12, 12')가 외부환경에 의하여 쉽게 산화되는 문제점이 있었다.
또한, 이후 공정에서 산화된 구리 단자(12, 12')에 액체 상태의 솔더 마스크(16)가 도포되면, 구리 단자(12, 12')의 산화가 촉진되는 문제점도 있었다.
게다가, 구리 단자(12, 12')의 산화로 인하여 후막 레지스터(15)와의 경계면에서 접착력이 저하되고 저항값이 상승하는 문제점도 있었다.
뿐만 아니라, 인쇄회로기판의 제조상에 사용되는 일반적인 50cm×60cm 정도의 패널(panel)에서 레지스터 페이스트를 도포하는 경우, 각각의 후막 레지스터(15)의 두께가 불균일로 인하여, 저항값이 균일하지 못하기 때문에, 최종제품의 신뢰성을 저하시키는 문제점도 있었다.
이러한 문제점들을 극복하기 위하여, 본 출원인이 2001년 12월 4일 출원한 대한민국공개특허공보 제 2003-46552 호에 다음과 같은 방안이 제안되었다.
도 2a 내지 도 2f는 종래의 저항 내장형 인쇄회로기판의 다른 제조 방법의 흐름을 나타내는 도면이다.
도 2a에서와 같이, 기판(21) 상에 서로 분리되어 있는 한 쌍의 패턴화된 레지스터 금속 패드(22, 22')를 형성한다.
도 2b에서와 같이, 기판(21) 상에 솔더 마스크 층(23)을 형성한다.
도 2c에서와 같이, 드라이 필름(dry film; 도시되지 않음)을 이용한 노광 및 현상 공정을 수행하여 한 쌍의 금속 패드(22, 22') 및 그 사이의 기판을 덮고 있는 솔더 마스크 층(23)을 박리함으로써, 솔더 마스크 개방부를 형성한다.
도 2d에서와 같이, 솔더 마스크 개방부를 통하여 노출되어 있는 한 쌍의 레지스터 금속 패드(22, 22') 상에 전도성 보호층(24, 24')으로 니켈 및 금을 도금하여 레지스터 단자를 형성한다.
도 2e에서와 같이, 레지스터 단자가 전기적으로 연결되도록, 레지스터 단자 사이에 카본계 레지스터 페이스트를 스크린 인쇄 방식을 이용하여 인쇄함으로써, 후막 레지스터(25)를 형성한다.
도 2f에서와 같이, 전술한 바와 같이 형성된 레지스터의 저항값을 목표 저항값에 맞추기 위하여 레이저 트리밍 공정을 통하여 홈(26, 26')을 형성한다.
상술한 도 2a 내지 도 2f의 방법으로 제조된 종래의 저항 내장형 인쇄회로기판은 니켈/금도금층과 같은 전도성 보호층(24, 24')을 형성하여 레지스터 단자 표면의 산화를 방지하는 장점이 있고, 레이저 트리밍 홈(26, 26')을 형성하여 정확한 저항값을 구현할 수 있는 장점도 있다.
그러나, 도 2a 내지 도 2f의 저항 내장형 인쇄회로기판은 레지스터 페이스트를 스크린 인쇄 방식으로 도포하기 때문에, 레지스터 페이스트의 두께가 균일하지 못한 문제점이 여전히 있었다.
또한, 내장형 저항의 저항값을 맞추기 위하여 레이저 트리밍 공정을 각 내장형 저항마다 수행해야 하기 때문에, 작업속도가 느려 생산성이 크게 떨어지는 문제점도 있었다.
이러한 문제점을 극복하기 위하여, 대한민국공개특허공보 제 2004-15941 호는 다음과 같은 저항 내장형 인쇄회로기판의 제조 방법을 개시하고 있다.
도 3a 내지 도 3f는 종래의 저항 내장형 인쇄회로기판의 또 다른 제조 방법의 흐름을 나타내는 단면도이다.
도 3a에서와 같이, 에폭시 재질의 절연층(31)의 양면에 구리재질의 박막(32, 32')이 덮여있는 동박 적층판을 준비한다.
도 3b에서와 같이, 동박 적층판에 원하는 직경의 구멍(a)을 드릴을 이용하여 형성한다.
도 3c에서와 같이, 진공 인쇄기를 이용하여 저항물질(33)을 동박 적층판의 구멍(a)에 충진한 후, 약 80℃에서 약 1시간동안 저항물질(33)을 반경화시킨다.
도 3d에서와 같이, 저항물질(33)의 돌출부위를 표면 사포연마기로 제거하여 평평하게 한 후, 약 150℃에서 약 1시간동안 저항물질(33)을 완전경화시킨다.
도 3e에서와 같이, 동박 적층판의 전면에 구리 도금층(34, 34')을 형성한다.
도 3f에서와 같이, 구리 도금층(34, 34')에 감광성 에칭 레지스터를 도포하고, 노광 및 현상 공정을 수행하여 레지스터 단자(32와 34, 및 32'과 34')를 형성한 후, 감광성 에칭 레지스터를 제거한다.
상술한 도 3a 내지 도 3f의 방법으로 제조된 종래의 저항 내장형 인쇄회로기판은 레이저 트리밍 공정이 없기 때문에, 생산성이 높은 장점이 있다.
또한, 진공 인쇄기를 이용하여 저항물질(33)을 충진하고, 표면 사포연마기를 제거하므로, 각각의 저항마다 비교적 균일한 저항값을 갖는 장점도 있다.
그러나, 도 3a 내지 도 3f의 저항 내장형 인쇄회로기판은 저항이 인쇄회로기판의 수직한 방향으로 형성되기 때문에, 큰 저항값의 저항을 요구하는 경우, 내장형 저항의 길이를 증가시키거나 또는 구멍(a)의 단면적을 감소시키기 어려운 문제점이 있었다.
또한, 이러한 내장형 저항의 저항값 한계는 인쇄회로기판의 설계 자유도를 한정하기 때문에, 최종 전자제품의 소형화 및 고기능화에 대응하기 어려운 문제점도 있었다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 각각의 내장형 저항마다 균일한 저항값을 갖는 저항 내장형 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 기술적 과제는 단위면적 당 내장형 저항의 수를 증가시킬 수 있는 고밀도의 저항 내장형 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
본 발명의 또 다른 기술적 과제는 내장형 저항의 길이 또는 단면적의 조절이 용이한 저항 내장형 인쇄회로기판 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 저항 내장형 인쇄회로기판은 회로패턴이 형성되어 있는 다수의 회로층; 상기 다수의 회로층 사이에 각각 위치하는 다수의 절연층; 및 폐곡선 단면을 갖고, 상기 폐곡선 단면이 상기 다수의 회로층 중 하나의 회로층에서부터 다른 회로층까지 연장되며, 상기 폐곡선 단면의 내부 공간이 저항물질로 충진되어 있고, 상기 폐곡선 단면의 일측 및 상기 일측과 대응하는 상기 폐곡선 단면의 타측에 대응하는 내벽이 도전성 물질로 도금되어 있는 내장형 저항;을 포함하는 것을 특징으로 한다.
본 발명에 따른 저항 내장형 인쇄회로기판의 상기 내장형 저항의 폐곡선은 트랙 형태이고, 상기 트랙 형태에서, 마주보는 반원모양의 호(arc)들에 대응하는 상기 내장형 저항의 내벽이 도전성 물질로 도금되어 있는 것이 바람직하다.
본 발명에 따른 저항 내장형 인쇄회로기판의 상기 내장형 저항의 폐곡선은 아령 형태이고, 상기 아령 형태에서, 마주보는 부채꼴 모양의 호들에 대응하는 상 기 내장형 저항의 내벽이 도전성 물질로 도금되어 있는 것이 바람직하다.
본 발명에 따른 저항 내장형 인쇄회로기판의 상기 내장형 저항의 폐곡선은 반원이 돌출된 직사각형 형태이고, 상기 반원의 지름은 상기 직사각형의 돌출된 변의 길이보다 작으며, 상기 반원이 돌출된 직사각형 형태에서, 마주보는 돌출된 반원들에 대응하는 상기 내장형 저항의 내벽이 도전성 물질로 도금되어 있는 것이 바람직하다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 저항 내장형 인쇄회로기판의 제조 방법은 (A) 원판에 다수의 비아홀을 형성하고, 상기 원판의 외층 및 상기 비아홀의 내벽에 동도금층을 형성하는 단계; (B) 상기 다수의 비아홀 중 적어도 2개의 비아홀들간을 제거하여 저항물질 충진부를 형성하고, 상기 저항물질 충진부에 저항물질을 충진하는 단계; 및 (C) 상기 동도금층이 형성된 원판의 외층에 소정의 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 저항 내장형 인쇄회로기판의 제조 방법은 상기 (B) 단계이후에, (D) 상기 비아홀마다 각각 충진된 상기 저항물질이 균일한 저항값을 갖도록 상기 원판의 외층보다 돌출된 상기 저항물질을 제거하는 단계를 더 포함하는 것이 바람직하다.
본 발명에 따른 저항 내장형 인쇄회로기판의 제조 방법의 상기 (B) 단계의 상기 다수의 비아홀 중 적어도 2개의 비아홀들간을 제거하여 저항물질 충진부를 형성하는 과정은 CNC 드릴(Computer Numerical Control drill) 방식, 라우터 드릴(router drill) 방식 및 금형 펀칭 방식 중 적어도 하나의 방식을 이용하여 상기 다수의 비아홀 중 적어도 2개의 비아홀들간을 제거하여 저항물질 충진부를 형성하는 것이 바람직하다.
본 발명에 따른 저항 내장형 인쇄회로기판의 제조 방법의 상기 (B) 단계의 상기 저항물질 충진부에 저항물질을 충진하는 과정은 스크린 인쇄 방식을 이용하여 상기 저항물질 충진부에 저항물질을 충진하는 것이 바람직하다.
본 발명에 따른 저항 내장형 인쇄회로기판의 제조 방법의 상기 (D) 단계는 버프(buff)를 이용하여 상기 원판의 외층보다 돌출된 상기 저항물질을 제거하는 것이 바람직하다.
이하, 도면을 참조하여 본 발명에 따른 저항 내장형 인쇄회로기판 및 그 제조 방법을 상세히 설명하기로 한다.
도 4a 내지 도 4h는 본 발명의 제 1 실시예에 따른 저항 내장형 인쇄회로기판의 제조 방법의 흐름을 나타내는 평면도 및 단면도이고, 도 5는 도 4a 내지 도 4h의 방법으로 제조된 내장형 저항의 사시도이다.
도 4a에서와 같이, 절연수지층(111)에 동박층(112, 112')이 입혀진 동박 적층판(copper clad laminate)인 원판(110)에 두 개의 비아홀(via hole; A1)을 형성한다.
여기서 원판(110)으로 사용된 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박 적층판, 내열수지 동박 적층판, 종이/페놀 동박 적층판, 고주파용 동박 적층판, 플렉시블 동박 적층판(flexible copper clad laminate), 복합 동박 적층판 등의 여러 가지가 있다. 그러나, 인쇄회로기판의 제조에는 주로 사용되는 절 연수지층(111)에 동박층(112, 112')이 입혀진 유리/에폭시 동박 적층판을 사용하는 것이 바람직하다.
또한, 원판(110)에 형성된 비아홀(A1)이 동박층(112)과 다른 동박층(112')을 연결하는 도통홀(through hole)이므로, CNC 드릴(Computer Numerical Control drill) 등의 기계적 드릴을 사용하여 사전에 설정된 위치에 따라 비아홀(A1)을 형성하는 것이 바람직하다.
이러한 CNC 드릴을 이용하여 비아홀(A1)을 형성한 후에, 드릴링 시 발생하는 동박층(112, 112')의 버(burr), 비아홀(A1) 내벽의 먼지, 동박층(112, 112') 표면의 먼지 등을 제거하는 디버링(deburring) 공정을 수행하는 것이 바람직하다. 이 경우, 동박층(112, 112') 표면에 거칠기(roughness)가 부여됨으로써, 이후 동도금 공정에서 동과의 밀착력이 향상되는 장점이 있다.
또한, CNC 드릴을 이용하여 비아홀(A1)을 형성한 후에, 형성 시 발생하는 열로 인하여 절연수지층(111)이 녹아서 비아홀(A1)의 내벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행하는 것이 바람직하다.
도 4b에서와 같이, 형성된 비아홀(A1)의 전기적 연결을 위하여 원판(110)의 상하 동박층(112, 112') 및 비아홀(A1)의 내벽에 동도금층(140, 140')을 형성한다.
여기서 원판(110)의 비아홀(A1)의 내벽이 절연수지층(111)이므로, 비아홀(A1) 형성 후 바로 전해 동도금을 수행할 수 없다.
따라서, 형성된 비아홀(A1)의 전기적 연결 및 전해 동도금 수행하기 위하여 무전해 동도금을 수행한다. 무전해 동도금은 절연체에 대한 도금이므로, 전기를 띤 이온에 의한 반응을 기대할 수 없다. 이러한 무전해 동도금은 석출반응에 의해 이루어지며, 석출반응은 촉매에 의해 촉진된다. 도금액으로부터 동이 석출되기 위해서는 도금하려는 재료의 표면에 촉매가 부착되어야 한다. 이는 무전해 동도금이 많은 전처리를 필요로 함을 나타낸다.
일실시예로, 무전해 동도금 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정을 포함한다.
탈지 과정에서, 상하 동박층(112, 112') 표면에 존재하는 산화물이나 이물질, 특히 유지분 등을 산 또는 알칼리 계면활성제가 포함된 약품으로 제거한 후, 계면활성제를 완전히 수세한다.
소프트 부식 과정에서, 상하 동박층(112, 112') 표면에 미세한 거칠기(예를 들면, 약 1㎛∼2㎛)를 만들어 도금단계에서 동입자가 균일하게 밀착되도록 하며, 탈지 과정에서 처리되지 않은 오염물을 제거한다.
예비 촉매처리 과정에서, 낮은 농도의 촉매약품에 원판(110)을 담금으로써, 촉매처리 단계에서 사용되는 약품이 오염되거나 농도가 변화하는 것을 방지한다. 더욱이, 같은 성분의 약품조에 원판(110)을 미리 담그는 것이므로 촉매처리가 보다 활성화되는 효과가 있다. 이러한 예비 촉매처리 과정은 1%∼3%로 희석된 촉매약품을 사용하는 것이 바람직하다.
촉매처리 과정에서, 원판(110)의 동박층(112, 112') 및 절연수지층(111)면(즉, 비아홀(A1)의 내벽)에 촉매입자를 입혀준다. 촉매입자는 Pd-Sn 화합물을 사용 하는 것이 바람직하며, 이 Pd-Sn 화합물은 도금되는 입자인 Cu2+와 Pd2-가 결합하여 도금을 촉진하는 역할을 한다.
무전해 동도금 과정에서, 도금액은 CuSO4, HCHO, NaOH 및 기타 안정제로 이루어지는 것이 바람직하다. 도금반응이 지속되기 위해서는 화학 반응이 균형을 이루어야 하며, 이를 위해 도금액의 조성을 제어하는 것이 중요하다. 조성을 유지하기 위해서는 부족한 성분의 적절한 공급, 기계 교반, 도금액의 순화 시스템 등이 잘 운영되어야 한다. 이러한 반응의 결과로 발생되는 부산물을 위한 여과장치가 필요하며, 이를 활용함으로써 도금액의 사용시간이 연장될 수 있다.
산화방지 처리 과정에서, 무전해 동도금 후에 잔존하는 알칼리 성분으로 인해 도금막이 산화되는 것을 방지하기 위해 산화방지막을 전면에 코팅한다.
그러나, 상술한 무전해 동도금 공정은 일반적으로 전해 동도금에 비하여 물리적 특성이 떨어지므로 얇게 형성한다.
무전해 동도금이 완료된 후, 원판(110)을 동도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
전해 동도금은 동도금층의 물리적 특성이 무전해 동도금층보다 우수하고, 두꺼운 동도금층을 형성하기 용이한 장점이 있다.
도 4c에서와 같이, 저항물질을 충진하기 위하여, 두 개의 비아홀(A1) 사이의 부분을 가공하여 트랙형태의 단면을 갖는 저항물질 충진부(B1)를 형성한다. 이 저항물질 충진부(B1)에서, 트랙의 마주보는 반원모양의 호(arc)들에 해당하는 영역은 가공되지 않으므로 내벽에 동도금층(140, 140')이 남아있고, 트랙의 마주보는 직선의 변들에 해당하는 영역은 가공되므로 내벽에 절연수지층(111)이 노출된다. 따라서, 저항 단자의 역할을 하는 호들에 해당하는 영역은 전기적으로 분리되어 있다.
여기서 두 개의 비아홀(A1) 사이의 부분을 가공하는 공정은 CNC 드릴, 라우터 드릴(router drill) 및 금형 펀칭(punching) 등을 사용하여 가공하는 것이 바람직하다.
도 4d에서와 같이, 원판(110)에 형성된 저항물질 충진부(B1, B2, B3)에 스크린 인쇄방식을 이용하여 저항물질(150)(예를 들면, 카본계 레지스터 페이스트(carbon resistor paste))을 충진한다.
도 4e에서와 같이, 원판(110)의 표면밖으로 돌출된 저항물질(150)을 버프(buff) 등을 이용하여 평탄하게 제거한다.
도 4f에서와 같이, 원판(110)의 상하 동도금층(140, 140') 및 저항물질(150)에 드라이 필름(dry film; 160, 160')을 각각 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(art work film; 도시되지 않음)을 이용하여 드라이 필름(160, 160')을 노광 및 현상함으로써, 드라이 필름(160, 160')에 소정의 패턴을 형성한다. 여기서 소정의 패턴은 일반적인 회로패턴(도시되지 않음), 저항물질 충진부(B1), 내장형 저항의 단자, 상기 내장형 저항의 단자에 연결된 회로패턴 등을 포함한다.
상기 드라이 필름(160, 160')은 커버 필름(cover film), 포토레지스트 필름 (photo-resist film) 및 마일러 필름(Mylar film)의 3층으로 구성되며, 실질적으로 레지스트 역할을 하는 층은 포토레지스트 필름이다.
드라이 필름(160, 160')의 노광 및 현상 공정은 소정의 패턴이 인쇄된 아트 워크 필름을 드라이 필름(160, 160') 위에 밀착시킨 후 자외선을 조사한다. 이때, 아트 워크 필름의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 아트 워크 필름 아래의 드라이 필름(160, 160')을 경화시키게 된다. 이렇게 드라이 필름(160, 160')이 경화된 원판(110)을 현상액에 담그면 경화되지 않은 드라이 필름(160, 160') 부분이 현상액에 의해 제거되고, 경화된 드라이 필름(160, 160') 부분만 남아서 에칭 레지스트 패턴을 형성한다. 여기서 현상액으로는 탄산나트륨(Na2CO3) 또는 탄산칼륨(K2CO3)의 수용액 등을 사용한다.
도 4g에서와 같이, 소정의 패턴이 형성된 드라이 필름(160, 160')을 에칭 레지스트(etching resist)로 사용하고, 원판(110)에 에칭액을 분무시킴으로써, 드라이 필름(160, 160')의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박층(112, 112') 및 동도금층(140, 140')을 에칭하여 제거한다.
도 4h에서와 같이, 원판(110)의 상하 양면에 도포된 드라이 필름(160, 160')을 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 박리하여 제거하면, 본 발명의 제 1 실시예에 따른 저항 내장형 인쇄회로기판(100)이 제조된다.
상술한 도 4f 내지 도 4h의 과정에서, 에칭 레지스트로 액체 상태의 감광재를 에칭 레지스트로 사용할 수 있다.
이 경우, 자외선에 감광되는 액체 상태의 감광재를 원판(110)의 동도금층(140, 140') 및 저항물질(150)에 도포한 후, 건조시킨다. 다음으로, 소정의 패턴이 형성된 아트 워크 필름을 이용하여 감광재를 노광 및 현상함으로써, 감광재에 소정의 패턴을 형성한다. 그 다음으로, 소정의 패턴이 형성된 감광재를 에칭 레지스트로 사용하고, 원판(110)에 에칭액을 분무시킴으로써, 감광재의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박층(112, 112') 및 동도금층(140, 140')을 에칭하여 제거한다. 그 후, 감광재를 제거한다. 여기서 액체 상태의 감광재를 코팅하는 방식은 딥 코팅 방식, 롤 코팅 방식, 전기증착 방식 등이 있다.
이러한 액체 상태의 감광재를 이용하는 방식은 드라이 필름(160, 160')보다 얇게 도포할 수 있으므로, 보다 미세한 회로패턴을 형성할 수 있는 장점이 있다. 또한, 원판(110)의 표면에 요철이 있는 경우, 이를 채워 균일한 표면을 형성할 수 있는 장점도 있다.
도 5에 나타낸 바와 같이, 본 발명의 제 1 실시예에 따른 내장형 저항은 동도금된 비아홀(A1)의 내벽을 저항의 단자로 이용하고, 비아홀(A1)과 비아홀(A1)간의 가공된 부분을 저항물질(150)로 충진하므로, 각각의 저항물질 충진부(B1)의 크기 및 길이가 일정하여 균일한 저항값을 갖는 저항을 제조할 수 있다. 따라서, 레이저 트리밍(laser trimming)과 같은 별도의 저항값 조절 공정이 필요없는 장점이 있다.
또한, 본 발명에 따른 내장형 저항은 비아홀(A1)과 비아홀(A1)간의 통로의 폭을 조절하여 저항값을 조절할 수 있고, 비아홀(A1)과 비아홀(A1)간의 거리를 조절하여 저항값을 조절할 수 있다. 따라서, 인쇄회로기판의 두께에 비하여 매우 큰 인쇄회로기판의 평면상에 내장형 저항을 제조할 수 있으므로, 매우 큰 저항값의 저항을 제조할 수 있는 장점이 있다. 이는 내장형 저항 제작상의 설계 자유도의 향상을 가져온다.
도 6a 내지 도 6m은 본 발명의 제 2 실시예에 따른 저항 내장형 인쇄회로기판의 제조 방법의 흐름을 나타내는 평면도 및 단면도이고, 도 7은 도 6a 내지 도 6m의 방법으로 제조된 내장형 저항의 사시도이다.
도 6a에서와 같이, 절연수지층(211)에 동박층(212, 212')이 입혀진 동박 적층판인 원판(210)을 준비한다.
도 6b에서와 같이, 원판(210)의 양면에 드라이 필름(260a, 260a')을 각각 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(도시되지 않음)을 이용하여 드라이 필름(260a, 260a')을 노광 및 현상함으로써, 드라이 필름(260a, 260a')에 소정의 패턴을 형성한다. 여기서 소정의 패턴은 일반적인 회로패턴(도시되지 않음), 비아홀이 가공될 랜드(도 6b에서 드라이 필름(260a, 260a')의 직사각형 부분) 및 상기 랜드에 연결된 회로패턴 등을 포함한다.
여기서 비아홀이 가공될 랜드는 이후 가공되는 비아홀의 내벽이 랜드의 범위를 벗어나지 않는다면, 직사각형 형태가 아닌 다른 형태의 랜드(예를 들면, 원형)로도 형성할 수 있다.
도 6c에서와 같이, 소정의 패턴이 형성된 드라이 필름(260a, 260a')을 에칭 레지스트로 사용하고, 원판(210)에 에칭액을 분무시킴으로써, 드라이 필름(260a, 260a')의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박층(212, 212')을 에칭하여 제거한다.
도 6d에서와 같이, 원판(210)의 상하 양면에 도포된 드라이 필름(260a, 260a')을 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거한다.
상술한 도 4f 내지 도 4g의 과정과 유사하게, 도 6b 내지 도 6d의 과정도 액체 상태의 감광재를 에칭 레지스트로 사용하여, 일반적인 회로패턴, 비아홀이 가공될 랜드 및 상기 랜드에 연결된 회로패턴 등을 형성할 수 있다.
도 6e에서와 같이, 원판(210)의 양면에 각각 절연층(220, 220')(예를 들면, 프리프레그(prepreg))과 동박(230, 230')을 적층한 후, 소정의 온도와 압력(예를 들면, 약 150℃∼200℃ 및 30kg/cm2∼40kg/cm2)에서 가온 및 가압하여 외층을 형성한다. 여기서 외층을 형성하기 위하여, 절연층(220, 220) 및 동박(230, 230') 대신에, 원판(210)의 양면에 RCC(Resin Coated Copper)를 각각 적층할 수도 있다.
도 6f에서와 같이, 원판(210)의 동박층(212, 212')에 형성된 랜드를 관통하도록 일면의 동박(230)에서부터 다른 면의 동박(230')까지 두 개의 비아홀(A2)을 형성한다.
여기서 형성된 비아홀(A2)이 동박(230)에서 다른 동박(230')으로 연결되는 도통홀이므로, CNC 드릴 등의 기계적 드릴을 사용하여 사전에 설정된 위치에 따라 비아홀(A2)을 형성하는 것이 바람직하다.
또한, CNC 드릴을 이용하여 비아홀(A2)을 형성한 후에, 디버링 공정 및 디스미어 공정을 수행하는 것이 바람직하다.
도 6g에서와 같이, 형성된 비아홀(A2)의 전기적 연결을 위하여 상하 동박(230, 230') 및 비아홀(A2)의 내벽에 동도금층(240, 240')을 형성한다.
여기서 동도금층(240, 240')을 형성하는 공정은 비아홀(A2)의 내벽이 절연체이므로, 무전해 동도금을 먼저 수행한 후, 물성이 좋은 전해 동도금을 수행하여 형성하는 것이 바람직하다.
도 6h에서와 같이, 저항물질을 충진하기 위하여, 두 개의 비아홀(A2) 사이의 부분을 가공하여 트랙형태의 단면을 갖는 저항물질 충진부(B2)를 형성한다. 이때, 저항물질 충진부(B2)에서, 트랙의 마주보는 반원의 호들에 해당하는 영역은 가공되지 않으므로 내벽에 동도금층(240, 240')이 남아있고, 트랙의 마주보는 직선의 변들에 해당하는 영역은 가공되므로 내벽에 절연수지층(211) 및 절연층(220, 220')이 노출된다.
여기서 두 개의 비아홀(A2) 사이의 부분을 가공하는 공정은 CNC 드릴, 라우터 드릴 및 금형 펀칭 등을 사용하여 가공한다.
도 6i에서와 같이, 저항물질 충진부(B2)에 스크린 인쇄방식을 이용하여 저항물질(250)(예를 들면, 카본계 레지스터 페이스트)을 충진한다.
도 6j에서와 같이, 상하 동도금층(240, 240')의 표면밖으로 돌출된 저항물질 (250)을 버프 등을 이용하여 평탄하게 제거한다.
도 6k에서와 같이, 상하 동도금층(240, 240') 및 저항물질(250)에 드라이 필름(260b, 260b')을 각각 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(도시되지 않음)을 이용하여 드라이 필름(260b, 260b')을 노광 및 현상함으로써, 드라이 필름(260b, 260b')에 소정의 패턴을 형성한다. 여기서 소정의 패턴은 일반적인 회로패턴(도시되지 않음), 저항물질 충진부(B2) 및 비아홀(A2)의 랜드(land) 등을 포함한다.
도 6l에서와 같이, 소정의 패턴이 형성된 드라이 필름(260b, 260b')을 에칭 레지스트로 사용하고, 에칭액을 분무시킴으로써, 드라이 필름(260b, 260b')의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박(230, 230') 및 동도금층(240, 240')을 에칭하여 제거한다.
도 6m에서와 같이, 드라이 필름(260b, 260b')을 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거하면, 본 발명의 제 2 실시예에 따른 저항 내장형 인쇄회로기판(200)이 제조된다.
상술한 도 6b 내지 도 6d의 과정과 유사하게, 도 6k 내지 도 6m의 과정도 액체 상태의 감광재를 에칭 레지스트로 사용하여, 일반적인 회로패턴, 저항물질 충진부(B2) 및 비아홀(A2)의 랜드 등을 형성할 수 있다.
도 7에 나타낸 바와 같이, 본 발명의 제 2 실시예에 따른 내장형 저항은 동도금된 비아홀(A2)의 내벽을 저항의 단자로 이용하고, 비아홀(A2)과 비아홀(A2)간의 가공된 부분을 저항물질(250)로 충진하므로, 각각의 저항물질 충진부(B2)의 크 기 및 길이가 일정하여 균일한 저항값을 갖는 저항을 제조할 수 있다.
도 5의 내장형 저항과 도 7의 내장형 저항을 비교하면, 도 5의 내장형 저항은 2층간에 형성된 비아홀(A1)을 이용한데 반해, 도 7의 내장형 저항은 4층간에 형성된 비아홀(A2)을 이용한 차이점이 있다.
또한, 도 5의 내장형 저항은 저항 단자와 연결되는 회로가 외부로 노출되어 있는데 반해, 도 7의 내장형 저항은 저항 단자와 연결되는 회로가 비아홀(A2) 내부의 내벽과 연결되어 외부로 노출되지 않은 차이점도 있다.
실시예에서, 내장형 저항 단자와 연결되는 회로는 원판(210)의 하나의 동박층(112 또는 112')에 두 개의 저항 단자와 연결되는 회로를 형성할 수 있고, 상하 동박(230, 230') 및 동도금층(240, 240')(즉, 외층)에 저항 단자와 연결되는 회로를 형성할 수도 있다.
또한, 실시예에서, 4층간에 형성된 비아홀(A2)이 아닌, 6층 또는 8층 등의 다층 인쇄회로기판의 외층과 외층을 도통하는 비아홀을 이용하여 내장형 저항을 제조할 수도 있다.
도 8a 내지 도 8n은 본 발명의 제 3 실시예에 따른 저항 내장형 인쇄회로기판의 제조 방법의 흐름을 나타내는 평면도 및 단면도이고, 도 9는 도 8a 내지 도 8n의 방법으로 제조된 내장형 저항의 사시도이다.
도 8a에서와 같이, 절연수지층(311)에 동박층(312, 312')이 입혀진 동박 적층판인 원판(310)을 준비한다.
도 8b에서와 같이, 원판(310)의 양면에 드라이 필름(360a, 360a')을 각각 도 포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(도시되지 않음)을 이용하여 드라이 필름(360a, 360a')을 노광 및 현상함으로써, 드라이 필름(360a, 360a')에 소정의 패턴을 형성한다. 여기서 소정의 패턴은 일반적인 회로패턴(도시되지 않음), 비아홀이 가공될 랜드(도 8b에서 드라이 필름(360a, 360a')의 직사각형 부분) 및 상기 랜드에 연결된 회로패턴 등을 포함한다.
여기서 비아홀이 가공될 랜드는 이후 가공되는 비아홀의 크기가 랜드의 범위를 벗어나지 않는다면, 직사각형 형태가 아닌 다른 형태의 랜드(예를 들면, 원형)로도 형성할 수 있다.
도 8c에서와 같이, 소정의 패턴이 형성된 드라이 필름(360a, 360a')을 에칭 레지스트로 사용하고, 원판(310)에 에칭액을 분무시킴으로써, 드라이 필름(360a, 360a')의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박층(312, 312')을 에칭하여 제거한다.
도 8d에서와 같이, 원판(310)의 상하 양면에 도포된 드라이 필름(360a, 360a')을 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거한다.
상술한 도 4f 내지 도 4g의 과정과 유사하게, 도 8b 내지 도 8d의 과정도 액체 상태의 감광재를 에칭 레지스트로 사용하여, 일반적인 회로패턴, 비아홀이 가공될 랜드 및 상기 랜드에 연결된 회로패턴 등을 형성할 수 있다.
도 8e에서와 같이, 원판(310)의 양면에 각각 절연층(320, 320')(예를 들면, 프리프레그)과 동박(330, 330')을 적층한 후, 소정의 온도와 압력(예를 들면, 약 150℃∼200℃ 및 30kg/cm2∼40kg/cm2)에서 가온 및 가압하여 외층을 형성한다. 여기서 외층을 형성하기 위하여, 절연층(320, 320') 및 동박(330, 330') 대신, 원판(310)의 양면에 RCC를 각각 적층할 수도 있다.
도 8f에서와 같이, 상하 동박(330, 330')에 드라이 필름(360b, 360b')을 이용한 노광, 현상 및 에칭 공정을 수행하여 비아홀을 형성하기 위한 윈도우(window; C, C')를 형성한다.
도 8g에서와 같이, 상하 동박(330, 330')에 형성된 윈도우(C, C')를 이용하여, 동박(230, 230')에서부터 원판(310)의 동박층(312, 312')에 형성된 랜드까지 비아홀(A3)을 형성한다.
여기서 비아홀(A3)을 형성하는 공정은 비아홀(A3)이 일측면이 막혀있는 블라인드 비아홀(blind via hole)이므로, 레이저 드릴을 이용하여 절연층(320, 320')을 가공하여 비아홀(A3)을 형성하는 것이 바람직하다. 이때, 사용되는 레이저 드릴은 이산화탄소 레이저 드릴(CO2 laser drill)을 사용하는 것이 바람직하다. 만약, 동박(330, 330')까지 가공이 가능한 YAG(Yttrium Aluminum Garnet) 레이저 드릴을 사용하여 비아홀(A3)을 가공하는 경우, 도 8f의 동박(330, 330')에 윈도우(C, C')을 형성하는 공정을 수행하지 않고 비아홀(A3)을 가공할 수 있다.
도 8h에서와 같이, 형성된 비아홀(A3)의 전기적 연결을 위하여 상하 동박(330, 330') 및 비아홀(A3)의 내벽에 동도금층(340, 340')을 형성한다.
여기서 동도금층(340, 340')을 형성하는 공정은 비아홀(A3)의 내벽이 절연체 이므로, 무전해 동도금을 먼저 수행한 후, 물성이 좋은 전해 동도금을 수행하여 형성하는 것이 바람직하다.
도 8i에서와 같이, 저항물질을 충진하기 위하여, 두 개의 비아홀(A3) 사이의 부분을 가공하여 트랙형태의 단면을 갖는 저항물질 충진부(B3)를 형성한다. 이때, 저항물질 충진부(B3)에서, 트랙의 마주보는 반원들에 해당하는 영역은 가공되지 않으므로 내벽에 동도금층(340, 340')이 남아있고, 트랙의 마주보는 직선의 변들에 해당하는 영역은 가공되므로 내벽에 절연층(320, 320')이 노출된다. 여기서 두 개의 비아홀(A3) 사이의 부분을 가공하는 공정은 CNC 드릴, 라우터 드릴 및 금형 펀칭 등을 사용하여 가공한다.
도 8j에서와 같이, 저항물질 충진부(B3)에 스크린 인쇄방식을 이용하여 저항물질(350)(예를 들면, 카본계 레지스터 페이스트)을 충진한다.
도 8k에서와 같이, 상하 동도금층(340, 340') 표면밖으로 돌출된 저항물질(350)을 버프 등을 이용하여 평탄하게 제거한다.
도 8l에서와 같이, 상하 동도금층(340, 340') 및 저항물질(350)에 드라이 필름(360b, 360b')을 각각 도포한 후, 소정의 패턴이 인쇄된 아트 워크 필름(도시되지 않음)을 이용하여 드라이 필름(360b, 360b')을 노광 및 현상함으로써, 드라이 필름(360b, 360b')에 소정의 패턴을 형성한다. 여기서 소정의 패턴은 일반적인 회로패턴(도시되지 않음), 저항물질 충진부(B3) 및 비아홀(A3)의 랜드 등을 포함한다.
도 8m에서와 같이, 소정의 패턴이 형성된 드라이 필름(360b, 360b')을 에칭 레지스트로 사용하고, 에칭액을 분무시킴으로써, 드라이 필름(360b, 360b')의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박(330, 330') 및 동도금층(340, 340')을 에칭하여 제거한다.
도 8n에서와 같이, 드라이 필름(360b, 360b')을 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거하면, 본 발명의 제 3 실시예에 따른 저항 내장형 인쇄회로기판(300)이 제조된다.
상술한 도 8b 내지 도 8d의 과정과 유사하게, 도 8l 내지 도 8n의 과정도 액체 상태의 감광재를 에칭 레지스트로 사용하여, 일반적인 회로패턴, 저항물질 충진부(B3) 및 비아홀(A3)의 랜드 등을 형성할 수 있다.
도 9에 나타낸 바와 같이, 본 발명의 제 3 실시예에 따른 내장형 저항은 동도금된 비아홀(A3)의 내벽을 저항의 단자로 이용하고, 비아홀(A3)과 비아홀(A3)간의 가공된 부분을 저항물질(350)로 충진하므로, 각각의 저항물질 충진부(B3)의 크기 및 길이가 일정하여 균일한 저항값을 갖는 저항을 제조할 수 있다.
또한, 본 발명에 따른 블라인드 비아홀을 이용한 내장형 저항은 인쇄회로기판의 빌드업(build-up) 공정에서 사전에 설정된 층에 선택적으로 내장형 저항을 형성할 수 있는 장점이 있다.
도 10은 본 발명의 제 4 실시예에 따른 내장형 저항의 사시도이고, 도 11은 본 발명의 제 5 실시예에 따른 내장형 저항의 사시도이다.
도 10에 나타낸 바와 같이, 본 발명에 따른 내장형 저항은 두 개의 비아홀(A4) 사이에 비아홀(A4)의 지름보다 작은 통로를 가공하여, 아령 형태의 단면을 갖 는 저항물질 충진부(B4)를 형성함으로써, 보다 큰 저항값의 내장형 저항을 제조할 수 있다. 이 경우, 아령의 마주보는 부채꼴 모양의 호들에 해당하는 영역의 내벽은 동도금층(440, 440')이 남아있고, 아령의 마주보는 직선의 변들에 해당하는 영역의 내벽은 절연층(420, 420')이 노출된다.
또한, 도 11에 나타낸 바와 같이, 본 발명에 따른 내장형 저항은 두 개의 비아홀(A5) 사이에 비아홀(A5)의 지름보다 큰 통로를 가공하여, 작은 반원이 돌출된 직사각형 형태의 저항물질 충진부(B5)를 형성함으로써, 보다 작은 저항값의 내장형 저항을 제조할 수 있다. 이 경우, 돌출된 반원들에 해당하는 영역의 내벽은 동도금층(540, 540')이 남아있고, 그 외 직사각형의 둘레에 해당하는 영역의 내벽은 절연층(520, 520')이 노출된다.
도 12는 본 발명의 실시예들에 따른 다수의 내장형 저항을 갖는 저항 내장형 인쇄회로기판의 단면도이다.
도 12에 나타낸 바와 같이, 본 발명에 따른 저항 내장형 인쇄회로기판(1000)은 2층간을 연결하는 비아홀을 이용한 내장형 저항(1100), 4층간을 연결하는 비아홀을 이용하는 내장형 저항(1200), 2층간을 연결하는 블라인드 비아홀을 이용한 내장형 저항(1300, 1300'), 및 3층간을 연결하는 블라인드 비아홀을 이용한 내장형 저항(1400, 1400') 등을 사용 목적 또는 용도에 따라 복합적으로 포함할 수 있다.
이상에서 본 발명에 대하여 설명하였으나 이는 일실시예에 지나지 않는 바, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 당업자에게는 자명한 사실일 것이다. 하지만, 이들은 본 발명의 범위 내에 속한다는 것은 이하의 청구범위를 통해서 확연해 질 것이다.
상술한 바와 같이, 본 발명은 비아홀과 비아홀을 연결하는 일정한 공간에 저항물질을 충진하고, 비아홀의 내벽을 저항 단자로 이용함으로써, 내장형 저항의 길이 및 크기가 균일한 저항 내장형 인쇄회로기판 및 그 제조 방법을 제공한다.
따라서, 본 발명에 따른 저항 내장형 인쇄회로기판 및 그 제조 방법은 내장형 저항의 길이 및 크기가 균일하여 저항값에 관한 공차가 매우 작으므로, 각각의 내장형 저항마다 일정한 저항값을 제공하는 효과가 있다.
또한, 본 발명에 따른 저항 내장형 인쇄회로기판 및 그 제조 방법은 저항값을 조정하기 위한 레이저 트리밍 공정이 없으므로, 작업속도 및 생산성이 향상되는 효과도 있다.
또한, 본 발명에 따른 저항 내장형 인쇄회로기판 및 그 제조 방법은 비아홀의 크기 및 비아홀들간의 거리 등을 조절하여 미세한 내장형 저항을 제조할 수 있으므로, 단위면적 당 내장형 저항의 수를 증가시킬 수 있는 효과도 있다.
또한, 본 발명에 따른 저항 내장형 인쇄회로기판 및 그 제조 방법은 인쇄회로기판의 수평의 방향으로 내장형 저항이 형성되므로, 내장형 저항의 길이 및 단면적의 조절이 용이한 효과도 있다.
또한, 본 발명에 따른 저항 내장형 인쇄회로기판 및 그 제조 방법은 내장형 저항의 길이 및 단면적의 조절이 용이하므로, 다양한 저항값의 내장형 저항을 설계할 수 있는 효과도 있다.

Claims (12)

  1. 회로패턴이 형성되어 있는 다수의 회로층;
    상기 다수의 회로층 사이에 각각 위치하는 다수의 절연층; 및
    폐곡선 단면을 갖고, 상기 폐곡선 단면이 상기 다수의 회로층 중 하나의 회로층에서부터 다른 회로층까지 연장되며, 상기 폐곡선 단면의 내부 공간이 저항물질로 충진되어 있고, 상기 폐곡선 단면의 일측 및 상기 일측과 대응하는 상기 폐곡선 단면의 타측에 대응하는 내벽이 도전성 물질로 도금되어 있는 내장형 저항;을 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 내장형 저항의 폐곡선은 트랙 형태이고,
    상기 트랙 형태에서, 마주보는 반원모양의 호(arc)들에 대응하는 상기 내장형 저항의 내벽이 도전성 물질로 도금되어 있는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
  3. 제 1 항에 있어서,
    상기 내장형 저항의 폐곡선은 아령 형태이고,
    상기 아령 형태에서, 마주보는 부채꼴 모양의 호들에 대응하는 상기 내장형 저항의 내벽이 도전성 물질로 도금되어 있는 것을 특징으로 하는 저항 내장형 인쇄 회로기판.
  4. 제 1 항에 있어서,
    상기 내장형 저항의 폐곡선은 반원이 돌출된 직사각형 형태이고,
    상기 반원의 지름은 상기 직사각형의 돌출된 변의 길이보다 작으며,
    상기 반원이 돌출된 직사각형 형태에서, 마주보는 돌출된 반원들에 대응하는 상기 내장형 저항의 내벽이 도전성 물질로 도금되어 있는 것을 특징으로 하는 저항 내장형 인쇄회로기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 저항물질은 카본계 레지스터 페이스트(carbon resistor paste)인 것을 특징으로 하는 저항 내장형 인쇄회로기판.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 도전성 물질은 Cu인 것을 특징으로 하는 저항 내장형 인쇄회로기판.
  7. (A) 원판에 다수의 비아홀을 형성하고, 상기 원판의 외층 및 상기 비아홀의 내벽에 동도금층을 형성하는 단계;
    (B) 상기 다수의 비아홀 중 적어도 2개의 비아홀들간을 제거하여 저항물질 충진부를 형성하고, 상기 저항물질 충진부에 저항물질을 충진하는 단계; 및
    (C) 상기 동도금층이 형성된 원판의 외층에 소정의 회로패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조 방법.
  8. 제 7 항에 있어서, 상기 (B) 단계이후에,
    (D) 상기 비아홀마다 각각 충진된 상기 저항물질이 균일한 저항값을 갖도록 상기 원판의 외층보다 돌출된 상기 저항물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조 방법.
  9. 제 7 항에 있어서,
    상기 (B) 단계의 상기 다수의 비아홀 중 적어도 2개의 비아홀들간을 제거하여 저항물질 충진부를 형성하는 과정은 CNC 드릴(Computer Numerical Control drill) 방식, 라우터 드릴(router drill) 방식 및 금형 펀칭 방식 중 적어도 하나의 방식을 이용하여 상기 다수의 비아홀 중 적어도 2개의 비아홀들간을 제거하여 저항물질 충진부를 형성하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 (B) 단계의 상기 저항물질 충진부에 저항물질을 충진하는 과정은 스크린 인쇄 방식을 이용하여 상기 저항물질 충진부에 저항물질을 충진하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조 방법.
  11. 제 9 항에 있어서,
    상기 (D) 단계는 버프(buff)를 이용하여 상기 원판의 외층보다 돌출된 상기 저항물질을 제거하는 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조 방법.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 저항물질은 카본계 레지스터 페이스트(carbon resistor paste)인 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조 방법.
KR1020040069626A 2004-09-01 2004-09-01 저항 내장형 인쇄회로기판 및 그 제조 방법 KR100598274B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040069626A KR100598274B1 (ko) 2004-09-01 2004-09-01 저항 내장형 인쇄회로기판 및 그 제조 방법
JP2004371951A JP2006073984A (ja) 2004-09-01 2004-12-22 抵抗内蔵型プリント基板およびその製造方法
US11/022,074 US7277005B2 (en) 2004-09-01 2004-12-22 Printed circuit board including embedded resistor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069626A KR100598274B1 (ko) 2004-09-01 2004-09-01 저항 내장형 인쇄회로기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060020908A true KR20060020908A (ko) 2006-03-07
KR100598274B1 KR100598274B1 (ko) 2006-07-07

Family

ID=36154225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069626A KR100598274B1 (ko) 2004-09-01 2004-09-01 저항 내장형 인쇄회로기판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US7277005B2 (ko)
JP (1) JP2006073984A (ko)
KR (1) KR100598274B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762447B1 (ko) * 2006-03-23 2007-10-02 주식회사 코리아써키트 임베디드 레지스터 인쇄회로기판의 제조방법
KR100771307B1 (ko) 2006-08-18 2007-10-29 삼성전기주식회사 인쇄회로기판
KR100832649B1 (ko) * 2006-06-27 2008-05-27 삼성전기주식회사 저항 내장형 인쇄회로기판 및 그 제조방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060213686A1 (en) * 2004-12-28 2006-09-28 Shin-Hsien Wu Cut Via Structure For And Manufacturing Method Of Connecting Separate Conductors
US20080040920A1 (en) * 2006-08-18 2008-02-21 Honeywell International, Inc. Printed wiring board having multiple instersitial resistors of different electrical resistance values and method of making the same
JP4818888B2 (ja) * 2006-11-20 2011-11-16 日本メクトロン株式会社 抵抗素子を内蔵するプリント配線板の製造法
US7911318B2 (en) * 2007-02-16 2011-03-22 Industrial Technology Research Institute Circuit boards with embedded resistors
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
US8242384B2 (en) * 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
US8432027B2 (en) * 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8258619B2 (en) * 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US8315068B2 (en) * 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US8310841B2 (en) 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
US8299371B2 (en) * 2010-12-20 2012-10-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with dielectric interposer assembly and method
WO2012140964A1 (ja) * 2011-04-14 2012-10-18 株式会社村田製作所 電子部品内蔵フレキシブル多層基板
CN102958288B (zh) * 2011-08-21 2015-04-29 深南电路有限公司 印刷电路板钻孔方法
CN103635023B (zh) * 2012-08-27 2016-08-24 富葵精密组件(深圳)有限公司 电路板的制作方法
CN103857208A (zh) * 2012-12-06 2014-06-11 深南电路有限公司 一种电路板钻孔的加工方法
CN103972322B (zh) * 2013-02-04 2016-09-07 清华大学 光敏电阻
US9603255B2 (en) * 2015-02-20 2017-03-21 Nextgin Technology Bv Method for producing a printed circuit board
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
US9763329B1 (en) 2016-03-11 2017-09-12 Apple Inc. Techniques for observing an entire communication bus in operation
WO2019211406A1 (en) * 2018-05-03 2019-11-07 University Of Limerick A pcb structure for embedding electronic components
US11728265B2 (en) * 2018-09-12 2023-08-15 Intel Corporation Selective deposition of embedded thin-film resistors for semiconductor packaging
CN116634674A (zh) * 2023-05-30 2023-08-22 昆山沪利微电有限公司 一种pcb布线方法及其结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340956A (ja) 1999-05-31 2000-12-08 Matsushita Electric Ind Co Ltd 多層配線基板
JP3459380B2 (ja) 1999-06-30 2003-10-20 日本特殊陶業株式会社 プリント配線板の製造方法及びマスク
JP2001015920A (ja) 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6284982B1 (en) * 2000-08-18 2001-09-04 Ga-Tek Inc. Method and component for forming an embedded resistor in a multi-layer printed circuit
JP2002064274A (ja) 2000-08-21 2002-02-28 Toppan Printing Co Ltd ビアホール構造とその形成方法およびこれを用いた多層配線基板
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP4126985B2 (ja) 2002-07-29 2008-07-30 凸版印刷株式会社 受動素子内蔵プリント配線板及びその製造方法
KR100754065B1 (ko) * 2003-11-05 2007-08-31 삼성전기주식회사 매립된 저항을 갖는 인쇄회로기판 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762447B1 (ko) * 2006-03-23 2007-10-02 주식회사 코리아써키트 임베디드 레지스터 인쇄회로기판의 제조방법
KR100832649B1 (ko) * 2006-06-27 2008-05-27 삼성전기주식회사 저항 내장형 인쇄회로기판 및 그 제조방법
KR100771307B1 (ko) 2006-08-18 2007-10-29 삼성전기주식회사 인쇄회로기판

Also Published As

Publication number Publication date
US20060049913A1 (en) 2006-03-09
JP2006073984A (ja) 2006-03-16
US7277005B2 (en) 2007-10-02
KR100598274B1 (ko) 2006-07-07

Similar Documents

Publication Publication Date Title
KR100598274B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
KR100598275B1 (ko) 수동소자 내장형 인쇄회로기판 및 그 제조 방법
US7802361B2 (en) Method for manufacturing the BGA package board
KR100601493B1 (ko) 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한ｂｇａ 패키지 및 그 제조 방법
KR100688857B1 (ko) 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
US20120079716A1 (en) Method of manufacturing printed circuit board
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
KR100343389B1 (ko) 다층 배선기판의 제조방법
JP5040346B2 (ja) プリント配線板の製造方法
KR100619346B1 (ko) 도금 인입선이 없는 인쇄회로기판의 제조 방법
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
KR100645656B1 (ko) 반도체 패키지 기판 제조 방법
KR20060030311A (ko) 저항 내장형 인쇄회로기판 및 그 제조방법
JP2007511904A (ja) 多層プリント回路基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee