KR100343389B1 - 다층 배선기판의 제조방법 - Google Patents
다층 배선기판의 제조방법 Download PDFInfo
- Publication number
- KR100343389B1 KR100343389B1 KR1020007007796A KR20007007796A KR100343389B1 KR 100343389 B1 KR100343389 B1 KR 100343389B1 KR 1020007007796 A KR1020007007796 A KR 1020007007796A KR 20007007796 A KR20007007796 A KR 20007007796A KR 100343389 B1 KR100343389 B1 KR 100343389B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal body
- mold
- forming
- plating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metallurgy (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
하층의 배선층 위에 주형 금속체을 형성하는 단계를 가지며, 또한 주형 금속체에 전기적으로 연결된 일부 상층의 배선층을 형성한 후, 하층의 배선층에 도금 단계의 일부 주형체와 일부 주형 금속체로 구성된 금속이 에칭 되는 경우 도전층 주형 금속체로 구성되는 금속 도금층의 형성, 도전층을 포함하는 표면의 개구, 주형 금속체로부터 도금층의 외면의 개구 상에 마스크 층, 및 도금층의 에칭을 하는 특징이 있는 다층 배선기판의 제조방법이고, 이 방법은 간이하고 저렴하며, 또한 짧은 시간에 일정하게 높은 주형 금속체을 형성하는 능력이 있다.
Description
근년, 전자 기기 등의 소형화 및 경량화에 따라 전자 부품의 소형화가 진행되고 있는 동시에 전자 부품을 탑재하기 위하여 배선기판에 대하여 고밀도화의 요구가 높아지고 있다. 배선기판을 고밀도화하기 위해서는 배선층 자체의 배선 밀도를 높게 하는 방법 또는 배선층을 복수 적층하는 것으로 다층 구조로 하는 방법 등이 채택되고 있다.
다층 배선기판을 제조하는 방법에는 복수의 기재에 각각 배선층을 형성한 위에 기재간에 절연 시트(sheet)를 개재하여 접합 등을 하는 접합방식과 배선 패턴(pattern)의 형성된 기재의 위에 절연층을 형성하고, 이 절연층의 위에 배선 패턴을 형성되는 상태에 따라 절연층과 배선 패턴의 형성을 순차적으로 반복하는 것에 의해 적층(積層) 구조를 형성하여 가는 빌드 업(buildup)방식 등이 존재한다.
한편, 다층 배선기판에서는 각각의 배선층 사이에 회로설계로 응한 도전 접촉을 할 필요가 있다. 이 때문에, 다른 배선층간을 비아 홀(via hole)에 의해 전기적으로 접속되기 위해 빌드 업 방식이 채용된다. 먼저, 이것에 대하여 도 5에 기초로 하여 설명한다.
기재(1)의 표면에 동박(銅箔)을 형성하고 포토리소그라피법(photo lithography method)에 의한 패턴형식 한, 제1층의 배선층(2; 도 5(1) 참조)에 감광성 수지 등을 도포하여 절연층(3)을 형성한다(도 5(2) 참조). 다음에 있어서, 비아 홀을 형성한 마스크(4)를 중첩, 노출광(5), 현상하고 제1층의 패턴에 도달하는 요부(凹部; 6)를 형성한다(도 5(3),(4) 참조). 이어서, 무전해 동 도금과 전해 동 도금에 의해 요부(6)의 내부에 동의 박막(7)과 동 도금 막(8)을 형성한다(도 5(5), (6) 참조). 그 후, 동 도금 막(8)의 패턴을 형성 하고, 제2층의 배선층(10) 및 비아 홀(9)을 형성한다(도 5(7) 참조). 이 공정을 반복하는 것에 의해 더욱 다층의 것을 제조할 수 있다.
하편, 상기 방법의 결점을 해소하며 간편하고 동시에 저렴한 프린트 배선기판의 제조방법을 제공하는 것으로서 특개평(特開平) 6-314878호 공보에는 하층의 배선층에 주형 도전체를 형성한 후, 상층의 배선층을 형성하는 것으로 배선층간을 도전 접속하는 방법이 개시되어 있다. 이것에 관하여 도 6에 기초하여 설명한다.
먼저, 기재(11)의 표면에 스퍼터링(sputtering) 등에 의해 도전성 박막층(12)을 형성하고(도 6(1) 참조), 그 위에 도금용 레지스트(resist) 등을 사용하여 전해동 도금에 의하여 패턴 형식을 실행한다(도 6(2)참조). 다음은 도금용레지스트를 같은 모양으로 도포하고, 노출광/현상하여 비아 홀의 역 레지스트(14)를 형성하고(도 6(3) 참조), 계속하여 도전성 박막층(12) 측으로부터 도통을 하여, 전해 동 도금에 의해 상기 레지스트 패턴(14)의 요부(15)에 금속 동을 퇴적하여 비아 홀에 상당하는 동제 주형체(16)를 형성한다(도 6(4) 참조). 계속해서, 레지스트 패턴(14)을 박리(剝離)제거 하고 더욱이 노출된 전도성 박막층(12)을 에칭에 의해 제거한다(도 6(5) 참조). 다음은 절연성 수지(17)를 전면에 도포하고(도 6(6) 참조), 동제(銅製) 주형체(16)의 높이와 면일(面一)로 되도록 프레스 장치 등으로 가열 가압을 하여 평탄화 한다(도 6(7) 참조).
그러나, 이 방법에 있어서는 동제 주형체의 높이가 불균등 되기 쉽고, 또한 개구 내에서 전해 도금을 하기 때문에 기포 발생이 문제가 되어 전류밀도가 높아지지 안고 동제 주형체의 형성에 시간이 걸리는 문제를 갖는다. 더욱이, 레지스트 패턴의 형성에 레이저 조사 등의 복잡한 공정이 필요하게 되고, 코스트 면도 불리하다.
따라서, 본 발명의 목적은 간단하고 동시에 저렴한 방법에 의해 짧은 공정 시간에 의해 균일한 높이의 주형 금속체를 형성하는 것이 가능한 다층 배선기판의 제조방법을 제공하는 것이다.
본 발명은 2층 이상의 배선층을 갖는 다층 배선기판의 제조방법에 관하고, 더욱 상세하게는 하층의 배선층에 주형(柱形) 금속체을 형성한 후에 그 주형 금속체에 일부가 도전 접속된 상층의 배선층을 형성하는 공정을 갖는 다층 배선기판의 제조방법에 관한 것이다.
도 1은 본 발명의 다층 배선기판의 제조방법의 일 예를 도시한 공정도(1)~(4).
도 2는 본 발명의 다층 배선기판의 제조방법의 일 예를 도시한 공정도(5)~(7).
도 3은 본 발명의 다층 배선기판의 제조방법의 일 예를 도시한 공정도(8)~(9).
도 4는 본 발명의 의해 형성이 가능한 다층 배선기판의 일 예를 도시한 부분 단면부.
도 5는 종래의 다층 배선기판의 제조방법의 일 예를 도시한 공정도(1)~(7).
도 6은 종래의 다층 배선기판의 제조방법의 일 예를 도시한 공정도(1)~(7).
상기 목적은 아래와 같이 본 발명에 의해 달성된다. 즉, 본 발명의 배선기판의 제조방법에는 하층의 배선층에 주형 금속체를 형성한 후에 그 주형 금속체에 일부가 도전 접속된 상층의 배선층을 형성하는 공정을 갖는 다층 배선기판의 제조방법에 있어서 상기 주형 금속체의 형성은,
(a) 그 주형 금속체를 구성하는 금속의 에칭 시에 내성을 도시하고 도전체를, 상기 하층의 배선층에 피복하여 도전체층을 형성하는 공정,
(b) 그 도전체층을 포함하는 전면에 상기 주형 금속체를 형성하는 금속의 도금층을 형성하는 공정,
(c) 그 도금층의 상기 주형 금속체를 형성하는 표면 부분에 마스크 층을 형성하는 공정, 및
(d) 상기 도금층의 에칭을 하는 공정
을 포함하는 공정에 의해 실행되는 것을 특징으로 한다.
본 발명에 있어서, (b)공정으로 사전에 전면에 도금층을 형성할 때, 주형 금속체를 형성하는 부분의 높이가 대략 같기 때문에 대략 균일한 높이의 주형 금속을 형성하는 것이 가능하다. 또한, (b)공정에 있어서 개구 안쪽이 아닌 전면에 도금층을 형성하기 때문에 전류 밀도를 높여 단시간에 원하는 두께를 갖는 도금층을 형성하는 것이 가능하고, 전체의 공정 시간을 단축하는 것이 가능하다. 더욱이, (c)공정에 있어서, 마스크 층이 개구를 갖는 전면이 아닌 산점(散点)형으로 형성되기 때문에 인쇄 등의 간이 또는 저렴한 방법으로 마스크 층을 형성할 수 있다.
그 결과, 간이 또는 저렴한 방법에 의해 짧은 공정 시간에 의해 균일한 높이의 주형 금속체를 형성하는 것이 가능한 다층 배선기판의 제조방법을 제공하는 것이 가능하다.
상기에 있어서, 상기 (a)공정은 도전성 베이스(도전성 도료)의 도포로도 가능하지만 상기 (a)공정이 상기 주형 금속체를 구성하는 금속의 에칭 시에 내성을 나타내는 금속을 상기 하층의 배선층을 구성하는 금속을 촉매하는 무전해 도금에 의해 그 배선층으로 분리해 내어 유전체층을 형성하는 것이 바람직하다. 이것에 의해, 선택적으로 도전체층을 배선층 위에 형성할 수 있어 간이한 방법으로 내(耐) 에칭성의 높은 보호막을 도전체층으로 형성하는 것이 가능하다.
그 때에, 상기 주형 금속체을 구성하는 금속이 동이고, 상기 도전체층이 니켈-금 합금, 또는 주석-납계(鉛系) 땜납 합금으로 형성되어 있는 것이 바람직하다. 이 합금은 동을 촉매로 하는 상기의 선택적인 도금이 가능한 동시에 동의 에칭 시에 높은 내성을 표시하는 것이고 본 발명의 도전체층을 형성하는 금속으로 적절하게 사용 가능하다.
또한, 상기 마스크 층의 형성은 드라이 필름 레지스트(dry film resist), 유기 화합계 레지스트, 또는 금속 레지스트 등을 사용한 각종 형성 방법이 모두 채용되지만 인쇄법에 의해 실행되는 것이 바람직하다. 본 발명은 마스크 층이 상기와 같이 산점형에 형성되기 때문에 인쇄법을 채용하는 것이 가능하며, 그 결과 간이하고 저렴한 공정으로 마스크 층의 형성이 가능하게 된다.
한편, 본 발명의 다층 배선판은 상기의 어느 제조방법에 의해 제조되는 다층 배선기판이다. 이 다층 배선기판에 있어 주형 금속체는 패널 도금 후에 에칭 하여 형성되기 때문에, 결함이 발생되이 어렵고 하층의 배선층과 상층의 배선층 등을 높은 신뢰성으로 도전 접속하는 것이 가능하다.
이하, 본 발명을 그 최량의 실시형태에 기초하여 상세하게 설명한다. 본 실시형태에서는 기판의 양면측에 배선층을 적층할 때에 주형 금속체를 기판의 양면측에 형성하는 예를 도시한다.
먼저, 도 1(1)에 도시한 것과 같이 기재(21)의 양면 상에 배선층(22)을 패턴 형성한 것을 준비한다. 그 때에, 패턴 형성의 방법은 어느 것도 양호하고, 예를 들어, 에칭 레지스터를 사용하는 방법 혹은 패턴 도금용 레지스터를 사용하는 방법 등으로 제작된 것을 사용하는 것이 가능하다. 기재(21)에 있어서는 유리 섬유와 폴리아미드(polyimide) 수지 등의 각종 반응경화성 수지로부터 이루어지는 기재를사용하는 것이 가능하고, 또한 배선층(22)을 구성하는 금속으로서는 통상 동, 니켈, 주석 등이 사용된다.
상기 a공정은 도 1(2)에 도시한 것과 같이 주형 금속체(24a)를 구성하는 금속의 에칭 시에 내성을 나타내는 도전체를 하층의 배선층(22)에 피복하여 도전체층(23)을 형성하는 것이다. 본 실시형태에는 주형 금속체(24a)를 구성하는 금속의 에칭 시에 내성을 도시한 금속을 배선층(22)을 구성하는 금속을 촉매로 하는 무전해 도금에 의해 배선층(22)으로 분리해내어 도전체층(23)을 형성하는 예를 도시한다. 보다 구체적으로는 주형 금속체(24a)를 구성하는 금속이 동이고, 도전체층(23)을 구성하는 금속은 예를 들어, 니켈-금 합금 또는 주석-납계의 땜납 합금 등으로 형성된다.
무전해 도금의 방법에 있어서는 이 금속 등이 용해된 도금 액에 도금하는 기판을 침지하고, 소정 온도로 소정시간 처리하는 방법 등을 들 수 있다. 그 때에, 도금 액 조성으로는 금속 이온 원, 알칼리 원, 환원제 및 킬레이트제 등을 포함하는 것이 있으나 이것은 시판되는 것을 사용할 수 있다.
또한, 도전체층(23)은 에칭 시에 배선층(22)을 확보 하면서 배선층(22)을 단락 되지 않는 것이면 양호하기 때문에 배선층(22) 전체를 완전하게 피복할 필요는 없고, 역으로 배선층(22)의 형성되어 있지 않는 기재(21) 표면을 부분적으로 피복한 것도 양호하다. 또한, 이 같은 관점에서부터 도전체층(23)의 두께도 적당히 설정되지만 5㎛이상이 바람직하다.
상기 (b)공정은 도 1(3)에 도시한 것과 같이 도전체층(23)을 포함하는 전면에 주형 금속체(24a)를 구성하는 금속의 도금층(24)을 형성하는 것이다. 해당 금속에 있어서 통상 동, 니켈 등이 사용되고, 무전해 도금 또는 무전해 도금과 전해 도금의 합성 등의 도금방법이 채용된다. 구체적인 도금층(24)의 두께에 있어서는 예를 들어, 20~200㎛ 또는 그 이상의 것이 예시된다.
상기 (c)공정은 도 1(4)에 도시한 것과 같이 상기의 도금층(24)의 주형 금속체(24a)를 형성하는 표면부분에 마스크 층(25)을 형성하는 것이다. 본 실시형태에서는 스크린 인쇄보다 산점형에 마스크 층(25)을 인쇄하는 예를 도시한다. 마스크 층(25)의 각각의 크기(면적 또는 외경 등)는 주형 금속체(24a)의 크기에 대응하여 결정되고 예를 들어, 100~300㎛ 또는 그 이상의 외경을 갖는 것을 예시한다.
상기 (d)공정은 도 2(5)에 도시 한 것과 같이 도금층(24)의 에칭을 하는 것이다. 에칭의 방법에 있어서는 도금층(24) 및 도전체층(23)을 구성하는 각 금속의 종류에 응한 각종 에칭 액을 사용한 에칭 방법의 예를 들 수 있다. 예를 들어, 도금층(24; 즉, 주형 금속체(24a))이 동이고 도전체층(23)이 니켈 금 합금 또는 주석-납계의 땜납 합금의 경우 시판의 알칼리 에칭 액이 사용된다.
상기 에칭에 의하면 도 2(5)에 도시한 것과 같이 도전체층(23)으로 피복한 배선층(22)과 주형 금속체(24a) 및 마스크 층(25)이 에칭 되지 않는 상태로 남는다.
다음은 도 2(6)에 도시한 것과 같이 마스크 층(25)의 제거를 하지만 이것은 약제제거, 박리제거 등 마스크 층(25)의 종류에 응하여 적당히 선택하면 양호하다. 예를 들어, 스크린 인쇄에 의해 형성된 감광성의 잉크인 경우 알칼리 등의 약품에서 제거된다.
다음은 도 2(7)에 도시한 것과 같이 절연층(26)을 형성하기 위해서 절연재(26a)의 도포를 한다. 절연재(26a)에 있어서는 예를 들어, 절연성이 양호하고 저렴한 액체 폴리아미드 수지 등의 반응 경화성 수지를 사용하는 것이 가능하고, 이것을 각종 방법으로 주형 금속체(24a)의 높이 보다 약간 두껍게 되도록 도포 한 후, 가열 또는 광 조사 등에 의해 경화하면 양호하다. 도포방법에 있어서는 핫 플레이스(hot place) 및 각종 코타(cotar)가 사용된다.
다음은 도 3(8)에 도시한 것과 같이 경화된 절연재(26a)를 연삭/연마하는 것에 의해 주형 금속체(24a)의 높이와 대략 같은 두께를 가지는 절연층(26)을 형성한다. 연삭의 방법에 있어서는 다이아몬드 제 등의 경질도를 회전판의 반경방향에 복수 배치한 경질 회전도를 가지는 연삭장치를 사용하는 방법이 열거되어 해당 경질 회전도를 회전시키면서 고정 지지된 배선기판의 상면에 따라 이동하는 것에 의해 상면을 평탄화하는 것이 가능하다. 또한, 연마의 방법에 있어서는 벨트 사포, 파브(bab) 연마 등에 의해 가볍게 연마하는 방법 등이 열거된다.
다음, 도 3(9)에 도시한 것과 같이 주형 금속체(24a)에 일부가 도전 접속된 상층의 배선층(27)을 형성한다. 이 배선층(27)의 형성은 하층의 배선층(22)을 형성하면 같은 모양의 방법으로 형성하는 것이 가능하다. 예를 들어, 포토리소그라피 기술을 사용하여 소정의 마스크를 형성하고 에칭처리 하는 것에 의해 소정의 패턴을 갖는 배선층(27)을 형성하는 것이 가능하다.
이상의 공정에 의하면 더욱이 상층에 배선층을 형성하는 것에 의해 예를 들어, 도 4에 도시한 것과 같이 다층 배선기판(30)을 제조하는 것이 가능하다. 이 다층 배선기판(30)은 기판 내에 배선층(31~36)의 6층의 회로구성을 가지는 6층 기판이다. 이 내부에는 비아 홀에 상당하는 층간 접속구조(37, 38, 39)가 주형 금속체(24a)에 의해 형성되어 있다. 또한, 층간 접속구조(37)는 기판의 양면에 배선층을 형성하는 경우의 제1층과 제2층을 접속하는 경우이고 층간 접속구조(38)는 제2층과 제3층을 접속하는 경우이고, 층간 접속구조(39)는 제1층과 제3층을 접속하는 것이다. 본 발명에 있어서, 제1층과 제3층을 접속하는 경우 제1층과 제2층을 접속하는 주형 금속체(24a)의 상방에 더욱이 제2층과 제3층을 접속하는 주형 금속체(24a)를 형성하면 양호하다.
[다른 실시형태]
(1) 상기의 실시형태에는 주형 금속체를 기판의 양면에 성형하는 예를 도시했으나 주형 금속체를 기판의 편면에만 형성하는 것, 즉 배선층의 적층을 편면에만 하는 것도 양호하다. 그 경우, 적층되지 않는 측의 기판면을 강고(强固)하게 지지하는 것이 가능함으로 연삭, 연마 등의 공정을 무리 없이 확실하게 하는 것이 가능하다. 그 결과, 얻어지는 다층 배선기판의 신뢰성이 보다 높은 것으로 된다.
(2) 상기의 실시형태에는 도전체층을 도금에 의해 형성하는 예를 도시했으나 도전성 베이스를 배선층의 패턴에 따라 도포한 후, 경화하는 것에 의해 도전체층을 형성하는 것도 가능하다. 그 경우, 스크린 인쇄 등을 사용하는 것이 가능하다.
또한, 땜납을 이용한 솔더 코팅(solder coating) 등도 가능하다. 예를 들어, 주석-납계의 땜납 합금을 사용하는 경우 도금층(동)의 에칭 액으로는 알칼리에칭 액을 사용하면 땜납이 내성을 도시하는 것이 가능하다.
더욱이 스퍼터링(sputtering)에 의해 크롬 또는 로듐으로 도전체층을 형성하는 것도 가능하다. 그 경우, 배선층의 패턴 이상의 부분을 마스크 재로 커버하는 것에 의해 배선층의 패턴 형성 부분만을 도전체층으로 피복 되도록 하면 양호하다.
(3) 상기의 실시형태에는 마스크 층을 인쇄에 의해 형성하는 예를 도시한 것이지만 드라이 필름 레지스트 등을 사용하여 마스크 층을 형성하여도 양호하다. 그 경우, 드라이 필름 레지스트의 열압착, 노출광/현상이 일어난다. 또한, 마스크 층의 제거(박리(剝離))에는 메틸레이드 염화물 혹은 수산화나트륨 등이 사용된다.
(4) 상기의 실시형태에 있어서 절연체를 연삭, 연마 등을 하는 것에 의해 주형 금속체의 높이와 대략 같은 두께를 갖는 절연층을 형성하는 예를 도시했으나 절연재인 수지를 가열 가압하는 것에 의해 주형 금속체의 높이와 대략 같은 두께를 갖는 절연층을 형성하여도 양호하다. 그 경우, 주형 금속체 상에 얇게 남아있는 절연성 수지는 플라즈마 처리 등에 의해 간단하게 제거되고, 또한 가열 후에 연마하여 평탄화하는 것도 가능하다.
본 발명은 하층의 배선층과 상층의 배선층 등을 주형 금속체에 의해 도전 접속한 구조를 가지는 다층 배선기판의 제조방법에 있어 특히 유용하다. 좀더 구체적으로는 이와 같이 주형 금속체의 형성 공정에 있어서 간이하고 저렴한 방법에 의해 짧은 공정 시간에 의해 균일한 높이의 주형 금속체를 형성하는 것이 가능하다. 따라서, 본 발명은 산업상의 이용 가능성이 높다.
Claims (5)
- 하층의 배선층에서 주형(柱形) 금속체를 형성한 후, 상기 주형 금속체에 일부가 도전 접속된 상층의 배선층을 형성하는 공정을 가지는 다층 배선기판의 제조방법에 있어서, 상기 주형 금속체의 형성은,(a) 상기 주형 금속체를 구성하는 금속의 에칭 시에 내성(耐性)을 나타내는 도전체를 상기 하층의 배선층에 피복하여 도전체층을 형성하는 공정,(b) 상기 도전체층을 포함하는 전체면에, 상기 주형 금속체를 구성하는 금속의 도금층을 형성하는 공정,(c) 상기 도금층의 상기 주형 금속체를 형성하는 표면 부분에 마스크 층을 형성하는 공정, 및(d) 상기 도금층의 에칭을 행하는 공정을 포함하는 공정에 의해 행해지는 다층 배선기판의 제조방법.
- 제1항에 있어서,상기 (a)공정이 상기 주형 금속체를 구성하는 금속의 에칭 시에 내성을 나타내는 금속을, 상기 하층의 배선층을 구성하는 금속을 촉매로하는 무전해 도금에 의해, 상기 배선층으로 분리해내어 도전체층을 형성하는 다층 배선기판의 제조방법.
- 제2항에 있어서,상기 주형 금속체를 구성하는 금속이 동(銅)이고, 상기 유전체층이 니켈 금 합금 또는 주석-납계(鉛系)의 땜납 합금으로 형성되는 다층 배선기판의 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 마스크 층의 형성이 인쇄법에 의해 행해지는 다층 배선기판의 제조방법.
- 제1항 내지 제4항 중 어느 한 항에 기재된 제조방법에 의하여 제조되는 다층 배선기판
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP1998/005192 WO2000030420A1 (fr) | 1998-11-18 | 1998-11-18 | Procede de production de tableaux de connexions |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010034171A KR20010034171A (ko) | 2001-04-25 |
KR100343389B1 true KR100343389B1 (ko) | 2002-07-15 |
Family
ID=14209428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020007007796A KR100343389B1 (ko) | 1998-11-18 | 1998-11-18 | 다층 배선기판의 제조방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6527963B1 (ko) |
EP (1) | EP1049364A4 (ko) |
JP (1) | JP3217381B2 (ko) |
KR (1) | KR100343389B1 (ko) |
CN (1) | CN1173616C (ko) |
IL (1) | IL137026A (ko) |
WO (1) | WO2000030420A1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101070098B1 (ko) * | 2009-09-15 | 2011-10-04 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR101089959B1 (ko) | 2009-09-15 | 2011-12-05 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조 방법 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4383257B2 (ja) * | 2004-05-31 | 2009-12-16 | 三洋電機株式会社 | 回路装置およびその製造方法 |
KR100652132B1 (ko) * | 2004-07-12 | 2006-11-29 | 곽경숙 | 인쇄 회로 기판 및 이의 제작 방법 |
KR100589253B1 (ko) * | 2005-12-13 | 2006-06-19 | (주)엠케이켐앤텍 | 금속 회로가 도금된 세라믹 보드 및 이의 제조방법 |
JP4887232B2 (ja) * | 2007-07-24 | 2012-02-29 | 日東電工株式会社 | 配線回路基板の製造方法 |
US9129955B2 (en) * | 2009-02-04 | 2015-09-08 | Texas Instruments Incorporated | Semiconductor flip-chip system having oblong connectors and reduced trace pitches |
JP6543887B2 (ja) * | 2014-02-24 | 2019-07-17 | 日立化成株式会社 | バンプ付き配線基板及びその製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0083488A3 (en) * | 1981-12-31 | 1985-11-06 | O'Hara, James Brian | Method of producing printed circuits |
JPS58213451A (ja) | 1982-06-07 | 1983-12-12 | Hitachi Ltd | 多層配線の形成法 |
US4785137A (en) * | 1984-04-30 | 1988-11-15 | Allied Corporation | Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices |
US4659587A (en) * | 1984-10-11 | 1987-04-21 | Hitachi, Ltd. | Electroless plating process and process for producing multilayer wiring board |
JPS61121392A (ja) * | 1984-11-19 | 1986-06-09 | 日本電信電話株式会社 | 多層配線の製造方法 |
US4735694A (en) * | 1986-06-18 | 1988-04-05 | Macdermid, Incorporated | Method for manufacture of printed circuit boards |
JPH0710030B2 (ja) * | 1990-05-18 | 1995-02-01 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層配線基板の製造方法 |
JPH05291744A (ja) | 1992-04-10 | 1993-11-05 | Hitachi Chem Co Ltd | 多層配線板の製造法および多層金属層付絶縁基板 |
JPH0621651A (ja) * | 1992-07-03 | 1994-01-28 | Toshiba Corp | 多層配線回路板及びその製造方法 |
US5480048A (en) * | 1992-09-04 | 1996-01-02 | Hitachi, Ltd. | Multilayer wiring board fabricating method |
US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
JPH06310857A (ja) * | 1993-04-26 | 1994-11-04 | Hitachi Ltd | 薄膜多層回路とその製造方法 |
JPH06314878A (ja) | 1993-04-30 | 1994-11-08 | Toppan Printing Co Ltd | プリント配線板の製造方法 |
-
1998
- 1998-11-18 EP EP98954732A patent/EP1049364A4/en not_active Withdrawn
- 1998-11-18 JP JP52152899A patent/JP3217381B2/ja not_active Expired - Fee Related
- 1998-11-18 IL IL13702698A patent/IL137026A/en not_active IP Right Cessation
- 1998-11-18 US US09/600,424 patent/US6527963B1/en not_active Expired - Lifetime
- 1998-11-18 WO PCT/JP1998/005192 patent/WO2000030420A1/ja not_active Application Discontinuation
- 1998-11-18 KR KR1020007007796A patent/KR100343389B1/ko not_active IP Right Cessation
- 1998-11-18 CN CNB988128926A patent/CN1173616C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101070098B1 (ko) * | 2009-09-15 | 2011-10-04 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조 방법 |
KR101089959B1 (ko) | 2009-09-15 | 2011-12-05 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN1286013A (zh) | 2001-02-28 |
US6527963B1 (en) | 2003-03-04 |
CN1173616C (zh) | 2004-10-27 |
IL137026A (en) | 2004-02-19 |
JP3217381B2 (ja) | 2001-10-09 |
IL137026A0 (en) | 2001-06-14 |
KR20010034171A (ko) | 2001-04-25 |
EP1049364A4 (en) | 2004-06-09 |
WO2000030420A1 (fr) | 2000-05-25 |
EP1049364A1 (en) | 2000-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
KR100598274B1 (ko) | 저항 내장형 인쇄회로기판 및 그 제조 방법 | |
US8633392B2 (en) | Circuit board with high-density circuit patterns | |
KR920005070B1 (ko) | 양면배선기판의 제조방법 | |
JP4060629B2 (ja) | メッキスルーホールの形成方法、及び多層配線基板の製造方法 | |
KR100343389B1 (ko) | 다층 배선기판의 제조방법 | |
TWI471073B (zh) | 線路基板及其製作方法 | |
KR101862243B1 (ko) | 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판 | |
JPH035078B2 (ko) | ||
JP2004214410A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
JP2001196746A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2003008204A (ja) | 両面プリント配線板の製造方法 | |
JP2000133943A (ja) | 多層基板の製造方法 | |
JP4798858B2 (ja) | 柱状金属体の形成方法及び多層配線基板の製造方法 | |
JPH10190183A (ja) | メッキされた抵抗器を有するプリント回路板の製法 | |
JP4582277B2 (ja) | 柱状金属体の形成方法及び多層配線基板の製造方法 | |
GB2307351A (en) | Printed circuit boards and their manufacture | |
JPH03225894A (ja) | プリント配線板の製造方法 | |
JPH10335786A (ja) | 高密度プリント配線基板の製造方法 | |
KR101231362B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP3665036B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP2005011918A (ja) | 配線基板及びその製造方法 | |
KR101231343B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JPH0821776B2 (ja) | 両面回路基板の製法 | |
KR20120012676A (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |