KR100589253B1 - 금속 회로가 도금된 세라믹 보드 및 이의 제조방법 - Google Patents

Abstract

본 발명은 다층 세라믹 기판에 금속 도선 패턴을 형성하는 방법에 관한 것으로, HTCC 또는 LTCC의 다층 세라믹 기판에 적합한 금속 배선 제조방법을 사용하여 전기적 특성이 우수한 금속 회로 패턴이 도금된 세라믹 보드의 제조방법을 제공한다.

본 발명에 따른 금속회로 패턴이 도금된 세라믹 보드의 제조 방법은 세라믹 기판을 제조하는 단계, 전처리 단계, 구리 도금 단계, 구리 배선 형성단계, 니켈도금 단계 및 금 도금단계로 이루어진다.

본 발명에 따른 금속 배선이 형성된 세라믹 보드의 제조 방법은 다층 세라믹 기판에 적합한 구리의 무전해 도금 방법을 사용함으로써 구리 도막의 세라믹 기판과의 밀착성이 우수한 장점이 있으며, 본 발명의 제조방법에 따라 제조되는 세라믹 보드는 다층 세라믹 기판인 HTCC 또는 LTCC에 적합한 방법으로 무전해 도금된 구리 박막을 이용하고 포토리소그래피 공정을 이용하여 구리 배선을 형성함으로써 미세 패턴 형성이 가능한 장점이 있다.

HTCC, LTCC, 무전해 구리도금

Description

금속 회로가 도금된 세라믹 보드 및 이의 제조방법{Ceramic Board having plated metal circuit and process for preparing the same}

도 1은 무전해 구리 도금의 과정을 나타낸 것이고,

도 2는 세라믹 기판에 금속 배선을 형성하는 과정을 나타낸 공정흐름도이며,

도 3은 본 발명에 따른 제조방법에 의해 제조되는 금속 배선 기판의 수직 단면도이고,

도 4는 종래의 배선 형성 방법에 따른 금속 배선 기판의 수직 단면도이며,

도 5는 본 발명의 제조방법에 따라 도금된 구리 기판에 포토리소그래피 공정으로 패턴을 형성한 구리 배선 기판의 사진이고,

도 6은 본 발명의 제조방법에 따라 제조된 구리 배선 기판에 니켈-금 도금을 한 후의 사진이며,

도 7은 종래의 은 페이스트를 이용하여 패턴을 형성한 후 니켈-금 도금을 한 기판의 사진이고,

도 8은 HTCC 기판에 에칭공정을 진행하기 전 SEM 사진이며,

도 9는 HTCC 기판에 에칭공정을 진행한 후 SEM 사진이다.

본 발명은 다층 세라믹 기판에 금속 도선 패턴을 형성하는 방법에 관한 것이다.

다층 세라믹 기판을 제조하는 과정을 개략적으로 살펴보면 그린시트(Green sheet)를 제조하는 단계, 그린 시트 상에 비아 홀 형성(Via punching) 단계, 비아 홀에 금속 물질을 충진하는(Via filling) 단계, 설계된 전극 패턴을 그린 시트 상에 구현하기 위한 스크린 프린팅(Screen printing) 단계, 전극 패턴이 프린팅된 그린시트를 열과 압력을 가해 적층하는 라미테이팅(laminating) 단계 및 동시 소성(co-firing)하는 단계로 이루어진다.

세라믹 기판에는 HTCC(High Temperature Cofired Ceramic) 또는 LTCC(Low Temperature Cofired Ceramic)가 이용된다. HTCC는 고온 소성다층(高溫燒成多層) 세라믹으로, 유전율이 높고, 가공 정밀도가 LTCC 보다 열등하지만 비용이 싸다는 특징을 갖는다. LTCC는 저온 소성다층 세라믹으로, 저항이 낮고, 수축이 없으며, 가공 정밀도가 우수하며, 유전율이 HTCC 보다 낮은(고주파 회로에 적합함) 특징을 갖는다. HTCC는 약 1500℃ 이상의 소성 온도를 필요로 하기 때문에 융점이 높은 W계 또는 Mo계의 금속을 사용하여야하는데 비해 LTCC는 소성 온도가 1000℃ 이하이므로 Ag계 또는 Cu계와 같이 저가이고 저융점인 고전기전도도의 금속을 내층 배선용 소재로 사용할 수 있다는 장점이 있다. 또한 LTCC 공정은 기본적으로 MLC(Multi-Layer Ceramic) 기술을 바탕으로 이루어지며, 기존의 HTCC 공정과 유사하나 HTCC 공정과 달리 그린시트를 전극과 동시에 소결하기 때문에 소결 조건이 간결하다는 장점이 있다.

한편 무전해 도금이란 외부로부터 전기에너지를 공급받지 않고 금속염 수용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 피처리물의 표면 위에 금속을 석출시키는 방법을 의미하며 화학도금 또는 자기촉매도금이라고도 한다. 수용액 내의 포름알데히드나 히드라진 같은 환원제가 금속이온이 금속분자로 환원되도록 전자를 공급하는데, 이 반응은 촉매표면에서 일어난다. 가장 상용화된 도금제는 구리, 니켈-인, 니켈-보론 합금이 있다. 전기도금에 비해서 도금층이 치밀하고 대략 25μm 정도까지 균일한 두께를 가지며, 도체뿐만 아니라 플라스틱이나 유기체 같은 다양한 기판에 대해서 적용할 수 있는 장점이 있다.

무전해 구리 도금은 플라스틱, 세라믹 등 비전도체 표면을 금속화하는 방법으로서 1960년대 들면 본격적으로 공업화되었다. 최초의 무전해 구리 도금욕은 페링액에 포름알데히드를 가한 것으로 초기에 사용된 도금욕은 안전성이 결여되고 장기간의 사용에 견디지 못하는 것이었지만 그 후 욕조성의 개량과 첨가제의 개발이 활발히 진행되어 왔다. 구리의 무전해도금은 은경반응과 같이 부도체(유리, 도자기, 플라스틱)표면에 전도성을 부여하는 목적으로 사용되어 오다가, 그 후 프린트 배선기판의 개발과 함께 그 기판의 스루홀(Through hole)도금, 전자부품의 EM1/RH1차단과 세라믹 등이 무전해도금의 주요시장이 되고 있다. 인쇄회로기판(PCB)의 스루홀(Through hole)도금은 무전해 동도금으로, 전기도금에서는 도금되지 않는 미세 요철부위까지 도금되어 부품의 전기전도성을 부여하여 후레쉬(Flash) 전기도금의 필요성을 없애버렸다.

일반적으로 인쇄회로기판(PCB) 상에 구리 배선 형성을 위한 무전해 도금 방법은 탈지, 에칭, 활성화처리로 이루어지는 전처리 단계를 거치는데, 세라믹 기판을 사용할 경우는 소성 조건이나 조성에 따라 내약품성이 변화하므로 적절한 전처리 방법을 사용하는 것이 반드시 필요하다. 특히 다층 세라믹 기판을 사용하는 경우는 비아홀에 채워진 금속 성분의 용출을 고려한 전처리 방법의 개발이 더욱 요구된다.

또한, 종래에 금속 배선 형성 방법은 은 페이스트를 사용하여 실크스크린 방식으로 인쇄한 후 니켈-금 도금을 하는 방식이었다. 이와 달리 전처리된 세라믹 기판에 포토레지스트를 이용하여 패턴을 형성하고 선택적으로 구리 도금이 되도록 하는 방법도 공지되어 있으나 상기 방법은 형성되는 패턴의 수직 단면 모양이 직사각형이 되지 못하고 둥그렇게 되어 2차 가공성이 나빠지고 실크스크린의 특성상 텐션을 갖기 때문에 설계치 대비 누적 피치 등의 치수가 불안정해지는 문제가 있어 전기적 특성이 나쁘거나 신뢰성이 떨어지는 문제점이 있다. 더욱이 선폭이 보다 미세해지는 금속 회로를 형성하기 위해서는 상기와 같은 문제점이 더욱 심각해져서 실질적으로 미세패턴을 형성하는 데 적용하기 어렵다.

한편, 종래의 기술로서 대한민국 등록특허 제453913호에서는 세라믹 기판상에 플루오르화붕소산을 함유하는 수용액으로 에칭하는 기술이 공지되어 있으며, 대한민국 특허 공고번호 87-001780호에서는 양이온계면활성제, 비이온성계면활성제 및 에탄올아민으로 이루어지는 컨디셔닝액으로 처리하는 기술이 공지되어 있으나, 종래의 전처리 방법은 무전해 도금된 구리의 접착력이 충분히 높지 않은 문제점이 있었다.

본 발명자들은 상기의 문제점을 해결하기 위해 세라믹 기판에 적합한 전처리 방법을 개발하였고, 종래의 금속 페이스트를 이용하는 방법 또는 포토레지스트를 이용한 선택적 도금 방법 대신에 무전해 도금과 전해도금을 결합한 구리 막을 먼저 형성한 후 포토리소그래피 공정을 이용하여 구리 배선 제조 방법을 채택함으로써 세라믹 기판 상에 형성된 구리 배선층이 세라믹 기판과의 밀착력이 향상되고 이로 인하여 전기적 특성 및 신뢰성이 우수한 제조방법을 개발하게 되었다.

따라서, 본 발명의 목적은 다층 세라믹 기판에 적합한 구리의 무전해 도금 전처리 에칭방법을 제공하는 것이며, 또한 이러한 제조 방법을 이용하여 세라믹 기판과의 밀착성 및 전기 전도도가 향상된 금속 배선을 가지는 세라믹 보드를 제공하는 것이다.

또한, 본 발명의 또 다른 목적은 다층 세라믹 기판인 HTCC 또는 LTCC에 적합한 방법으로 무전해 도금된 구리 박막을 이용하고 포토리소그래피 공정을 이용하여 배선 패턴을 형성함으로써 미세한 금속 배선 패턴이 가능하며, 금속 배선 패턴의 상부가 평평한 면으로 형성되므로 금속 배선 패턴과 연결되는 후속 공정에서의 가공성이 우수한 세라믹 보드의 제조방법을 제공하는 데 있다.

또한, 본 발명의 또 다른 목적은 상기 제조방법에 따라 제조되어 전기적 특성 및 신뢰성이 향상된 전자 기기 부품용 세라믹 보드를 제공하는 데 있다.

본 발명자들은 구리 무전해 도금의 전처리 에칭단계에서 불화염을 함유하는 에칭용액을 사용할 경우 구리의 밀착력이 우수함을 확인하여 본 발명을 완성하게 되었다. 또한 상기의 불화염으로서 불화나트륨 및 불화암모늄을 적절한 범위에서 혼합하여 사용함으로써 세라믹 기판 표면이 국부적으로 패이는 현상을 유발하지 않으면서 효과적으로 구리와의 밀착성을 향상시킬 수 있었으며, 또한 상기 에칭 공정후 진행하는 컨디셔닝 단계에서 종래의 컨디셔닝액에 하기 화학식 1의 계면활성제를 추가할 경우 구리의 밀착성이 보다 향상시킬 수 있었다.

[화학식 1]

(상기 식에서 x는 3 내지 8 이다.)

또한 상기의 전처리 방법으로 처리된 세라믹 기판 상에 무전해 도금 및 전해도금으로 구리 막을 형성한 후 포토리소그래피 공정으로 패턴을 형성하고 형성된 패턴에 따라 구리막을 식각하여 구리 배선을 형성하는 방법을 사용함으로써 미세한 구리 배선 패턴을 제조할 수 있을 뿐만 아니라 패턴의 평평한 면을 얻을 수 있음으 로 인해 후공정에서 탐침(Needle)을 패턴 위에 올리는 것과 같은 2차 가공성이 좋은 세라믹 보드를 제공할 수 있게 되었다.

따라서, 본 발명은 HTCC 또는 LTCC에서 선택되는 다층 세라믹 기판에 적합한 금속 배선 제조방법을 사용하여 전기적 특성이 우수한 금속 회로 패턴이 도금된 세라믹 보드의 제조방법을 제공한다.

또한 본 발명은 상기 금속 회로 패턴 제조방법에 따라 제조되어 전기적 특성 및 신뢰성이 우수한 전자기기 부품용 세라믹 보드를 제공한다.

본 발명에서 전기적 특성이라 함은 전기 전도도, 저항 등의 특성을 포함하는 것이고, 신뢰성이라 함은 오랜 시간을 사용하여도 전기적 특성이 유지되는 특성으로 내열, 내후 시험 등을 통하여 평가되는 특성을 의미한다.

본 발명에 따른 금속회로 패턴이 인쇄된 세라믹 보드의 제조 방법은 하기의 단계를 포함하는 것을 특징으로 한다.

a) Al₂O₃ 및 SiO₂를 함유한 슬러리의 진공 탈포 단계, 그린시트 제조 단계, 비아홀 형성 단계, 금속 패턴 인쇄 단계, 패턴이 인쇄된 그린 시트를 적층하는 단계 및 소성하는 단계를 포함하는 세라믹 기판의 제조단계;

b) 상기 세라믹 기판을 탈지 및 에칭하는 단계;

c) 탈지 및 에칭된 세라믹 기판에 활성화된 Pd 핵을 형성하는 단계;

d) Pd 핵이 형성된 세라믹 기판에 구리를 무전해 도금하는 단계;

e) 구리가 무전해 도금된 세라믹 기판에 구리를 전해 도금하는 단계;

f) 구리가 전해 도금된 세라믹 기판에 포토리소그라피 공정을 이용하여 구리배선을 형성하는 단계; 및

g) 구리 배선이 형성된 세라믹 기판 상에 니켈 및 금을 순차적으로 무전해 도금하는 단계.

상기 a) 단계의 세라믹 기판은 Al₂O₃ 및 SiO₂를 함유한 슬러리의 진공 탈포 단계, 그린시트 제조 단계, 비아홀 형성 단계, 금속 패턴 인쇄 단계, 패턴이 인쇄된 그린 시트를 적층하는 단계 및 소성하는 단계를 거쳐서 제조된 것으로서, 프로브카드, MCM(Multi Chip Module), 칩배리스터, 휴대폰용 복합기능 FEM(Front End Module), SAW Filter 패키지, 오실레이터(Ocillator), 고전압인덕터(High Voltage Inductor), 다적층 인덕터 패키지, 블루투스 모듈(Bluetooth Module) 등에 적용되는 HTCC 또는 LTCC 기판이다.

본 발명에 따른 세라믹 기판은 MLC(multi-layer ceramic) 기술을 바탕으로 한 HTCC 또는 LTCC 기판이며, HTCC의 소성온도는 1500~1800℃, LTCC의 소성온도는 800~1000℃의 범위를 가진다. 본 발명에 따른 세라믹 기판의 제조방법 중 HTCC의 제조는 본 출원인이 출원한 대한민국 등록특허공보 제334025호에 기재된 바와 같으며, LTCC의 경우는 조성물과 소성온도의 차이를 제외하고는 상기 특허에 기재된 바와 거의 유사하며 이는 당업자가 통상적인 방법으로 제조할 수 있을 정도의 것이므 로 이에 대한 상세한 설명을 생략한다.

상기 b) 단계는 유기산 또는 무기산을 이용하여 세라믹 기판 표면의 오염을 제거하는 탈지단계; 및 0.5 내지 10중량%의 불화염 용액으로 세라믹 기판 표면을 식각하는 에칭단계;로 이루어지며, 상기 c)단계는 세라믹 기판 표면을 컨디셔닝액으로 처리하는 단계, Sn-Pd 씨드 층을 형성하는 단계, 및 Sn을 제거하여 활성화된 Pd 핵을 형성하는 단계를 포함한다. 또한 상기 활성화된 Pd 핵을 형성하는 단계는 HF 및 HBF₄가 혼합된 불소화합물을 0.5 내지 10중량%로 함유하는 악세레이터용액으로 처리하는 것을 특징으로 한다. 본 발명에 따른 불소화합물이 함유된 악세레에터용액으로 처리하는 경우 종래의 염산 또는 황산 베이스의 용액으로 처리하는 경우에 비해 무전해 구리 도금막의 성장속도가 우수하였다.

비전도성인 세라믹 소재인 LTCC 또는 HTCC에 무전해 구리 도금을 하기 위한 전처리 공정은 탈지 ⇒ 에칭(etching) ⇒ 콘디셔닝(conditioning) ⇒ 프리딥(Pre-Dip) ⇒ 카탈라이징(catalyzing) ⇒ 악세레이팅(accelerating)의 단계를 거치며, 각 단계와 단계 사이에서 수세 공정을 진행한다.

상기 탈지는 세라믹 표면상의 지문, 기름, 변색등의 유기계, 무기계 오염을 제거하고 세라믹 잔사를 제거하기 위한 목적으로 실시하며 중성 또는 산성 베이스의 약품을 사용하는 것이 좋으며, 알카리 베이스는 세라믹 소재에 도포된 페이스트(Paste)의 침식을 주기 때문에 피하는 것이 좋다. 세라믹 소재의 혼합물 조성 및 오염의 정도에 따라 온도 및 처리시간을 조절하는 것이 바람직하며, 수세가 용이한 탈지제를 사용하는 것이 좋다.

상기 에칭은 유기산, 무기산으로 이루어진 에칭제를 사용하여 실시할 수 있으나, 세라믹의 주성분인 알루미나(Al₂O₃)또는 실리카 (SiO₂)의 비대한 결정을 녹여서 조밀하게 만들 수 있도록 불화나트륨(NaF), 불화암모늄(NH₄F) 등이 함유된 것을 사용하는 것이 바람직하며 더불어서 트루홀(Through Hole)에 충진된 Ag, Ag-Pd, Cu 등의 금속 페이스트 표면의 금속산화물을 동시에 제거할 수 있는 약품이 바람직하다. 본 발명의 에칭액에 함유되는 불화염의 함량은 0.5 내지 10중량%인 것이 바람직하나 세라믹의 조성이 HTCC 또는 LTCC냐에 따라 즉, 알루미나(Al₂O₃) 및 실리카(SiO₂)의 함량비가 달라지므로 불소(F) 농도는 조절하여서 사용하는 것이 바람직하다. LTCC인 경우에는 0.5 내지 5중량%인 것이 바람직하고, HTCC인 경우에는 1 내지 10중량%인 것이 바람직하다. 실리카(SiO₂)는 불소에 매우 빠르게 에칭이 되는 특성이 있기 때문에 실리카의 함량비가 매우 높은 LTCC의 경우에는 불소의 농도를 낮추고 및 처리시간을 짧게 하여야 한다. 반대로 알루미나(Al₂O₃)가 대부분인 HTCC의 경우에는 불소화합물에 잘 녹지 않는 특성이 있기 때문에 상대적으로 매우 강한 조건으로 에칭을 하여야 좋은 밀착력을 얻을 수 있다. 단, 세라믹 표면을 제외하고 페이스트가 충진된 트루홀(Through Hole) 부분은 금속이기 때문에 과도하게 에칭을 할 경우에는 침식 또는 산화를 유발시켜 부동태 피막을 형성하여 후공정에 악영향 을 준다. 이런 경우에는 강알카리(KCN: 25g/L,상온) 약품으로 처리해 주면 깨끗이 제거된다. 본 발명에 따른 에칭액에 있어서, 상기 불화염이 함량이 0.5중량% 보다 적은 경우에는 에칭에 의한 표면적 증가효과가 미미하여 구리의 밀착성이 향상되지 않으며, 상기 함량이 10중량%를 초과할 경우에는 과에칭이 발생하여 부분적인 패임 현상이 발생하여 후공정의 촉매제가 잘 흡착되지 않아 국부적으로 밀착력이 매우 나빠지게 된다. 본 발명에 따른 에칭액은 불화나트륨(NaF) 및 불화암모늄(NH₄F)이 1: 1 내지 100 중량비로 혼합된 불화염 용액인 것이 바람직한데, 상기 중량비가 100이 넘을 경우에는 국부적으로 에칭되는 현상이 많이 나타나고, 상기 중량비가 1 미만일 경우에는 표면 거칠기가 별로 증가하지 않아 구리와의 밀착성이 다소 떨어지는 문제점이 발생할 수 있다.

상기 콘디셔닝은 비전도성 재료인 세라믹에 하기의 카탈라이징(catalyzing) 공정에서 카탈리스트가 잘 흡착될 수 있도록 친수성을 부여하는 공정으로서 양이온성 계면활성제, 음이온성 계면활성제 및 아미노알콜을 함유한 컨디셔닝액을 사용한다. 본 발명에서는 종래의 컨디셔닝액에 하기 화학식 1의 계면활성제를 추가함으로써 구리의 밀착성이 보다 향상되었다. 하기 화학식 1의 계면활성제의 함량은 컨니셔닝액 내에 0.01 내지 1중량%로 함유되는 것이 바람직하며, 상기 함량이 0.01중량% 미만인 경우는 구리의 밀착성이 향상되는 효과가 나타나지 않으며, 1중량%를 초과할 경우에는 더 이상의 효과가 증가하지 않으므로 경제적인 면에서 불리하게 된다.

[화학식 1]

(상기 식에서 x는 3 내지 8 이다.)

계면활성제 성분은 공기 교반, 제품의 요동, 기계 교반을 실시하면 기포의 발생으로 약품이 분해되기 때문에 교반 없이 침적하여 처리하는 것이 바람직하여, 콘디셔닝 처리 후에는 50∼60℃의 열수로 침적세정을 하고 3단 수세를 행하는 것이 바람직하다.

상기 프리딥(Pre-Dip)은 카탈리스트 약품조에 수세수가 들어가지 않도록 함으로써 카탈리스트 약품조의 오염 및 농도의 희석을 방지하고자 실시하는 공정이다, 프리딥 공정은 반드시 있어야 하는 공정은 아니지만 가급적 사용하는 것이 바람직하다. 약품은 카탈리스트 약품에서 금속(Pd-Sn)을 제외한 황산 및 염화암모늄 혼합물을 사용하는 것이 바람직하다.

상기 카탈라이징(catalyzing)은 Sn-Pd 씨드층을 세라믹 기판에 형성하기 위한 것으로 염화제일석(SnCl₂.2H₂O)과 염화파라듐(PdCl₂)을 주성분으로 하는 콜로이드 입자를 세라믹 표면 및 비아 홀에 충진된 금속 페이스트(Paste)에 균일하게 전착시키는 공정이다. 고염산욕 카탈리스트에 비해 비염산계 카탈리스트는 와일드한 콜로이드 용액이므로 미세한 카탈리스트를 형성하여 무전해 동도금이 균일하게 석출되도록 비염산계 첨가제를 사용하는 것이 바람직하다. 또한 카탈리스트는 촉매제 의 농도가 매우 낮고 불안정하므로 과황산암모늄, 과산화수소, 염화제이동, 염화제이철, 계면활성제, 직사광선, 물 등의 불순물이 혼입되거나 활성탄 처리를 하면 약품의 분해를 촉진하기 때문에 반드시 피해야 하며, 가급적 공기가 들어가지 않도록 하는 것이 바람직하다.

상기 악세레이팅(Accelerating)은 Sn을 제거하여 활성화된 Pd 핵을 형성하는 단계이다. 카탈라이징 공정에서 Sn⁺²- Pd⁺² 착염을 흡착하고, 다음 수세 공정에서 흡착된 착염은 가수분해하여 Sn(OH)Cl인 2가 주석이온과 4가 주석, 파라듐염이 공존하게 된다. 이 침전된 제 1 및 제 2 주석염을 악세레이팅 공정에서 용해제거 함으로써 활성화된 순수한 Pd 핵을 생성시킬 수 있다. 악세레이터 처리가 불충분하면 무전해 도금시 미도금이 발생하거나 석출속도가 저하되거나 밀착력이 저하되기 때문에 충분히 처리하는 것이 바람직하다. 악세레이터는 무기산 또는 염기가 함유된 용액을 사용하며 무기산으로는 염산, 황산, 불산 등이 있으며, 염기로는 수산화나트륨 등이 사용될 수 있으나, 불산 계열의 무기산이 함유된 악세레이터를 사용할 경우 구리의 도막 속도가 향상되는 것을 발견하였다. 바람직한 불산 계열의 무기산의 함량은 악세레이터 용액에 0.5 내지 10중량%로 함유하는 바람직하다. 상기 농도가 0.5중량% 미만이면 무전해 구리막의 미도금이 발생할 수 있으며, 상기 농도가 10중량%를 초과할 경우 구리 표면의 거칠기가 증가하는 문제점이 있다.

구리 또는 니켈의 무전해 도금은 동(Cu)이나 니켈(Ni) 약품을 사용하여 동(Cu)박막이나 니켈(Ni)금속 박막을 모두 형성시킬 수 있다. 그러나 니켈(Ni)박막 보다는 동(Cu)박막이 세라믹과의 밀착력이 우수하며, 미세 패턴(Fine Pitch) 구현시 상대적으로 에칭 레이트(Rate)가 우수하기 때문에 무전해 구리 도금을 선택하는 것이 바람직하다.

활성화된 Pd 핵이 있는 세라믹 표면에 무전해 동(Cu)액으로 도금하면 하기 반응식의 반응을 Pd가 촉매로서 촉진시키며 일단 구리가 표면에 석출하면 구리 자신이 촉매역할을 하는 자기촉매작용에 의해 석출반응이 계속된다. 이것을 그림으로 나타내면 도 1과 같다.

본 발명에 따른 금속 배선 형성 방법은 상술한 전처리 방법에 의해 전처리된 세라믹 기판 상에 0.01~1.0um의 구리 박막을 무전해 구리 도금에 의해서 형성한 후 전기도금으로 1~50um의 구리 박막을 형성하는 단계를 거쳐 2단계로 구리막을 형성한다.

상기 f)단계는 구리가 전해 도금된 세라믹 기판에 구리 배선 패턴을 형성하는 단계로서, 감광성 폴리머인 포토레지스트나 드라이필름을 이용하여 포토리소그라피 공정을 진행하여 감광성 폴리머 패턴을 형성하는 단계, 구리를 에칭하는 단계, 감광성 폴리머를 제거하는 단계로 이루어진다.

포토레지스트는 스핀코팅 방식으로 도포하며, 드라이필름은 감광성 고분자 필름으로 제조된 것을 사용하여 구리 막이 형성된 기판 상에 60 내지 100℃ 온도로 가열하여 부착한다. 포토레지스트나 드라이필름에 패턴을 형성하는 것은 마스크를 이용하여 노광하는 단계 및 현상 단계를 통하여 이루어진다.

드라이필름을 이용하는 방법을 보다 구체적으로 설명하면, 드라이필름을 부착하는 단계, 드라이필름이 부착된 기판에 패턴이 형성된 패턴필름을 부착하는 단계, PT필름이 부착된 기판을 노광하는 단계, 및 노광된 기판의 노광부분의 드라이필름을 박리하는 단계로 이루어진다.

감광성 폴리머로 패턴을 형성한 후 구리를 에칭하는 단계는 무기산 혼합액을 사용하여 구리를 부식시켜 용해하는 방법을 사용한다.

구리를 에칭한 후 감광성 폴리머를 제거하면 구리 배선 패턴이 형성된다. 여기에 니켈과 금을 순차적으로 무전해 도금하여 금속 배선 패턴이 형성된 세라믹 보드를 완성한다.

본 발명은 상술한 바와 같이 금속 배선 패턴이 형성된 세라믹 보드의 제조방법에 따라 제조된 전자기기 부품용 세라믹 보드를 제공한다. 상기 전자기기 부품으로는 반도체 검사용 프로브카드, LED, CSP, MCMC, RF등이 있다.

아래에 실시예를 통하여 본 발명을 더 구체적으로 설명한다. 단, 하기 실시예는 본 발명의 예시에 불과한 것으로서 본 발명의 범위가 이에 따라 한정되는 것은 아니다.

[제조예 1] 무전해 도금된 HTCC 기판의 제조

HTCC기판(비에이치세미콘사, 12cm×12cm)을 사용하여 전처리 과정을 거쳐 무전해 동도금된 무전해 LTCC기판을 제조하였다. 하기에서 기재되지 않은 나머지 구성 성분은 탈이온수이다.

상기 HTCC기판을 황산 2중량% 및 0.1중량% 노닐페닐폴리에틸렌옥사이드가 함유된 탈지용액에 45도에서 5분간 침지하고 물에 넣어 수세한 후, 불화나트륨 0.1중량% 및 불화암모늄 5.0중량% 함유된 수용액에 45도에서 5분간 에칭공정을 진행하였다. 에칭공정을 진행하기 전과 에칭공정을 진행한 후 HTCC 기판의 표면 상태의 변화를 SEM 사진을 촬영하여 확인하였다. 에칭하기 전 사진은 도 8에 에칭후의 SEM 사진은 도 9에 나타내었다. 도 8 및 도 9의 결과로부터 에칭처리한 후 표면의 거칠기가 증가한 것을 알 수 있었다.

에칭 공정을 진행한 HTCC기판을 수세한 후 3소듐트리니트로트리아세톤(3 Sodium trinitro triacetone) 0.5중량%, 라우릴트리메틸암모늄클로라이드(Lauryltrimethylammonium chloride) 0.3중량%, 트리에탄올아민 0.3중량% 및 폴리에틸렌알킬에스테르 0.1중량%를 함유한 컨디셔닝액에 45도에서 5분간 침지하고 수세한 후, 소듐클로라이드(NaCl) 16중량%, 소듐바이설페이트(sodium bisulfate) 3.6중량%, 암모늄클로라이드(NH₄Cl) 0.4중량%, 황산 0.5중량%, 염산 0.5중량%, 염화주석 1.1중량% 및 염화팔라듐 0.01중량%를 함유한 카탈라이징 용액에 25도에서 5분간 침지하여 HTCC 기판 표면에 염화주석 및 염화팔라듐 입자를 전착시켰다. 카탈라이징된 HTCC를 HF 0.3중량%, HBF₄ 1.3중량% 및 글루콘산 0.08중량%가 함유된 악세레이 터수용액에 침지하여 주석염을 용해 제거함으로써 활성화된 Pd핵을 생성시켰다.

황산구리 7.7g/L, 수산화나트륨 5g/L, 황산 0.55ml/L, 포름알데히드 2.15ml/L, 포르말린 20ml/L 및 황산니켈 0.43g/L을 함유하는 구리 도금욕에 상기 활성화된 HTCC기판을 30도에서 5분간 침지하여 0.5㎛정도 두께의 무전해 동도금 층을 형성하였다.

무전해 동도금의 밀착성을 평가하기 위해 도금의 밀착성 시험방법(KSD0254) 중 테이프 시험방법에 따라 진행하였다. 시험방법은 상기 무전해 동도금된 기판의 중앙에 1cm×1cm의 크기로 기판에 닿는 깊이로 피막 절단 한 후 상기 1cm×1cm의 내부에 1mm의 간격으로 기재에 닿는 깊이까지 피막 절단선을 9회 넣어 가로, 세로 1mm인 100개 모눈을 만들어 그 위에 셀로테이프를 붙이고 급격히 떼는 박리시험을 하였으며 그 결과를 표 1에 나타내었다. 이때 ◎ :박리가 없음, ○ : 박리가 10이하, △ : 박리가 10~30, ×: 박리가 30초과인 것을 나타낸다.

또한 표면거칠기에 대한 평가는 상기 에칭공정 후 SEM으로 500배, 2000배, 5000배의 배율로 촬영하여 표면의 상태를 확인하였으며, SEM 촬영을 위해서 HTCC 표면에 얇게 백금을 스퍼터링 처리하였다. 표면의 거칠기가 증가되는 정도를 가지고, 양호, 보통, 변화없음 순으로 상대적으로 구분하고, 국부적으로 크게 패인 부분의 개수에 따라 상대적으로 많음, 보통, 적음 순으로 구분하였다.

[제조예 2]

상기 에칭용액의 조성을 하기 표 1과 같이 변경한 것을 제외하고는 제조예 1 과 동일한 방법으로 무전해 동도금된 HTCC기판을 제조하였다. 표면의 거칠기에 대한 평가는 에칭공정 후에 진행하였고, 구리의 밀착성에 대한 평가는 구리 무전해 도금을 진행한 후에 실시하였다.

[제조예 3]

제조예 1의 컨디셔닝액에 화학식 1의 계면활성제(듀폰사, Zonely FSP)를 전체 컨디셔닝액의 0.1중량%가 되도록 추가로 함유하는 것을 제외하고는 제조예1과 동일하게 진행하여 무전해 동도금된 HTCC기판을 제조하였다.

하기 표1의 결과로부터 제조예 1 내지 3의 전처리 방법에 따라 제조한 기판과 무전해 도금된 구리와의 밀착성이 우수함을 알수 있었으며, 제조예 3의 결과가 보다 우수함을 알 수 있다.

[비교예 1 내지 4]

상기 에칭용액의 조성을 하기 표 1과 같이 변경한 것을 제외하고는 제조예 2와 동일한 방법으로 무전해 동도금된 HTCC기판을 제조하였다. 비교예 1은 에칭공정을 진행하지 않은 경우이다.

[표 1]

[실시예 1]

LTCC기판(비에이치세미콘사, 12cm×12cm)을 사용하여 상기 제조예 1의 제조방법과 동일하게 진행하여 무전해 동도금된 LTCC기판을 제조하되, 상기 에칭 단계는 불화나트륨 0.03중량% 및 불화암모늄 1.7중량% 함유된 수용액에 45도에서 3분간 진행하였다. 제조된 무전해 동도금된 LTCC 기판을 통상적인 구리 전해 도금 방법으로 평균 4.5um 두께의 구리 박막을 더 성장시켰다. 구리 박막이 성장된 기판을 수세, 건조한 후 80℃로 가열한 상태에서 드라이필름을 부착한 다음, 패턴이 형성된 패턴필름을 부착한 후 노광한 후 드라이 필름을 박리한다.

구리 에칭액은 염화제이철 용액(동양제철화학(주))을 사용하여 에칭하고 수세 건조하여 구리 배선이 형성된 기판을 제조하였으며, 기판의 사진은 도 5에 나타내었다. 구리 배선이 형성된 기판에 니켈 도금액(M.K Chem & Tech사, ICP NICORON GIB)를 사용하여 83℃에서 7um 두께가 되도록 니켈 박막을 형성하고, 니켈 박막이 형성된 세라믹 기판을 금 도금액(고순도화학사, IM-GOLD-IB)을 사용하여서 83℃에서 0.05um 두께가 되도록 금 박막을 형성한 후 상기와 동일한 금 도금액에 75℃에서 0.7um 두께가 되도록 금 박막을 형성하였다(World Metal사). 본 실시예에 따라 제조된 금속 배선의 개략적인 수직 단면 구조를 도 3에 나타내었으며, 니켈-금이 도금된 기판의 사진은 본 실시예에 따른 방법으로 제조된 기판의 사진은 도6에 나타내었다. 본 발명에 따른 제조방법에 따라 제조된 기판의 금속 배선 패턴은 피치가 50㎛이하로, 미세한 패턴이 가능하고 도 3에 나타낸 것처럼 패턴 상부면이 평평하여 후속 공정에서 금속 배선과 접촉하는 2차 가공시 불량 발생이 적어 가공성이 좋은 장점을 가진다.

[비교예 5]

종래의 은 페이스트를 이용하여 실크스크린 방식으로 패턴을 형성하고 실시예 2와 동일하게 니켈 및 금을 도금하여 금속 배선을 형성한 LTCC 기판 사진을 도 7에 나타내었으며, 개략적인 단면 사진은 도 4에 나타내었다. 종래의 은 페이스트를 이용한 방법은 도 4에 나타난 바와 같이 패턴의 수직 단면 모양이 둥근 형태를 가지며 수직 단면 모양이 일정하지 않아 미세 패턴의 가공성이 나쁘게 된다. 따라서, 도 7에 나타난 바와 같이 패턴 간의 간격이 넓은 경우 즉, 피치가 100㎛이상인 경우에만 사용가능하며, 수직 단면이 둥근 모양을 가지므로 금속 배선과 연결되는 후속 공정에서 불량을 유발할 가능성이 높다.

본 발명에 따른 금속 배선이 형성된 세라믹 보드의 제조 방법은 다층 세라믹 기판에 적합한 구리의 무전해 도금 방법을 사용함으로써 구리 도막의 세라믹 기판과의 밀착성이 우수한 장점이 있다.

또한, 본 발명의 제조방법에 따라 제조되는 세라믹 보드는 다층 세라믹 기판인 HTCC 또는 LTCC에 적합한 방법으로 무전해 도금된 구리 박막을 이용하고 포토리소그래피 공정을 이용하여 구리 배선을 형성함으로써 전기전도도 및 신뢰성이 우수하다.

또한, 본 발명에 따라 제조된 금속 배선을 갖는 세라믹 보드는 금속 배선과의 밀착성이 우수하고 형성된 패턴 상부 면이 평평한 형상을 하고 있어 금속 배선과 연결하는 후속 공정에서의 불량 유발을 감소시킬 수 있는 장점이 있다.

Claims (12)

1. a) Al₂O₃ 및 SiO₂를 함유한 슬러리의 진공 탈포 단계, 그린시트 제조 단계, 비아홀 형성 단계, 금속 패턴 인쇄 단계, 패턴이 인쇄된 그린 시트를 적층하는 단계 및 소성하는 단계를 포함하는 세라믹 기판의 제조단계;

   b) 상기 세라믹 기판을 탈지 및 에칭하는 단계;

   c) 탈지 및 에칭된 세라믹 기판에 활성화된 Pd 핵을 형성하는 단계;

   d) Pd 핵이 형성된 세라믹 기판에 구리를 무전해 도금하는 단계;

   e) 구리가 무전해 도금된 세라믹 기판에 구리를 전해 도금하는 단계;

   f) 구리가 전해 도금된 세라믹 기판에 포토리소그라피 공정을 이용하여 구리 배선을 형성하는 단계; 및

   g) 구리 배선이 형성된 세라믹 기판 상에 니켈 및 금을 순차적으로 무전해 도금하는 단계;

   를 포함하는 금속 회로 패턴이 형성된 세라믹 보드의 제조방법.
2. 제 1항에 있어서,

   a) 단계에서 제조된 세라믹 기판은 고온 소성하여 제조된 HTCC이거나, 저온 소성하여 제조된 LTCC인 것을 특징으로 하는 금속 회로 패턴이 형성된 세라믹 보드 의 제조방법.
3. 제 2항에 있어서,

   고온 소성 온도는 1500 ~ 1800 ℃이고, 저온 소성 온도는 800 ~ 1000 ℃인 것을 특징으로 하는 금속 회로 패턴이 형성된 세라믹 보드의 제조방법.
4. 제 1항에 있어서,

   상기 b) 단계는 유기산 또는 무기산을 이용하여 세라믹 기판 표면의 오염을 제거하는 탈지단계; 및 0.5 내지 10중량%의 불화염 용액으로 세라믹 기판 표면을 식각하는 에칭단계;로 이루어지는 것을 특징으로 하는 금속 회로 패턴이 형성된 세라믹 보드의 제조방법.
5. 제 4항에 있어서,

   상기 불화염용액은 NaF 및 NH₄F가 1:1 내지 1:100 중량비로 혼합된 불화염 용액인 것을 특징으로 하는 금속 회로 패턴이 형성된 세라믹 보드의 제조방법.
6. 제 1항에 있어서,

   상기 c)단계는 Sn- Pd 씨드 층을 형성하는 단계, 및 Sn을 제거하여 활성화된 Pd 핵을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 회로 패턴이 형성된 세라믹 보드의 제조방법.
7. 제 6항에 있어서,

   상기 활성화된 Pd 핵을 형성하는 단계는 HF 및 HBF₄가 혼합된 불소화합물을 0.5 내지 10중량%로 함유하는 악세레이터용액에 의해 이루어지는 것을 특징으로 하는 금속 회로 패턴이 형성된 세라믹 보드의 제조방법.
8. 제 1항 내지 제 7항에서 선택되는 어느 한 항에 있어서,

   상기 b)단계 이후에 하기 화학식 1의 계면활성제를 0.01 내지 1중량%로 함유하는 컨디셔닝액으로 처리하는 단계를 포함하는 것을 특징으로 하는 금속 회로 패턴이 형성된 세라믹 보드의 제조방법.

   [화학식 1]

   

   (상기 식에서 x는 3 내지 8 이다.)
9. 제 1항 또는 제 7항에 있어서,

   상기 f)단계는 포토레지스트나 드라이필름을 이용하여 패턴을 형성하는 것을 특징으로 하는 금속 회로 패턴이 형성된 세라믹 보드의 제조방법.
10. 제 9항에 있어서,

    상기 f)단계는 구리가 전해 도금된 세라믹 기판에 드라이필름을 부착하는 단계, 드라이필름이 부착된 기판에 패턴이 형성된 패턴필름을 부착하는 단계, 패턴필름이 부착된 기판을 노광하는 단계, 및 노광된 기판의 노광부분의 드라이필름을 박리하는 단계로 이루어지는 것을 특징으로 하는 금속 회로 패턴이 형성된 세라믹 보드의 제조방법.
11. 제 1항 내지 제 7항에서 선택되는 어느 한 항의 제조방법에 따라 제조된 전자 기기 부품용 세라믹 보드.
12. 제 11항에 있어서,

    상기 전자 기기 부품은 프로브카드, LED, CSP, MCMC 또는 RF로부터 선택되는 것을 특징으로 하는 전자 기기 부품용 세라믹 보드.

Images