JP2000294903A - プリント回路基板の製造方法 - Google Patents

プリント回路基板の製造方法

Info

Publication number
JP2000294903A
JP2000294903A JP11095919A JP9591999A JP2000294903A JP 2000294903 A JP2000294903 A JP 2000294903A JP 11095919 A JP11095919 A JP 11095919A JP 9591999 A JP9591999 A JP 9591999A JP 2000294903 A JP2000294903 A JP 2000294903A
Authority
JP
Japan
Prior art keywords
copper
layer
copper layer
thickness
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11095919A
Other languages
English (en)
Other versions
JP3229286B2 (ja
Inventor
Takashi Kato
貴 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP09591999A priority Critical patent/JP3229286B2/ja
Priority to US09/540,412 priority patent/US6426011B1/en
Publication of JP2000294903A publication Critical patent/JP2000294903A/ja
Application granted granted Critical
Publication of JP3229286B2 publication Critical patent/JP3229286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

(57)【要約】 【課題】 微細な配線パターンを形成できるプリント回
路板の製造方法を提供する。 【解決手段】 両面に銅箔１２を有する基板１０に貫通
孔１４を形成し、触媒処理の後、銅１６をメッキする。
貫通孔に絶縁材１８を充填し、触媒層が現れないように
表面の銅層をエッチングし、薄い銅層１２’を残す。表
面から突出した絶縁材１９を研磨して平坦化し、充填さ
れた貫通孔の領域を含む、表面上に銅２０をメッキす
る。表面の銅層をパターニングし、配線パターン２３を
形成する。触媒層が露出しないように銅層を薄化するこ
とにより、配線導体の剥離の問題を生じることなく、配
線パターンの微細化を達成することができ、また空気ト
ラップの問題を解決することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はプリント回路基板の
製造方法に関し、さらに具体的には、微細な配線パター
ンの形成を可能とするプリント回路基板の製造方法に関
する。
【０００２】
【従来の技術】図１は従来のプリント回路基板の製造方
法を示している。先ず、(Ａ)に示すように、両面に銅箔
１２を有する基板１０を準備し、(Ｂ)のように、基板に
貫通孔１４を形成する。次に、(Ｃ)のように、貫通孔１
４の内壁および銅箔１２の表面上に銅をメッキし、銅層
１６を形成する。(Ｄ)のように、貫通孔１４に樹脂のよ
うな絶縁材１８を充填する。次に、(Ｅ)のように、樹脂
充填された貫通孔を含む領域上に銅層２０をメッキす
る。次に、(Ｆ)のように、基板表面上の銅層をパターニ
ングし、配線パターン２３を形成する。次いで、(Ｇ)の
ように、基板表面に樹脂層２４を付着し、必要に応じて
樹脂層２４をパターニングしてバイア２６を形成する。
樹脂層２４上に銅層をメッキし、パターニングして配線
パターン２８を形成する。必要に応じて、さらに樹脂層
の付着と、銅層のメッキおよびパターニングを繰り返す
ことにより、多層の薄膜配線構造を形成することができ
る。
【０００３】
【発明が解決しようとする課題】従来の方法では、ステ
ップ(Ｅ)の段階における銅層の厚さは、銅層１２，１６
および２０の合計の厚さとなり、銅層を微細にパターニ
ングすることができないという問題がある。微細パター
ニングを行うと、（Ｆ）の部分２２によって示されるよ
うに、銅層が不完全にエッチングされて、配線パターン
の短絡が生じる可能性がある。更に、ステップ(Ｇ)にお
いて樹脂層２４を付着する際に、配線導体間の狭い間隔
に空気がトラップされ、気泡３０を形成する可能性があ
る。この気泡３０は、樹脂層２４の連続性を損ない、絶
縁特性を劣化させる。この空気トラップの問題は、銅層
の厚さが２５μｍよりも厚い場合に生じやすいことが判
明した。
【０００４】したがって、本発明の目的は、微細な配線
パターンの形成を可能とするプリント回路板の製造方法
を提供することである。
【０００５】本発明のもう１つの目的は、微細な配線パ
ターンの形成を可能とし、空気トラップの問題を回避可
能なプリント回路板の製造方法を提供することである。
【０００６】
【課題を解決するための手段】本発明のプリント回路基
板の製造方法においては、両面に銅箔を有する基板に貫
通孔を形成し、触媒処理の後、銅をメッキする。貫通孔
に絶縁材を充填し、触媒層が現れないように基板表面の
銅層をエッチングし、基板表面の銅層を薄くする。基板
表面から突出した貫通孔充填絶縁材を研磨して平坦化
し、貫通孔の領域を含む基板表面上に銅をメッキする。
表面の銅層をパターニングし、配線パターンを形成す
る。触媒層が露出しないように表面の銅層を薄化するこ
とにより、配線導体の剥離の問題を生じることなく、配
線パターンの微細化を達成することができ、また空気ト
ラップの問題を解決することができる。
【０００７】
【発明の実施の形態】次に、図２を参照して本発明の第
１の実施例について説明する。図１の構成部分と対応す
る構成部分は同じ参照番号で示されている。本発明の特
徴は、基本的には、ステップ（Ｄ−１）および（Ｄ−
２）を含む点にある。以下、順に図２のステップについ
て説明する。
【０００８】先ず、両面に所定の厚さの銅箔１２を有す
る基板１０を準備する。典型的には、銅箔１２の厚さは
１８μｍである。基板１０は、例えば、少なくとも１層
の内部配線層を含むように積層されたエポキシ−ガラス
・シートからなる複合回路基板であるが、エポキシ−ガ
ラス絶縁基板でもよい。基板１０が複合回路基板である
場合、全体の厚さは通常、０．４ｍｍ−１．６ｍｍ程度
である。次に、(Ｂ)のように、貫通孔接続を必要とする
基板１０の位置に貫通孔１４を形成する。貫通孔１４の
径は、下記の(Ｄ)において樹脂を充填できるようにする
ためには、０．２５ｍｍ以上であるのが好ましく、例え
ば、０．３ｍｍである。
【０００９】次に、(Ｃ)のように、貫通孔１４の内壁
と、基板１０の銅層１２の表面上に銅層１６をメッキに
よって付着する。このメッキでは、公知のように、基板
１０をパラジウム−スズ（Ｐｄ−Ｓｎ）コロイド溶液に
浸漬して貫通孔の１４の内壁および銅箔１２の表面を触
媒処理する。触媒層上に銅を無電気メッキで付着する。
次いで、無電気メッキ銅層上に銅を電気メッキする。例
えば、約２３μｍの厚さに銅層１６をメッキする。無電
気メッキによって付着される銅層の厚さは、例えば、約
０．４μｍである。この段階で、基板１０の表面上の銅
層は、銅箔１２とメッキ銅層１６の合計厚さに相当する
厚さを有すｒ。
【００１０】次に、(Ｄ)のように、貫通孔１４を樹脂の
ような絶縁材１８で充填する。この樹脂はエポキシ系の
樹脂であるのが好ましく、熱膨張率を下げるために、シ
リカ粒子からなるフィラーを３０−５０重量％含むのが
好ましい。フィラーの粒径は、０．１〜２０μｍ程度が
好ましい。樹脂はスクリーン印刷で貫通孔１４に詰めら
れる。樹脂を貫通孔に押し込むためには、樹脂の粘度は
２００〜５００ポイズであるのが好ましい。熱硬化後の
熱膨張率は、５０ｐｐｍ／℃以下であるのが好ましく、
例えば２０ｐｐｍ程度が好ましい。
【００１１】樹脂１８は貫通孔１４を十分に埋めるよう
に付着される。銅層６の表面に残っている可能性がある
樹脂を除去するために、基板表面を機械的研磨する。こ
の機械的研磨には、砥粒粗さ＃４００のベルト・サンダ
ーを使用するのが好ましい。
【００１２】(Ｄ−１)のように、基板表面の銅層（１２
＋１６）を薄くし、基板表面上に厚さ１５μｍの銅層１
２’を残すようにエッチングする。したがって、この段
階では、基板表面の銅層は、銅箔１２の最初の厚さより
も薄い厚さに減じられる。メッキ銅層１６は完全に除去
される。このエッチングは、均一に行われるのが好まし
い。このエッチングには、塩化第２銅のようなエッチン
グ液を噴射する噴射口の配列をそれぞれ有する、平行に
配置された上下の表面を有し、これらの表面の間を通し
て基板を移動させる噴射型のエッチング装置を好適に使
用できる。このような装置の一例は、例えばＵＳＰ５，
４８３，９８４号に示されている。このタイプのエッチ
ング装置は、均一なエッチングを行うために好ましい。
【００１３】ステップ（Ｄ−１）の銅エッチングに関連
する重要なことは、（Ｃ）の無電気メッキのために使用
された触媒層、すなわちシーデイング層が決して露出し
ないような厚さにエッチングすることである。一度無電
気メッキを行った触媒層に対して触媒処理し無電気メッ
キすると、無電界メッキ銅層の密着性が極めて低下し、
配線パターンの剥離が生じることが判明した。後のステ
ップ（Ｅ）では、銅層２０をメッキするために触媒処理
が用いられる。したがって、もし（Ｃ）で付着された触
媒層が露出し、ステップ（Ｅ）で触媒処理を受けると、
無電界メッキ銅層の密着性が低下する。
【００１４】次に、(Ｄ−２）に示すように、銅層のエ
ッチングの結果、基板表面から突出した樹脂１８の部分
１９を粗さ＃８００のベルト・サンダーにより機械研磨
し、平坦化する。これにより、銅層１２’と同平面にさ
れた貫通孔充填樹脂１８’が得られる。
【００１５】(Ｅ)のように、銅層２０を約１０μｍの厚
さにメッキにより付着する。ステップ（Ｃ）における貫
通孔メッキの場合と同様に、Ｐｄ−Ｓｎの触媒処理をし
て無電気メッキし、次いで電気メッキを行うことによ
り、銅層２０を形成する。導通不良を回避するために
は、銅層２０は１０μｍ以上である必要がある。
【００１６】貫通孔１４の内壁上の銅層の厚さは約２３
μｍである。これに対し、ステップ（Ｄ−１）における
銅層１２’の厚さは約１５μｍであり、メッキされた銅
層２０の厚さは約１０μｍである。実際には、（Ｄ−
２）における機械研磨や、電気メッキ後の小突起(nodul
e）除去のためのバフ研磨などにより、約２〜３μｍの
厚さ減少があるので、（Ｅ）における基板表面の銅層の
実際の厚さは約２２μｍとなり、貫通孔内の銅層の厚さ
と基板表面上の銅層の厚さはほぼ等しくなる。
【００１７】その後、（Ｆ）のように、銅層をパターニ
ングして配線パターン２３を形成する。
【００１８】(Ｇ)のように、配線パターン２３上に、感
光性ポリイミド樹脂のような層間絶縁層２４を付着す
る。樹脂層２４は任意の方法で付着できるが、１つの好
ましい方法はカーテン・コーテイングである。樹脂層２
４を平坦化処理し、必要に応じてバイア２６を形成す
る。樹脂層２４上に銅層をメッキし、パターニングして
配線パターン２８を形成する。樹脂層の付着と、銅層の
メッキおよびパターニングを繰り返せば、任意の層数の
薄膜配線構造を形成することができる。
【００１９】ステップ(Ｅ)における銅層の厚さは約２２
μｍである。図２の従来の場合は、同じ厚さの銅層を使
用し、研磨により同じ厚さの銅を削り取るとした場合、
ステップ(Ｅ)における銅層の厚さは、約４２μｍとな
る。したがって、本発明によれば、銅層の厚さを約半分
にすることができ、対応して、配線密度を大幅に高める
ことができる。また、銅層の厚さが２５μｍよりも薄く
なるため、空気トラップも生じにくいことが判明した。
【００２０】図２の実施例では、基板１０の銅箔１２の
厚さが１８μｍであるものとして説明したが、ステップ
（Ｂ）の孔明けの前に銅箔１２を６〜１０μｍの厚さに
エッチングすることもできる。ステップ（Ｄ−１）にお
いて、残される銅層１２’の厚さが１５μｍであるとす
ると、この場合は、メッキ銅層１６を途中までエッチン
グする。いずれにせよ、触媒層が露出しないようにエッ
チングを制御することが不可欠である。
【００２１】本発明は、上述したように、貫通孔にスク
リーン印刷で樹脂を充填する場合に限らず、プリプレグ
を用いてコア基板または積層基板を積層することによっ
てコア基板の貫通孔を充填する形式の回路基板にも適用
できる。図３はこのような実施例を示している。
【００２２】（Ａ）で、両面に１８μｍの厚さの銅箔４
２を有する絶縁基板４０を準備する。次に、(Ｂ)のよう
に、銅箔をエッチングし、銅箔の厚さを６〜１０μｍ
に、例えば１０μｍにする。（Ｃ）において、貫通孔４
４を形成する。次に、(Ｄ)のように、貫通孔４４の内壁
と、基板１０の銅層１２の表面上に銅層４６を約２３μ
ｍの厚さにメッキする。このメッキでは、Ｐｄ−Ｓｎの
触媒処理をして、銅層を無電気メッキで付着する。次い
で、無電気メッキ銅層上に銅を電気メッキする。
【００２３】次いで、（Ｅ）において、基板４０の片面
の銅層をパターニングして配線パターンを形成し、第１
のコア基板または積層基板Ｃ１を形成する。
【００２４】第１のコア基板Ｃ１と同様に処理し、片面
の銅層をパターニングした第２のコア基板Ｃ２を形成す
る。第２のコア基板Ｃ２は、メッキ銅層４８を有する。
メッキ銅層４６，４８は同じ厚さを有する。（Ｆ）のよ
うに、第１および第２のコア基板Ｃ１、Ｃ２の配線パタ
ーンを内側にし、プリプレグ５０を挟んで積層し、加熱
下で圧着する。プリプレグは貫通孔に進入し、貫通孔を
充填する。これにより、（Ｇ）に示す複合回路基板構造
が得られる。
【００２５】（Ｈ）のように、基板表面の銅層（４６＋
４２’）および（４８＋４２’）を図２の（Ｄ−１）と
同様にエッチングし、基板表面上に厚さ１５μｍの銅層
５２、５４を残すようにする。この例では、銅層４２’
の厚さは１０μｍであるから、（Ｈ）では銅層４６，４
８の一部が残るようにエッチングする。（Ｉ）におい
て、基板表面から突出したプリプレグ部分５６を除去す
るため、図２の（Ｄ−２）と同様にベルト・サンダーで
機械研磨する。
【００２６】次に、（Ｊ）のように、貫通孔５６を形成
し、ステップ（Ｄ）と同様に、Ｐｄ−Ｓｎ触媒処理、無
電気メッキおよび電気メッキにより銅層を付着し、銅層
をパターニングして表面の配線パターン５８を形成す
る。
【００２７】もしコア基板Ｃ１，Ｃ２の配線導体の形成
に微細なパターニングが必要でなければ、ステップ
（Ｂ）の薄化処理を省略することができる。ステップ
（Ｂ）を使用するか否かに関係なく、薄化ステップ
（Ｈ）では、上述したように、触媒層、すなわちシーデ
イング層が決して露出しないようにエッチングする必要
がある。
【００２８】
【発明の効果】触媒層が露出しないように制御された厚
さに銅層を薄化することにより、配線導体の剥離の問題
を生じることなく、配線パターンの微細化を達成するこ
とができ、また、空気トラップの問題を解決することが
できる。
【図面の簡単な説明】
【図１】従来のプリント回路基板の製造方法を示す。
【図２】本発明のプリント回路基板の製造方法の１実施
例を示す。
【図３】本発明のプリント回路基板の製造方法の他の実
施例を示す。
【符号の説明】
１０、４０ 基板 １２、４２ 銅箔 １２’、５２，５４ 薄化銅層 １４、４４、５６ 貫通孔 １６、２０、４６，４８ メッキ銅層 １８ 貫通孔埋め樹脂、 １９、５６ 樹脂の突出部 ２４ 層間樹脂絶縁層 ２６ バイア ２８、５８ 配線パターン ５０ プリプレグ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 貴 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 Ｆターム(参考） 5E343 AA07 AA15 AA17 BB14 BB24 BB67 BB72 CC71 DD33 DD43 EE43 GG02 GG08

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】(a) 両面に銅箔を有する基板を準備するス
    テップと、 (b) 前記基板に貫通孔を形成するステップと、 (c) 前記基板を触媒処理して、前記貫通孔の内壁を含む
    領域に触媒層を付着させるステップと、 (d) 前記触媒層上に銅をメッキするステップと、 (e) 前記貫通孔に絶縁材を充填するステップと、 (f) 前記触媒層が現れないように少なくとも１つの表面
    上の銅層をエッチングして薄くするステップと、 (g) 前記少なくとも１つの表面から突出した前記絶縁材
    を研磨し平坦化するステップと、 (h) 前記充填された貫通孔の領域を含む、前記少なくと
    も１つの表面上に銅をメッキするステップと、 (i)前記少なくとも１つの表面上の銅層をパターニング
    し、配線パターンを形成するステップとを含む、プリン
    ト回路基板の製造方法。
  2. 【請求項２】前記配線パターン上に層間絶縁層を付着す
    るステップと、 前記層間絶縁層上に銅層をメッキするステップと、 前記層間絶縁層上の銅層をパターニングするステップと
    をさらに含む、請求項１に記載の方法。
  3. 【請求項３】ステップ(i)でパターニングされる銅層の
    厚さが２５μｍ以下である、請求項２に記載の方法。
  4. 【請求項４】ステップ(f)で薄くされた銅層の厚さが前
    記銅箔の厚さよりも薄い、請求項１に記載の方法。
  5. 【請求項５】ステップ(f)で薄くされた銅層の厚さが前
    記銅箔の厚さよりも厚い、請求項１に記載の方法。
  6. 【請求項６】前記両面に銅箔を有する基板が、少なくと
    も１つの内部配線層を有する複合回路基板である、請求
    項１または２に記載の方法。
  7. 【請求項７】前記配線パターンの厚さが前記貫通孔にお
    ける銅層の厚さとほぼ等しい、請求項１または２に記載
    の方法。
  8. 【請求項８】ステップ(e)における充填が、スクリーン
    印刷によって行われることを特徴とする、請求項１に記
    載の方法。
  9. 【請求項９】スタップ(e)における充填が、別の積層基
    板との間にプリプレグを挟んで加熱圧着することにより
    行われる、請求項１に記載の方法。
JP09591999A 1999-04-02 1999-04-02 プリント回路基板の製造方法 Expired - Fee Related JP3229286B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP09591999A JP3229286B2 (ja) 1999-04-02 1999-04-02 プリント回路基板の製造方法
US09/540,412 US6426011B1 (en) 1999-04-02 2000-03-31 Method of making a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09591999A JP3229286B2 (ja) 1999-04-02 1999-04-02 プリント回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2000294903A true JP2000294903A (ja) 2000-10-20
JP3229286B2 JP3229286B2 (ja) 2001-11-19

Family

ID=14150697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09591999A Expired - Fee Related JP3229286B2 (ja) 1999-04-02 1999-04-02 プリント回路基板の製造方法

Country Status (2)

Country Link
US (1) US6426011B1 (ja)
JP (1) JP3229286B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344117A (ja) * 2001-05-14 2002-11-29 Cmk Corp 微細パターンの形成法
KR100441123B1 (ko) * 2001-02-26 2004-07-21 가부시키가이샤 도판 엔이씨 서키트 솔루션즈 인쇄배선기판 제조방법
KR100589253B1 (ko) 2005-12-13 2006-06-19 (주)엠케이켐앤텍 금속 회로가 도금된 세라믹 보드 및 이의 제조방법
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法
CN114760768A (zh) * 2022-06-10 2022-07-15 四川英创力电子科技股份有限公司 一种内层阴阳铜印制电路板加工方法及印制电路板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
WO2003083543A1 (fr) * 2002-04-01 2003-10-09 Ibiden Co., Ltd. Substrat support de puce a circuit integre, procede de fabrication de substrat support de puce a circuit integre, dispositif de communication optique et procede de fabrication de dispositif de communication optique
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
EP1598449B1 (en) * 2004-04-26 2010-08-04 Rohm and Haas Electronic Materials, L.L.C. Improved plating method
US7179738B2 (en) * 2004-06-17 2007-02-20 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
JP2006093651A (ja) * 2004-08-26 2006-04-06 Ngk Spark Plug Co Ltd 配線基板の製造方法および配線基板製造用無電解メッキ装置
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
US7658913B2 (en) * 2005-11-28 2010-02-09 Verrow Pharmaceuticals, Inc. Compositions useful for reducing nephrotoxicity and methods of use thereof
US7504320B2 (en) * 2007-06-02 2009-03-17 Pyroswift Holding Co., Ltd. Method for manufacturing a tag integrated circuit flexible board
US7942999B2 (en) * 2008-08-22 2011-05-17 Unimicron Technology Corp. Fabrication method of rigid-flex circuit board
CN102832138A (zh) * 2011-06-15 2012-12-19 景硕科技股份有限公司 具超薄种子层的封装基板形成方法
KR101951956B1 (ko) * 2012-11-13 2019-02-26 매그나칩 반도체 유한회사 반도체 패키지용 연성회로기판
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
US20170013715A1 (en) * 2015-07-10 2017-01-12 Rohde & Schwarz Gmbh & Co. Kg Printed circuit board and corresponding method for producing a printed circuit board
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
CN107278036A (zh) * 2017-08-07 2017-10-20 四川九立微波有限公司 一种数控衰减器qfn封装器件接地焊盘的电路板的加工方法
CN114286539A (zh) * 2021-11-23 2022-04-05 苏州群策科技有限公司 一种基板的镀铜方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4233344A (en) * 1978-07-20 1980-11-11 Learonal, Inc. Method of improving the adhesion of electroless metal deposits employing colloidal copper activator
US4847114A (en) * 1984-01-26 1989-07-11 Learonal, Inc. Preparation of printed circuit boards by selective metallization
US4976990A (en) * 1986-09-30 1990-12-11 Macdermid, Incorporated Process for metallizing non-conductive substrates
US4810333A (en) * 1987-12-14 1989-03-07 Shipley Company Inc. Electroplating process
US5108786A (en) * 1989-05-01 1992-04-28 Enthone-Omi, Inc. Method of making printed circuit boards
US5483984A (en) 1992-07-10 1996-01-16 Donlan, Jr.; Fraser P. Fluid treatment apparatus and method
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same
JPH06302963A (ja) 1993-04-13 1994-10-28 Tokuyama Soda Co Ltd 多層回路基板及びその製造方法
US5425873A (en) * 1994-04-11 1995-06-20 Shipley Company Llc Electroplating process
US5648125A (en) * 1995-11-16 1997-07-15 Cane; Frank N. Electroless plating process for the manufacture of printed circuit boards
JPH10190221A (ja) 1996-12-26 1998-07-21 Sumise Device:Kk 印刷配線板の製造方法
US6264851B1 (en) * 1998-03-17 2001-07-24 International Business Machines Corporation Selective seed and plate using permanent resist
US6013417A (en) * 1998-04-02 2000-01-11 International Business Machines Corporation Process for fabricating circuitry on substrates having plated through-holes
US6212769B1 (en) * 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441123B1 (ko) * 2001-02-26 2004-07-21 가부시키가이샤 도판 엔이씨 서키트 솔루션즈 인쇄배선기판 제조방법
JP2002344117A (ja) * 2001-05-14 2002-11-29 Cmk Corp 微細パターンの形成法
KR100589253B1 (ko) 2005-12-13 2006-06-19 (주)엠케이켐앤텍 금속 회로가 도금된 세라믹 보드 및 이의 제조방법
JP2010153839A (ja) * 2008-11-26 2010-07-08 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2014039073A (ja) * 2008-11-26 2014-02-27 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2014039072A (ja) * 2008-11-26 2014-02-27 Kyocer Slc Technologies Corp 配線基板の製造方法
CN114760768A (zh) * 2022-06-10 2022-07-15 四川英创力电子科技股份有限公司 一种内层阴阳铜印制电路板加工方法及印制电路板
CN114760768B (zh) * 2022-06-10 2022-08-30 四川英创力电子科技股份有限公司 一种内层阴阳铜印制电路板加工方法及印制电路板

Also Published As

Publication number Publication date
US6426011B1 (en) 2002-07-30
JP3229286B2 (ja) 2001-11-19

Similar Documents

Publication Publication Date Title
JP3229286B2 (ja) プリント回路基板の製造方法
US6418616B2 (en) Full additive process with filled plated through holes
US5137618A (en) Methods for manufacture of multilayer circuit boards
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP2009177153A (ja) 配線基板及びその製造方法
JP2002134864A (ja) 配線基板及び配線基板の製造方法
JP4060629B2 (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JPH05183259A (ja) 高密度プリント配線板の製造方法
JPH1187865A (ja) プリント配線板およびその製造方法
JP3674662B2 (ja) 配線基板の製造方法
JPH05259639A (ja) プリント配線板の製造方法
JP2004146757A (ja) 配線基板及び配線基板の製造方法
JP2002076633A (ja) 多層配線基板の製造方法及びめっき方法
JP3948105B2 (ja) 多層配線回路基板の製造方法
JP4395959B2 (ja) プリント配線板の製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
JP2003309357A (ja) プリント配線板の製造方法及びプリント配線板
JP4160813B2 (ja) 多層回路基板の製造法
JP4130873B2 (ja) プリント基板の製造方法
JPH10335786A (ja) 高密度プリント配線基板の製造方法
JP2002185134A (ja) プリント配線板及びその製造方法
JP3665036B2 (ja) プリント配線板の製造方法及びプリント配線板
JP2003168868A (ja) プリント配線板の製造方法
JP2002176262A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees