JP4160813B2 - 多層回路基板の製造法 - Google Patents

多層回路基板の製造法 Download PDF

Info

Publication number
JP4160813B2
JP4160813B2 JP2002311136A JP2002311136A JP4160813B2 JP 4160813 B2 JP4160813 B2 JP 4160813B2 JP 2002311136 A JP2002311136 A JP 2002311136A JP 2002311136 A JP2002311136 A JP 2002311136A JP 4160813 B2 JP4160813 B2 JP 4160813B2
Authority
JP
Japan
Prior art keywords
circuit board
multilayer circuit
metal foil
wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002311136A
Other languages
English (en)
Other versions
JP2004146666A (ja
Inventor
良一 豊島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2002311136A priority Critical patent/JP4160813B2/ja
Publication of JP2004146666A publication Critical patent/JP2004146666A/ja
Application granted granted Critical
Publication of JP4160813B2 publication Critical patent/JP4160813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層回路基板の製造法に関するものであり、さらに詳細にいえば、本発明は層間導通用の柱状導体を有し、層間絶縁層に電着手法で電着樹脂を用いた多層回路基板の製造法に関する。
【0002】
【従来の技術とその問題点】
電気・電子機器の更なる小型・軽量化の要求のために回路基板に於ける配線の密度は年々高くなっている。この要求に応えるために片面配線から、両面配線、さらには多層化が進められている。
【0003】
近年、多層回路基板においてはその内層の配線との電気的な導通を得るために、配線あるいは金属箔上に突起状導体をエッチングやメッキ、印刷などの手法で形成し、ここに絶縁樹脂をラミネ−トする事により、突起状導体が樹脂を貫通し、さらに金属箔を積層する事で層間の導通をこの突起状導体を介して得るという手法がある。
【0004】
しかしながら、突起状導体の樹脂への貫通は必ずしも安定せず、貫通が不十分な場合は層間の導通不良を起こしてしまう虞がある。
【0005】
【課題を解決するための手段】
電着手法は通電部に樹脂を析出する手法であり、適切な樹脂を選択することにより回路基板の配線間の絶縁にも適用可能なものである。
【0006】
そこで本発明では、多層回路基板の層間絶縁層として電着手法により形成した電着樹脂を適用するものであり、貫通不良による層間の導通不良を起こす虞のない多層回路基板の製造法を提供するものである。
【0007】
また、金属箔上にメッキ又はエッチングあるいは転写や印刷など適切な手法で柱状導体を形成し、必要に応じて特願2001−369645のように柱状導体の先端部をフォトレジストなどの非導電体でマスキングし、電着手法により絶縁膜を形成する。
【0008】
層間絶縁層に用いる電着樹脂としてはこの後配線層を形成する面が該配線層金属と接着性のある樹脂を用いる。あるいは必要に応じて層間絶縁層と該配線層金属との間に接着性の樹脂層を形成することもできる。
【0009】
また、柱状導体の先端部が樹脂により埋設される場合、研磨を行うことで柱状導体の先端部を露出させても良い。このようにして、柱状導体を有する層間絶縁層付金属箔が形成される。
【0010】
この後、層間絶縁層の電着樹脂が析出した金属箔と対向する表面に配線層を形成する。このとき、配線層の形成方法としては、層間絶縁層上に金属箔を張り合わせてサブトラクティブ法を適用できる。この場合、電着樹脂が析出した金属箔も同時に配線が形成可能である。
【0011】
配線の形成手法としては、この他、薄い金属箔を張り合わせるか、スパッタや真空蒸着のような乾式又は無電解メッキなどによる湿式の導電化層を形成し、これをシ−ド層としてセミアディティブ法により配線を形成することもできる。
【0012】
あるいは、剥離可能な基板上に所望の配線を形成し、これを層間絶縁層に位置合わせを行い転写することにより配線を形成するか、層間絶縁層上にフォトレジストなどで所望の配線とは反転した形状を形成し、これをマスクとして無電解メッキなどで配線を形成するフルアディティブ法も適用できる。
【0013】
このようにして得られた配線層及び層間絶縁層付金属箔の該金属箔を用いて所要の配線を形成できる。
【0014】
また、上記配線を形成する他の手法としては、上記金属箔を全面除去し、薄い金属箔を張り合わせるか、あるいはスパッタや真空蒸着のような乾式又は無電解メッキなどによる湿式の導電化層を形成し、これをシ−ド層としてセミアディティブ法により配線を形成することも可能である。
【0015】
あるいは、上記金属箔を全面除去し、これとは別に剥離可能な基板上に所望の配線を形成し、これを層間絶縁層に位置合わせを行い転写することにより配線を形成するか、又は同様に上記金属箔を全面除去し、層間絶縁層上にフォトレジストなどで所望の配線とは反転した形状を形成し、これをマスクとして無電解メッキなどで配線を形成するフルアディティブ法も適用できる。
【0016】
以上の方法により両面に配線層を有する回路基板が形成される。この回路基板に対し、上記手法で形成された柱状導体を有する層間絶縁層付金属箔を積層し、積層した金属箔面に上記手法で所望の配線層を形成することを繰り返すことにより多層回路基板を製作することができる。
【0017】
【発明の実施の形態】
以下、図示の実施例を参照しながら本発明をさらに説明する。図1は本発明の一実施例による多層回路基板の製造工程図である。
【0018】
この実施例では、先ず同図(1)のように銅箔12の面上に、所望の柱状導体高さの厚みを持つ銅箔11を形成し、この銅箔11にドライフィルムレジストをラミネ−トし、所定の層間接続部の箇所にエッチングマスクとなるドライフィルムレジスト13を残すように通常の露光現像工程で形成する。
【0019】
次いで、同図(2)のように銅箔11に対してエッチング処理を加えて柱状導体14を形成する。そこで、同図(3)のように柱状導体14の先端部のドライフィルムレジスト13を剥離せず電着手法により層間絶縁層15を形成する。
【0020】
さらに、同図(4)のようにドライフィルムレジスト13を剥離した段階で、層間絶縁層15及び柱状導体14の面上に一様に銅箔16を積層し、同図(5)の如く両面同時にサブトラクティブ法で所要の配線層17、18を形成する。
【0021】
そして、同図(1)〜(3)の工程を経てドライフィルムレジスト13を剥離して得られる柱状導体を有する層間絶縁層付銅箔を両面から積層し、同図(6)のようにサブトラクティブ法により他の所要の配線層19、20を形成して多層回路基板を製作する。これらの工程を繰り返すことによりさらに層数を増すことが可能である。
【0022】
【発明の効果】
本発明によれば、柱状導体が樹脂を貫通する必要がないので、層間接続不良の虞のない多層回路基板を製作することが可能である。
【図面の簡単な説明】
【図1】本発明の一実施例による多層回路基板の製造工程図。
【符号の説明】
11 銅箔
12 銅箔
13 ドライフィルムレジスト
14 柱状導体
15 層間絶縁層
16 銅箔
17 配線層
18 配線層
19 配線層
20 配線層

Claims (4)

  1. 層間導通用の柱状導体を有する多層回路基板の製造法において、金属箔上に前記柱状導体をエッチング手法で形成し、前記柱状導体の先端部をレジストでマスキングし、電着手法により層間絶縁層を形成し、前記レジストを剥離して、柱状導体を有する層間絶縁層付金属箔を形成し、前記層間絶縁層の前記金属箔と対向する側に他の金属箔を積層し、これらの金属箔に配線を形成することを特徴とする多層回路基板の製造法
  2. 層間導通用の柱状導体を有する多層回路基板の製造法において、前記柱状導体をエッチング手法で形成する際の先端部のエッチングマスクを剥離せず、電着手法により層間絶縁層を形成する際の非導電体のレジストとして残すことを特徴とする請求項1に記載の多層回路基板の製造法。
  3. 多層回路基板の製造法において、配線層と電着樹脂との間に接着性樹脂を介在させた請求項1又は2に記載の多層回路基板の製造法。
  4. 請求項1乃至3に記載の製造法にて製造された多層回路基板に更に他の層間絶縁層付金属箔を積層し、該金属箔に更に他の配線層を形成する多層回路基板の製造法。
JP2002311136A 2002-10-25 2002-10-25 多層回路基板の製造法 Expired - Fee Related JP4160813B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002311136A JP4160813B2 (ja) 2002-10-25 2002-10-25 多層回路基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002311136A JP4160813B2 (ja) 2002-10-25 2002-10-25 多層回路基板の製造法

Publications (2)

Publication Number Publication Date
JP2004146666A JP2004146666A (ja) 2004-05-20
JP4160813B2 true JP4160813B2 (ja) 2008-10-08

Family

ID=32456450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002311136A Expired - Fee Related JP4160813B2 (ja) 2002-10-25 2002-10-25 多層回路基板の製造法

Country Status (1)

Country Link
JP (1) JP4160813B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796981B1 (ko) * 2006-10-19 2008-01-22 삼성전기주식회사 인쇄회로기판 제조방법
US8008188B2 (en) * 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials

Also Published As

Publication number Publication date
JP2004146666A (ja) 2004-05-20

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP4646968B2 (ja) 回路転写用キャリア部材の製造方法
KR100701353B1 (ko) 다층 인쇄 회로 기판 및 그 제조 방법
EP3557957A1 (en) Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
TW200942120A (en) Multiple-layer flexible wiring board and its manufacturing method
KR100993342B1 (ko) 인쇄회로기판 및 그 제조방법
US7278205B2 (en) Multilayer printed wiring board and production method therefor
JP2002134864A (ja) 配線基板及び配線基板の製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
JP2005039233A (ja) ビアホールを有する基板およびその製造方法
JPH10178271A (ja) 多層配線基板の製造方法および多層配線基板
KR100726238B1 (ko) 다층 인쇄회로기판 제조방법
JP4160813B2 (ja) 多層回路基板の製造法
KR20070079794A (ko) 인쇄회로기판의 제조방법
JP2010016061A (ja) プリント配線板およびその製造方法
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP2010141164A (ja) 多層配線基板の製造方法
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP2741238B2 (ja) フレキシブルプリント配線板及びその製造方法
JP3994952B2 (ja) 半導体装置
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP4130873B2 (ja) プリント基板の製造方法
JP2002176262A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080718

R150 Certificate of patent or registration of utility model

Ref document number: 4160813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees