JP2002176262A - 多層プリント配線板及びその製造方法 - Google Patents
多層プリント配線板及びその製造方法Info
- Publication number
- JP2002176262A JP2002176262A JP2000371114A JP2000371114A JP2002176262A JP 2002176262 A JP2002176262 A JP 2002176262A JP 2000371114 A JP2000371114 A JP 2000371114A JP 2000371114 A JP2000371114 A JP 2000371114A JP 2002176262 A JP2002176262 A JP 2002176262A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- land
- plating
- wiring board
- base core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】微細な導体パターンを容易に形成可能な直上ビ
ア・ビルドアップ構造の多層プリント配線板及びその製
造方法を提供することにある。 【解決手段】複数の導体層を有するベースコア部３に貫
通孔を設けた後、この積層板表面及び上記貫通孔内にめ
っき１を施す。貫通孔の周囲以外のめっき１を除去し
て、貫通孔部に仮ランド４を形成する。ベースコア部３
の表面に、フルアディティブ工法により、本ランド９Ｂ
を形成すると共に、配線９Ａを形成する。このベースコ
ア部３の表面にビルトアップ層１０を形成する。
ア・ビルドアップ構造の多層プリント配線板及びその製
造方法を提供することにある。 【解決手段】複数の導体層を有するベースコア部３に貫
通孔を設けた後、この積層板表面及び上記貫通孔内にめ
っき１を施す。貫通孔の周囲以外のめっき１を除去し
て、貫通孔部に仮ランド４を形成する。ベースコア部３
の表面に、フルアディティブ工法により、本ランド９Ｂ
を形成すると共に、配線９Ａを形成する。このベースコ
ア部３の表面にビルトアップ層１０を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、多層プリント配線
板及びその製造方法に係り、特に、ビルドアップ配線基
板に用いるに好適な多層プリント配線板及びその製造方
法に関する。
板及びその製造方法に係り、特に、ビルドアップ配線基
板に用いるに好適な多層プリント配線板及びその製造方
法に関する。
【０００２】
【従来の技術】ビルドアップ配線基板は、従来の多層配
線基板と比較し、微細配線及びビアホールが形成できる
ことから、配線容量の大幅な向上が可能となり、ベアチ
ップ実装及びＣＳＰ(Chip Size Package)等を搭載する
多層プリント配線基板として普及してきている。ビルド
アップ配線基板は、ベースコアと呼ばれる従来の多層配
線基板の製造方法により製造した多層配線基板と、ビル
ドアップ層と呼ばれる高密度導体層及び絶縁層により構
成される。
線基板と比較し、微細配線及びビアホールが形成できる
ことから、配線容量の大幅な向上が可能となり、ベアチ
ップ実装及びＣＳＰ(Chip Size Package)等を搭載する
多層プリント配線基板として普及してきている。ビルド
アップ配線基板は、ベースコアと呼ばれる従来の多層配
線基板の製造方法により製造した多層配線基板と、ビル
ドアップ層と呼ばれる高密度導体層及び絶縁層により構
成される。
【０００３】ベースコアの外層導体層の形成方法として
は、エッチング法により形成するのが一般的である。ま
た、ベースコア部の導体層間の電気的接続には、ドリル
等により貫通孔を設けた後、この貫通孔内にめっきを施
す方法が一般的である。ビルドアップ層導体層間及びビ
ルドアップ層導体層とベースコア外層導体層間の電気的
接続には、レーザ光により非貫通孔を設けた後、この非
貫通孔内にめっきを施すレーザビア法が一般的である。
また、ビルドアップ層絶縁材に感光性材料を用いて、写
真法により非貫通孔を設けた後、この非貫通孔内にめっ
きを施すフォトビア法も実用化されている。
は、エッチング法により形成するのが一般的である。ま
た、ベースコア部の導体層間の電気的接続には、ドリル
等により貫通孔を設けた後、この貫通孔内にめっきを施
す方法が一般的である。ビルドアップ層導体層間及びビ
ルドアップ層導体層とベースコア外層導体層間の電気的
接続には、レーザ光により非貫通孔を設けた後、この非
貫通孔内にめっきを施すレーザビア法が一般的である。
また、ビルドアップ層絶縁材に感光性材料を用いて、写
真法により非貫通孔を設けた後、この非貫通孔内にめっ
きを施すフォトビア法も実用化されている。
【０００４】貫通孔と非貫通孔の組み合わせにより、ビ
ルドアップ配線基板の任意の導体層間を電気的に接続す
ることが可能となる。貫通孔と非貫通孔の設置位置関係
としては、貫通孔と平面座標において同位置となる，い
わゆる直上ビア構造とした場合、各導体層の配線収容性
に優れたものとなる。
ルドアップ配線基板の任意の導体層間を電気的に接続す
ることが可能となる。貫通孔と非貫通孔の設置位置関係
としては、貫通孔と平面座標において同位置となる，い
わゆる直上ビア構造とした場合、各導体層の配線収容性
に優れたものとなる。
【０００５】
【発明が解決しようとする課題】ここで、従来の直上ビ
ア構造ビルドアップ配線板は、ベースコア部の穴埋めス
ルーホールの表面に導電性を付与するために、ベースコ
ア表面のパネルめっきの上に２次パネル銅めっきを施し
た後、エッチング法により、穴埋めスルーホールランド
及びベースコア外層配線を形成している。したがって、
エッチング対象となる導体層は、パネルめっきと２次パ
ネルめっき１３を加えた厚さとなるため、導体厚さが厚
くなり、微細な導体パターンを形成するのが困難となる
という問題があった。
ア構造ビルドアップ配線板は、ベースコア部の穴埋めス
ルーホールの表面に導電性を付与するために、ベースコ
ア表面のパネルめっきの上に２次パネル銅めっきを施し
た後、エッチング法により、穴埋めスルーホールランド
及びベースコア外層配線を形成している。したがって、
エッチング対象となる導体層は、パネルめっきと２次パ
ネルめっき１３を加えた厚さとなるため、導体厚さが厚
くなり、微細な導体パターンを形成するのが困難となる
という問題があった。
【０００６】本発明の目的は、微細な導体パターンを容
易に形成可能な直上ビア・ビルドアップ構造の多層プリ
ント配線板及びその製造方法を提供することにある。
易に形成可能な直上ビア・ビルドアップ構造の多層プリ
ント配線板及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】（１）上記目的を達成す
るために、本発明は、複数の導体層を有する積層板に貫
通孔を設けた後、この積層板表面及び上記貫通孔内にめ
っきを施し、上記貫通孔の周囲以外の上記めっきを除去
して、上記貫通孔部に仮ランドを形成し、上記積層板の
表面に、フルアディティブ工法により、上記仮ランドに
本ランドを形成すると共に、上記積層板の表面に配線を
形成し、この積層板の表面にビルトアップ層を形成する
ようにしたものである。かかる方法により、微細な導体
パターンを容易に形成し得るものとなる。
るために、本発明は、複数の導体層を有する積層板に貫
通孔を設けた後、この積層板表面及び上記貫通孔内にめ
っきを施し、上記貫通孔の周囲以外の上記めっきを除去
して、上記貫通孔部に仮ランドを形成し、上記積層板の
表面に、フルアディティブ工法により、上記仮ランドに
本ランドを形成すると共に、上記積層板の表面に配線を
形成し、この積層板の表面にビルトアップ層を形成する
ようにしたものである。かかる方法により、微細な導体
パターンを容易に形成し得るものとなる。
【０００８】（２）また、上記目的を達成するために、
本発明は、複数の導体層を有し、穴埋めスルーホールを
有する積層板と、この積層板の表面に形成されためっき
レジストと配線とランドと、これらのめっきレジストと
配線とランドの表面に形成されたビルトアップ層とを備
えるようにしたものである。かかる構成により、微細な
導体パターンを容易に形成し得るものとなる。
本発明は、複数の導体層を有し、穴埋めスルーホールを
有する積層板と、この積層板の表面に形成されためっき
レジストと配線とランドと、これらのめっきレジストと
配線とランドの表面に形成されたビルトアップ層とを備
えるようにしたものである。かかる構成により、微細な
導体パターンを容易に形成し得るものとなる。
【０００９】
【発明の実施の形態】以下、図１を用いて、本発明の一
実施形態による多層プリント配線板及びその製造方法に
ついて説明する。図１は、本発明の一実施形態による多
層プリント配線板の製造方法を示す工程図である。
実施形態による多層プリント配線板及びその製造方法に
ついて説明する。図１は、本発明の一実施形態による多
層プリント配線板の製造方法を示す工程図である。
【００１０】最初に、図１（ａ）に示すように、ビルド
アップ配線基板のベースコア部３となる積層板は、例え
ば、ＦＲ−４、ＦＲ−５等の内層パターンを有するコア
基板をプリプレグを介して積層することにより製造す
る。次に、ドリル加工などにより貫通孔を設けた後、無
電解銅めっき等により積層板表面及び貫通孔内にパネル
銅めっき１を付与することにより、任意の層間を電気的
に接続する。次に、絶縁樹脂を印刷法により孔内に充填
させ、穴埋めスルーホール２を形成し、積層板表面を平
滑にする。なお、図示した積層板は、４層の例である
が、層数は４層に限定されることはない。
アップ配線基板のベースコア部３となる積層板は、例え
ば、ＦＲ−４、ＦＲ−５等の内層パターンを有するコア
基板をプリプレグを介して積層することにより製造す
る。次に、ドリル加工などにより貫通孔を設けた後、無
電解銅めっき等により積層板表面及び貫通孔内にパネル
銅めっき１を付与することにより、任意の層間を電気的
に接続する。次に、絶縁樹脂を印刷法により孔内に充填
させ、穴埋めスルーホール２を形成し、積層板表面を平
滑にする。なお、図示した積層板は、４層の例である
が、層数は４層に限定されることはない。
【００１１】次に、図１（ｂ）に示すように、ベースコ
ア部３の表面に形成されているパネル銅めっき１の内、
穴埋めスルーホール２の周囲の部分を残して、それ以外
の部分をエッチング法により除去し、仮ランド４を形成
する。仮ランド４の大きさとしては、製造上の誤差によ
り貫通孔にエッチングボイドが発生しない大きさとす
る。例えば、貫通孔径Ｄがφ０．３ｍｍで、ランド形成
上の直径誤差Δｄが０．０２ｍｍ、貫通孔とランドの位
置合せ誤差Δａが０．０５ｍｍ、ランド外周と貫通孔縁
の距離である残りランドの最小値ｓが０．０１ｍｍの場
合、仮ランド径(Ｌ)≧(Ｄ)＋(Δｄ)＋２×(Δａ)＋(ｓ)
の計算式より求めることができ、(Ｌ)≧０．３＋０．０
２＋２×０．０５＋０．０１から、仮ランド径は０．４
３ｍｍ以上が適当である。
ア部３の表面に形成されているパネル銅めっき１の内、
穴埋めスルーホール２の周囲の部分を残して、それ以外
の部分をエッチング法により除去し、仮ランド４を形成
する。仮ランド４の大きさとしては、製造上の誤差によ
り貫通孔にエッチングボイドが発生しない大きさとす
る。例えば、貫通孔径Ｄがφ０．３ｍｍで、ランド形成
上の直径誤差Δｄが０．０２ｍｍ、貫通孔とランドの位
置合せ誤差Δａが０．０５ｍｍ、ランド外周と貫通孔縁
の距離である残りランドの最小値ｓが０．０１ｍｍの場
合、仮ランド径(Ｌ)≧(Ｄ)＋(Δｄ)＋２×(Δａ)＋(ｓ)
の計算式より求めることができ、(Ｌ)≧０．３＋０．０
２＋２×０．０５＋０．０１から、仮ランド径は０．４
３ｍｍ以上が適当である。
【００１２】次に、図１（ｃ）に示すように、ベースコ
ア部３の表面にパラジウム等の触媒５を付与する。触媒
の付与は、ベースコア部３を薬液に浸漬することにより
行われる。次に、ベースコア部３の表面に、耐めっき性
の材料であるめっきレジスト６により、パターンを形成
する。貫通孔部に設けるめっきレジスト開口部の面積
は、製造上の誤差によりランド切れが発生しない大きさ
とする。例えば、仮ランド径Ｌがφ０．４３ｍｍで、ラ
ンド形成上の直径誤差Δｄｄが０．０１ｍｍ、仮ランド
４と穴埋めスルーホールランド８との位置合せ誤差Δａ
ａが０．０３ｍｍの場合、穴埋めスルーホールランド径
(ＴＬ)≧(Ｌ)＋(Δｄｄ)＋２×(Δａａ)の計算式より求
めることができ、穴埋めスルーホールランド径(ＴＬ)≧
０．４３＋０．０１＋２×０．０３から穴埋めスルーホ
ールランド径(ＴＬ)は０．５０ｍｍ以上が適当である。
なお、触媒付与及びめっきレジスト形成に先立ち、絶縁
樹脂の表面に微小な凹凸を形成することを目的に、過マ
ンガン酸溶液等を用いた粗化処理を実施してもよいもの
である。
ア部３の表面にパラジウム等の触媒５を付与する。触媒
の付与は、ベースコア部３を薬液に浸漬することにより
行われる。次に、ベースコア部３の表面に、耐めっき性
の材料であるめっきレジスト６により、パターンを形成
する。貫通孔部に設けるめっきレジスト開口部の面積
は、製造上の誤差によりランド切れが発生しない大きさ
とする。例えば、仮ランド径Ｌがφ０．４３ｍｍで、ラ
ンド形成上の直径誤差Δｄｄが０．０１ｍｍ、仮ランド
４と穴埋めスルーホールランド８との位置合せ誤差Δａ
ａが０．０３ｍｍの場合、穴埋めスルーホールランド径
(ＴＬ)≧(Ｌ)＋(Δｄｄ)＋２×(Δａａ)の計算式より求
めることができ、穴埋めスルーホールランド径(ＴＬ)≧
０．４３＋０．０１＋２×０．０３から穴埋めスルーホ
ールランド径(ＴＬ)は０．５０ｍｍ以上が適当である。
なお、触媒付与及びめっきレジスト形成に先立ち、絶縁
樹脂の表面に微小な凹凸を形成することを目的に、過マ
ンガン酸溶液等を用いた粗化処理を実施してもよいもの
である。
【００１３】次に、図１（ｄ）に示すように、めっきレ
ジスト１の開口部の触媒５の表面に無電解銅めっきによ
るパターン銅めっき７を施す。フルアディティブ工法に
よって、ベースコア部３の表面スルーホール部に本ラン
ド９Ｂを形成し、同時に、ベースコア外層配線層９Ａを
形成する。以上のように、パネル銅めっき１を除去した
上で、フルアディティブ工法によりベースコア外層配線
層９Ａを形成することができるため、微細な導体パター
ンを容易に形成することができる。ここで、パターン銅
めっき７の厚さｄ２は、エッチング法で設けた仮ランド
４の導体厚さｄ１とパターン銅めっきの厚さｄ２の和
が、めっきレジスト６の厚さｄ３以下となる厚さが適当
である。例えば、仮ランド４の導体厚さｄ１が１８μｍ
で、めっきレジスト６の厚さｄ３が３３μｍの場合、パ
ターン銅めっき７の厚さｄ２を１５μｍ以下とする。ま
た、パターン銅めっき７の厚さｄ２は、（ｄ３−ｄ１）
以下の範囲で、インピーダンス整合性を考慮して、適当
な厚さとすることにより、インピーダンスコントロール
を容易に行うことができる。また、パターン銅めっき７
の厚さｄ２を、めっきレジスト６の厚さｄ３と仮ランド
４の導体厚さｄ１の差以下とすることにより、表面の凹
凸を小さくして、表面研磨等の平坦化処理を不要とする
ことができる。チップ製品等を載置する場合、所定の平
坦度が要求されるが、このような場合でも、平坦化処理
を不要とできるので、作業性を向上することができる。
なお、銅めっきの方法としては、無電解銅めっきのみで
行う場合の他に、無電解銅めっきあるいは無電解ニッケ
ルめっき等の無電解フラッシュめっきを施した後に、電
気銅めっきにより厚付けを行ってもよいものである。
ジスト１の開口部の触媒５の表面に無電解銅めっきによ
るパターン銅めっき７を施す。フルアディティブ工法に
よって、ベースコア部３の表面スルーホール部に本ラン
ド９Ｂを形成し、同時に、ベースコア外層配線層９Ａを
形成する。以上のように、パネル銅めっき１を除去した
上で、フルアディティブ工法によりベースコア外層配線
層９Ａを形成することができるため、微細な導体パター
ンを容易に形成することができる。ここで、パターン銅
めっき７の厚さｄ２は、エッチング法で設けた仮ランド
４の導体厚さｄ１とパターン銅めっきの厚さｄ２の和
が、めっきレジスト６の厚さｄ３以下となる厚さが適当
である。例えば、仮ランド４の導体厚さｄ１が１８μｍ
で、めっきレジスト６の厚さｄ３が３３μｍの場合、パ
ターン銅めっき７の厚さｄ２を１５μｍ以下とする。ま
た、パターン銅めっき７の厚さｄ２は、（ｄ３−ｄ１）
以下の範囲で、インピーダンス整合性を考慮して、適当
な厚さとすることにより、インピーダンスコントロール
を容易に行うことができる。また、パターン銅めっき７
の厚さｄ２を、めっきレジスト６の厚さｄ３と仮ランド
４の導体厚さｄ１の差以下とすることにより、表面の凹
凸を小さくして、表面研磨等の平坦化処理を不要とする
ことができる。チップ製品等を載置する場合、所定の平
坦度が要求されるが、このような場合でも、平坦化処理
を不要とできるので、作業性を向上することができる。
なお、銅めっきの方法としては、無電解銅めっきのみで
行う場合の他に、無電解銅めっきあるいは無電解ニッケ
ルめっき等の無電解フラッシュめっきを施した後に、電
気銅めっきにより厚付けを行ってもよいものである。
【００１４】次に、図１（ｅ）に示すように、めっきレ
ジスト６を残したまま、ビルドアップ絶縁層１０を形成
する。ビルドアップ絶縁層１０は、例えば、スクリーン
印刷等によって形成される。次に、穴埋めスルーホール
ランド８の直上部にレーザビア法などにより非貫通孔で
あるビアホール１１を設け、無電解銅めっき等により孔
内にめっきを施す。次に、エッチング法などにより、ビ
ルドアップ外層配線１２を形成する。これによって、い
わゆる頂上ビア構造のビルドアップ配線基板を製造す
る。なお、ビルドアップ外層配線１２の形成を、フルア
ディティブ工法によって行ってもよいものである。以上
説明したように、本実施形態によれば、パネル銅めっき
を除去して、仮ランドを形成し、フルアディティブ工法
によりベースコア外層配線及び本ランドを形成するよう
にしているので、微細な導体パターンを容易に形成する
ことができる。また、フルアディティブ工法により施す
めっき厚さｄ２を、めっきレジスト６の厚さｄ３と仮ラ
ンド４の導体厚さｄ１の差以下とすることにより、表面
の凹凸を小さくして、表面研磨等の平坦化処理を不要と
することができる。さらに、フルアディティブ工法で形
成されたベースコア部表面は平滑性に優れることから、
ビルドアップ絶縁層表面を平滑に形成することが容易と
なる。これにより、絶縁層厚さ不均一による導体層間絶
縁信頼性の低下を防止することが容易となる。
ジスト６を残したまま、ビルドアップ絶縁層１０を形成
する。ビルドアップ絶縁層１０は、例えば、スクリーン
印刷等によって形成される。次に、穴埋めスルーホール
ランド８の直上部にレーザビア法などにより非貫通孔で
あるビアホール１１を設け、無電解銅めっき等により孔
内にめっきを施す。次に、エッチング法などにより、ビ
ルドアップ外層配線１２を形成する。これによって、い
わゆる頂上ビア構造のビルドアップ配線基板を製造す
る。なお、ビルドアップ外層配線１２の形成を、フルア
ディティブ工法によって行ってもよいものである。以上
説明したように、本実施形態によれば、パネル銅めっき
を除去して、仮ランドを形成し、フルアディティブ工法
によりベースコア外層配線及び本ランドを形成するよう
にしているので、微細な導体パターンを容易に形成する
ことができる。また、フルアディティブ工法により施す
めっき厚さｄ２を、めっきレジスト６の厚さｄ３と仮ラ
ンド４の導体厚さｄ１の差以下とすることにより、表面
の凹凸を小さくして、表面研磨等の平坦化処理を不要と
することができる。さらに、フルアディティブ工法で形
成されたベースコア部表面は平滑性に優れることから、
ビルドアップ絶縁層表面を平滑に形成することが容易と
なる。これにより、絶縁層厚さ不均一による導体層間絶
縁信頼性の低下を防止することが容易となる。
【００１５】また、さらに、ビルドアップ層絶縁層を形
成した後、ランド直上部に非貫通孔を設け、非貫通孔内
にめっきを施すことにより、各導体層の配線収容性に優
れるいわゆる直上ビア構造の多層プリント配線板を得る
ことができる。次に、図２を用いて、本発明の他の実施
形態による多層プリント配線板及びその製造方法につい
て説明する。図２は、本発明の他の実施形態による多層
プリント配線板の製造方法を示す工程図である。なお、
図１と同一符号は、同一部分を示している。
成した後、ランド直上部に非貫通孔を設け、非貫通孔内
にめっきを施すことにより、各導体層の配線収容性に優
れるいわゆる直上ビア構造の多層プリント配線板を得る
ことができる。次に、図２を用いて、本発明の他の実施
形態による多層プリント配線板及びその製造方法につい
て説明する。図２は、本発明の他の実施形態による多層
プリント配線板の製造方法を示す工程図である。なお、
図１と同一符号は、同一部分を示している。
【００１６】最初に、図２（ａ）に示すように、ビルド
アップ配線基板のベースコア部３となる積層板は、例え
ば、ＦＲ−４、ＦＲ−５等の内層パターンを有するコア
基板をプリプレグを介して積層することにより製造す
る。次に、ドリル加工などにより貫通孔を設けた後、無
電解銅めっき等により積層板表面及び貫通孔内にパネル
銅めっき１を付与することにより、任意の層間を電気的
に接続するスルーホール２Ａを形成する。なお、図示し
た積層板は、４層の例であるが、層数は４層に限定され
ることはない。
アップ配線基板のベースコア部３となる積層板は、例え
ば、ＦＲ−４、ＦＲ−５等の内層パターンを有するコア
基板をプリプレグを介して積層することにより製造す
る。次に、ドリル加工などにより貫通孔を設けた後、無
電解銅めっき等により積層板表面及び貫通孔内にパネル
銅めっき１を付与することにより、任意の層間を電気的
に接続するスルーホール２Ａを形成する。なお、図示し
た積層板は、４層の例であるが、層数は４層に限定され
ることはない。
【００１７】次に、図２（ｂ）に示すように、ベースコ
ア部３の表面に形成されているパネル銅めっき１の内、
スルーホール２Ａの周囲の部分を残して、それ以外の部
分をエッチング法により除去し、仮ランド４を形成す
る。仮ランド４の大きさとしては、製造上の誤差により
貫通孔にエッチングボイドが発生しない大きさとし、図
１の例と同様に、仮ランド径(Ｌ)≧(Ｄ)＋(Δｄ)＋２×
(Δａ)＋(ｓ)の計算式より求めることができる。
ア部３の表面に形成されているパネル銅めっき１の内、
スルーホール２Ａの周囲の部分を残して、それ以外の部
分をエッチング法により除去し、仮ランド４を形成す
る。仮ランド４の大きさとしては、製造上の誤差により
貫通孔にエッチングボイドが発生しない大きさとし、図
１の例と同様に、仮ランド径(Ｌ)≧(Ｄ)＋(Δｄ)＋２×
(Δａ)＋(ｓ)の計算式より求めることができる。
【００１８】次に、図２（ｃ）に示すように、積層板３
の表面にめっきレジスト等の絶縁体１３を、ラミネータ
及びプレス等によりラミネートすると同時に、スルーホ
ール２Ａ内にも絶縁体を埋め込むことにより、埋め込み
スルーホール２も同時に形成する。ここで、絶縁体１３
の厚さｄ４は、仮ランドの導体厚さｄ１以上の厚さにす
ることが望ましいものである。このように、ベースコア
に形成した貫通孔を、絶縁体のラミネートと共に埋め込
むことにより、フラット構造のベースコアを得ることが
できる。
の表面にめっきレジスト等の絶縁体１３を、ラミネータ
及びプレス等によりラミネートすると同時に、スルーホ
ール２Ａ内にも絶縁体を埋め込むことにより、埋め込み
スルーホール２も同時に形成する。ここで、絶縁体１３
の厚さｄ４は、仮ランドの導体厚さｄ１以上の厚さにす
ることが望ましいものである。このように、ベースコア
に形成した貫通孔を、絶縁体のラミネートと共に埋め込
むことにより、フラット構造のベースコアを得ることが
できる。
【００１９】次に、図２（ｄ）に示すように、積層板３
の表面の絶縁体１３を、仮ランド４の表面の位置まで、
機械研磨等により平滑に削り込む。このとき、仮ランド
４が研磨の停止層となるので、研磨を容易に行うことが
できる。
の表面の絶縁体１３を、仮ランド４の表面の位置まで、
機械研磨等により平滑に削り込む。このとき、仮ランド
４が研磨の停止層となるので、研磨を容易に行うことが
できる。
【００２０】次に、図２（ｅ）に示すように、ベースコ
ア部３の表面にパラジウム等の触媒５を付与する。触媒
の付与は、ベースコア部３を薬液に浸漬することにより
行われる。次に、ベースコア部３の表面に、耐めっき性
の材料であるめっきレジスト６により、パターンを形成
する。貫通孔部に設けるめっきレジスト開口部の面積
は、製造上の誤差によりランド切れが発生しない大きさ
とする。例えば、仮ランド径Ｌがφ０．４３ｍｍで、ラ
ンド形成上の直径誤差Δｄｄが０．０１ｍｍ、仮ランド
４と穴埋めスルーホールランド８との位置合せ誤差Δａ
ａが０．０３ｍｍの場合、穴埋めスルーホールランド径
(ＴＬ)≧(Ｌ)＋(Δｄｄ)＋２×(Δａａ)の計算式より求
めることができ、穴埋めスルーホールランド径(ＴＬ)≧
０．４３＋０．０１＋２×０．０３から穴埋めスルーホ
ールランド径(ＴＬ)は０．５０ｍｍ以上が適当である。
なお、触媒付与及びめっきレジスト形成に先立ち、絶縁
樹脂の表面に微小な凹凸を形成することを目的に、過マ
ンガン酸溶液等を用いた粗化処理を実施してもよいもの
である。
ア部３の表面にパラジウム等の触媒５を付与する。触媒
の付与は、ベースコア部３を薬液に浸漬することにより
行われる。次に、ベースコア部３の表面に、耐めっき性
の材料であるめっきレジスト６により、パターンを形成
する。貫通孔部に設けるめっきレジスト開口部の面積
は、製造上の誤差によりランド切れが発生しない大きさ
とする。例えば、仮ランド径Ｌがφ０．４３ｍｍで、ラ
ンド形成上の直径誤差Δｄｄが０．０１ｍｍ、仮ランド
４と穴埋めスルーホールランド８との位置合せ誤差Δａ
ａが０．０３ｍｍの場合、穴埋めスルーホールランド径
(ＴＬ)≧(Ｌ)＋(Δｄｄ)＋２×(Δａａ)の計算式より求
めることができ、穴埋めスルーホールランド径(ＴＬ)≧
０．４３＋０．０１＋２×０．０３から穴埋めスルーホ
ールランド径(ＴＬ)は０．５０ｍｍ以上が適当である。
なお、触媒付与及びめっきレジスト形成に先立ち、絶縁
樹脂の表面に微小な凹凸を形成することを目的に、過マ
ンガン酸溶液等を用いた粗化処理を実施してもよいもの
である。
【００２１】次に、図２（ｆ）に示すように、めっきレ
ジスト１の開口部の触媒５の表面に無電解銅めっきによ
るパターン銅めっき７を施す。フルアディティブ工法に
よって、ベースコア部３の表面スルーホール部に本ラン
ド９Ｂを形成し、同時に、ベースコア外層配線層９Ａを
形成する。以上のように、パネル銅めっき１を除去した
上で、フルアディティブ工法によりベースコア外層配線
層９Ａを形成することができるため、微細な導体パター
ンを容易に形成することができる。ここで、パターン銅
めっき７の厚さｄ２は、エッチング法で設けた仮ランド
４の導体厚さｄ１とパターン銅めっきの厚さｄ２の和
が、めっきレジスト６の厚さｄ３以下となる厚さが適当
である。例えば、仮ランド４の導体厚さｄ１が１８μｍ
で、めっきレジスト６の厚さｄ３が３３μｍの場合、パ
ターン銅めっき７の厚さｄ２を１５μｍ以下とする。ま
た、パターン銅めっき７の厚さｄ２は、（ｄ３−ｄ１）
以下の範囲で、インピーダンス整合性を考慮して、適当
な厚さとすることにより、インピーダンスコントロール
を容易に行うことができる。また、パターン銅めっき７
の厚さｄ２を、めっきレジスト６の厚さｄ３と仮ランド
４の導体厚さｄ１の差以下とすることにより、表面の凹
凸を小さくして、表面研磨等の平坦化処理を不要とする
ことができる。チップ製品等を載置する場合、所定の平
坦度が要求されるが、このような場合でも、平坦化処理
を不要とできるので、作業性を向上することができる。
なお、銅めっきの方法としては、無電解銅めっきのみで
行う場合の他に、無電解銅めっきあるいは無電解ニッケ
ルめっき等の無電解フラッシュめっきを施した後に、電
気銅めっきにより厚付けを行ってもよいものである。
ジスト１の開口部の触媒５の表面に無電解銅めっきによ
るパターン銅めっき７を施す。フルアディティブ工法に
よって、ベースコア部３の表面スルーホール部に本ラン
ド９Ｂを形成し、同時に、ベースコア外層配線層９Ａを
形成する。以上のように、パネル銅めっき１を除去した
上で、フルアディティブ工法によりベースコア外層配線
層９Ａを形成することができるため、微細な導体パター
ンを容易に形成することができる。ここで、パターン銅
めっき７の厚さｄ２は、エッチング法で設けた仮ランド
４の導体厚さｄ１とパターン銅めっきの厚さｄ２の和
が、めっきレジスト６の厚さｄ３以下となる厚さが適当
である。例えば、仮ランド４の導体厚さｄ１が１８μｍ
で、めっきレジスト６の厚さｄ３が３３μｍの場合、パ
ターン銅めっき７の厚さｄ２を１５μｍ以下とする。ま
た、パターン銅めっき７の厚さｄ２は、（ｄ３−ｄ１）
以下の範囲で、インピーダンス整合性を考慮して、適当
な厚さとすることにより、インピーダンスコントロール
を容易に行うことができる。また、パターン銅めっき７
の厚さｄ２を、めっきレジスト６の厚さｄ３と仮ランド
４の導体厚さｄ１の差以下とすることにより、表面の凹
凸を小さくして、表面研磨等の平坦化処理を不要とする
ことができる。チップ製品等を載置する場合、所定の平
坦度が要求されるが、このような場合でも、平坦化処理
を不要とできるので、作業性を向上することができる。
なお、銅めっきの方法としては、無電解銅めっきのみで
行う場合の他に、無電解銅めっきあるいは無電解ニッケ
ルめっき等の無電解フラッシュめっきを施した後に、電
気銅めっきにより厚付けを行ってもよいものである。
【００２２】次に、図２（ｇ）に示すように、めっきレ
ジスト６を残したまま、ビルドアップ絶縁層１０を形成
する。ビルドアップ絶縁層１０は、例えば、スクリーン
印刷等によって形成される。次に、穴埋めスルーホール
ランド８の直上部にレーザビア法などにより非貫通孔で
あるビアホール１１を設け、無電解銅めっき等により孔
内にめっきを施す。次に、エッチング法などにより、ビ
ルドアップ外層配線１２を形成する。これによって、い
わゆる頂上ビア構造のビルドアップ配線基板を製造す
る。なお、ビルドアップ外層配線１２の形成を、フルア
ディティブ工法によって行ってもよいものである。以上
説明したように、本実施形態によれば、パネル銅めっき
を除去して、仮ランドを形成し、フルアディティブ工法
によりベースコア外層配線及び本ランドを形成するよう
にしているので、微細な導体パターンを容易に形成する
ことができる。また、フルアディティブ工法により施す
めっき厚さｄ２を、めっきレジスト６の厚さｄ３と仮ラ
ンド４の導体厚さｄ１の差以下とすることにより、表面
の凹凸を小さくして、表面研磨等の平坦化処理を不要と
することができる。さらに、フルアディティブ工法で形
成されたベースコア部表面は平滑性に優れることから、
ビルドアップ絶縁層表面を平滑に形成することが容易と
なる。これにより、絶縁層厚さ不均一による導体層間絶
縁信頼性の低下を防止することが容易となる。
ジスト６を残したまま、ビルドアップ絶縁層１０を形成
する。ビルドアップ絶縁層１０は、例えば、スクリーン
印刷等によって形成される。次に、穴埋めスルーホール
ランド８の直上部にレーザビア法などにより非貫通孔で
あるビアホール１１を設け、無電解銅めっき等により孔
内にめっきを施す。次に、エッチング法などにより、ビ
ルドアップ外層配線１２を形成する。これによって、い
わゆる頂上ビア構造のビルドアップ配線基板を製造す
る。なお、ビルドアップ外層配線１２の形成を、フルア
ディティブ工法によって行ってもよいものである。以上
説明したように、本実施形態によれば、パネル銅めっき
を除去して、仮ランドを形成し、フルアディティブ工法
によりベースコア外層配線及び本ランドを形成するよう
にしているので、微細な導体パターンを容易に形成する
ことができる。また、フルアディティブ工法により施す
めっき厚さｄ２を、めっきレジスト６の厚さｄ３と仮ラ
ンド４の導体厚さｄ１の差以下とすることにより、表面
の凹凸を小さくして、表面研磨等の平坦化処理を不要と
することができる。さらに、フルアディティブ工法で形
成されたベースコア部表面は平滑性に優れることから、
ビルドアップ絶縁層表面を平滑に形成することが容易と
なる。これにより、絶縁層厚さ不均一による導体層間絶
縁信頼性の低下を防止することが容易となる。
【００２３】また、さらに、ビルドアップ層絶縁層を形
成した後、ランド直上部に非貫通孔を設け、非貫通孔内
にめっきを施すことにより、各導体層の配線収容性に優
れるいわゆる直上ビア構造の多層プリント配線板を得る
ことができる。
成した後、ランド直上部に非貫通孔を設け、非貫通孔内
にめっきを施すことにより、各導体層の配線収容性に優
れるいわゆる直上ビア構造の多層プリント配線板を得る
ことができる。
【００２４】また、ベースコアに形成した貫通孔を、絶
縁体のラミネートと共に埋め込むことにより、フラット
構造のベースコアを得ることができる。
縁体のラミネートと共に埋め込むことにより、フラット
構造のベースコアを得ることができる。
【００２５】
【発明の効果】本発明によれば、直上ビア・ビルドアッ
プ構造の多層プリント配線板において、微細な導体パタ
ーンを容易に形成可能となる。
プ構造の多層プリント配線板において、微細な導体パタ
ーンを容易に形成可能となる。
【図１】本発明の一実施形態による多層プリント配線板
の製造方法を示す工程図である。
の製造方法を示す工程図である。
【図２】本発明の他の実施形態による多層プリント配線
板の製造方法を示す工程図である。
板の製造方法を示す工程図である。
１…パネル銅めっき ２…穴埋めスルーホール ３…ベースコア部 ４…仮ランド ５…触媒 ６…めっきレジスト ７…パターン銅めっき ８…穴埋めスルーホールランド ９…ベースコア外層配線 １０…ビルドアップ絶縁層 １１…ビアホール １２…ビルドアップ外層配線パターン １３…絶縁体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 幸柳 博司 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 (72)発明者 山田 竜司 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 (72)発明者 高野 千啓 神奈川県秦野市堀山下１番地 株式会社日 立製作所エンタープライズサーバ事業部内 Ｆターム(参考） 5E317 AA04 AA21 AA24 CC25 CC31 CC51 CD25 CD27 GG17 5E346 CC32 DD32 DD33 DD47 FF07 FF10 FF13 HH32
Claims (2)
- 【請求項１】複数の導体層を有する積層板に貫通孔を設
けた後、この積層板表面及び上記貫通孔内にめっきを施
し、 上記貫通孔の周囲以外の上記めっきを除去して、上記貫
通孔部に仮ランドを形成し、 上記積層板の表面に、フルアディティブ工法により、上
記仮ランドに本ランドを形成すると共に、上記積層板の
表面に配線を形成し、 この積層板の表面にビルトアップ層を形成することを特
徴とする多層プリント配線板の製造方法。 - 【請求項２】複数の導体層を有し、穴埋めスルーホール
を有する積層板と、 この積層板の表面に形成されためっきレジストと配線と
ランドと、 これらのめっきレジストと配線とランドの表面に形成さ
れたビルトアップ層とを備えたことを特徴とする多層プ
リント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371114A JP2002176262A (ja) | 2000-12-06 | 2000-12-06 | 多層プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000371114A JP2002176262A (ja) | 2000-12-06 | 2000-12-06 | 多層プリント配線板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002176262A true JP2002176262A (ja) | 2002-06-21 |
Family
ID=18840891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000371114A Pending JP2002176262A (ja) | 2000-12-06 | 2000-12-06 | 多層プリント配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002176262A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091308A (ja) * | 2009-10-26 | 2011-05-06 | Denso Corp | 配線基板 |
| JP2011181630A (ja) * | 2010-02-26 | 2011-09-15 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| JP2013131731A (ja) * | 2011-11-24 | 2013-07-04 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
-
2000
- 2000-12-06 JP JP2000371114A patent/JP2002176262A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011091308A (ja) * | 2009-10-26 | 2011-05-06 | Denso Corp | 配線基板 |
| CN102056403A (zh) * | 2009-10-26 | 2011-05-11 | 株式会社电装 | 印制线路板 |
| US8426747B2 (en) | 2009-10-26 | 2013-04-23 | Denso Corporation | Printed wiring board |
| CN102056403B (zh) * | 2009-10-26 | 2013-09-04 | 株式会社电装 | 印制线路板 |
| JP2011181630A (ja) * | 2010-02-26 | 2011-09-15 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
| JP2013131731A (ja) * | 2011-11-24 | 2013-07-04 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
| JP3229286B2 (ja) | プリント回路基板の製造方法 | |
| US20030223207A1 (en) | High density laminated substrate structure and manufacture method thereof | |
| KR100701353B1 (ko) | 다층 인쇄 회로 기판 및 그 제조 방법 | |
| WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
| JP2007142403A (ja) | プリント基板及びその製造方法 | |
| JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
| KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
| JP4792673B2 (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| KR100965341B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP5188947B2 (ja) | 多層配線基板の製造方法 | |
| KR100752017B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2005039233A (ja) | ビアホールを有する基板およびその製造方法 | |
| JP4052434B2 (ja) | 多層基板及びその製造方法 | |
| JP2003124637A (ja) | 多層配線板 | |
| JP2002176262A (ja) | 多層プリント配線板及びその製造方法 | |
| JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| JP2000323841A (ja) | 多層回路基板とその製造方法 | |
| KR100658972B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2005108941A (ja) | 多層配線板及びその製造方法 | |
| JP4160813B2 (ja) | 多層回路基板の製造法 | |
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3994952B2 (ja) | 半導体装置 |