KR100796981B1 - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100796981B1
KR100796981B1 KR1020060101632A KR20060101632A KR100796981B1 KR 100796981 B1 KR100796981 B1 KR 100796981B1 KR 1020060101632 A KR1020060101632 A KR 1020060101632A KR 20060101632 A KR20060101632 A KR 20060101632A KR 100796981 B1 KR100796981 B1 KR 100796981B1
Authority
KR
South Korea
Prior art keywords
carrier
bumps
printed circuit
circuit board
substrate
Prior art date
Application number
KR1020060101632A
Other languages
English (en)
Inventor
박정우
강명삼
박정현
김지은
최종규
김상덕
정회구
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060101632A priority Critical patent/KR100796981B1/ko
Application granted granted Critical
Publication of KR100796981B1 publication Critical patent/KR100796981B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern

Abstract

인쇄회로기판 제조방법이 개시된다. 범프를 이용하여 층간 도통이 이루어지는 인쇄회로기판의 제조방법으로서, (a) 캐리어에 범프에 상응하는 음각패턴을 형성하는 단계; (a2) 음각패턴에 상응하는 개구부가 형성된 마스크를 상기 캐리어에 적층하는 단계; (b) 음각패턴에 전도성 페이스트(paste)를 충진하여 범프를 형성하는 단계; (c) 기판의 일면 또는 양면에 범프가 형성된 캐리어를 적층하는 단계; (d) 캐리어를 제거하여 범프를 노출시키는 단계; (e) 기판의 일면 또는 양면에 제1 절연층을 적층하는 단계를 포함하는 인쇄회로기판 제조방법은, 음각패턴이 형성된 캐리어를 이용하여 층간 도통을 위한 범프를 기판에 전사함으로써, 공정을 단순화 할 수 있고, 제2 절연층을 적층하는 경우, 범프 외 부분의 높이 차가 적어 패턴과 절연층간의 보이드(void)문제를 해결할 수 있다.
인쇄회로기판, 범프, 캐리어, 층간 도통

Description

인쇄회로기판 제조방법{Method for manufacturing Printed Circuit Board}
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.
도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판 제조방법에 있어서 캐리어에 전도성 페이스트를 충진하는 단계를 나타내는 단면도.
도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법에 있어서 범프가 형성된 캐리어를 기판에 적층하는방법을 나타내는 단면도.
도 4는 본 발명의 일 실시예에 따른 인쇄회로기판에 있어서 층간 도통 구조물을 절연층에 적층하는 방법을 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10: 캐리어 11: 음각패턴
13: 범프 17: 기판
18: 제1 절연층 20: 마스크
30: 제2 절연층
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
전자부품과 부품내장 기술의 발달과 더불어 회로도체를 중첩하는 다층인쇄회로기판이 개발된 이래, 최근 다층 인쇄회로기판의 고밀도화에 대한 연구가 더욱 활발히 진행되고 있다. 종래의 다층인쇄회로기판의 제조공정을 설명하면, 양면 인쇄회로기판을 제조하기 위해 양면 동박적층판을 마련하는 단계, 드릴을 이용하여 상기 양면 동박적층판에 홀을 가공하는 단계, 홀의 내부에 도금을 실시하는 단계, 상하 양면의 동박을 에칭하여 회로패턴을 형성하는 단계, 회로패턴이 형성된 다수의 양면 인쇄회로기판사이에 절연접착제인 프리프레그(prepreg)를 개재하고 가열 가압하는 단계, 상기 적층된 다층인쇄회로기판의 소정 위치에 드릴을 이용하여 홀을 형성하는 단계, 다층인쇄회로기판에 도금하여 상기 홀의 내부에 도금층을 형성함으로써 층간 도통을 완료하는 단계, 마지막으로 최외층을 에칭하여 원하는 회로패턴을 형성하는 단계를 통해 완성된다. 이러한 종래 제조방법에 의하면 층간 도통을 위해서는 홀 가공 후에 반드시 도금을 실시해야 한다는 것을 알 수 있다. 그러나 홀 내부를 도금할 경우 표면의 동박 두께도 더불어 두꺼워져서 미세한 회로패턴을 제조하기 힘들다는 문제점이 있고, 도금 공정은 시간과 비용이 많이 들 뿐만 아니라 작업환경을 악화시키는 문제점도 있었다.
본 발명은 음각패턴이 형성된 캐리어를 이용하여 층간 도통을 위한 범프를 기판에 전사함으로써, 다층인쇄회로기판 제조 시 비아홀의 가공을 위한 드릴공정 및 수 차례의 도금공정을 생략할 수 있고, 공정비를 절감할 수 있는 인쇄회로기판 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면 범프를 이용하여 층간 도통이 이루어지는 인쇄회로기판의 제조방법으로서, (a) 캐리어에 범프에 상응하는 음각패턴을 형성하는 단계; 음각패턴에 전도성 페이스트(paste)를 충진하여 범프를 형성하는 단계; (b) 기판에 상기 범프를 전사하도록, 상기 기판의 일면 또는 양면에 범프가 형성된 캐리어를 적층하는 단계; (c) 캐리어를 제거하여 범프를 노출시키는 단계; (d) 기판의 일면 또는 양면에 제1 절연층을 적층하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
층간 도통의 효율을 높이기 위하여, 범프는 관통부와, 관통부 보다 넓은 단면을 갖는 패드부로 이루어질 수 있다.
캐리어의 음각패턴에 전도성 페이스트를 충진하기 전에, 음각패턴에 상응하는 개구부가 형성된 마스크를 캐리어에 적층하는 단계를 수행할 수 있으며, 마스크는 전도성 페이스트를 충진한 후에 제거할 수 있다.
전도성 페이스트 충진 시 전도성 페이스트가 음각패턴 외부까지 과충진 된 경우 과충진 된 전도성 페이스트를 제거하는 단계를 더 포함하는 것이 바람직하다.
캐리어에, 범프에 상응하는 개구부가 형성된 제2 절연층을 적층하는 단계를 더 수행할 수 있고, 특히 제2 절연층은 경화성 물질을 포함하여 이루어지는 것이 바람직하며, 이때 캐리어를 기판에 결합 시에 제2 절연층을 경화하는 단계를 더 포함할 수 있다.
또한, 제1 절연층은 범프에 상응하는 홀이 형성되어 있는 것을 이용할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 인쇄회로기판 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2는 본 발명의 바람직한 일 실시예에 따른 인쇄회로기판 제조방법에 있어서 캐리어에 전도성 페이스트를 충진하는 방법을 나타내는 단면도이며, 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법에 있어서 범프가 형성된 캐리어를 기판에 적층하는방법을 나타내는 단면도이다. 그리고 도 4는 본 발명의 일 실시예에 따른 인쇄회로기판에 있어서, 층간 도통 구조물을 절연층에 적층하 는 방법을 나타내는 단면도이다.
도 1 내지 도 4를 참조하면, 캐리어(10), 음각패턴(11), 범프(13), 관통부(13(a)), 패드부(13(b)), 절연층(16)위에 회로패턴(15)이 형성되어 있는 기판(17), 제1 절연층(18), 동박판(19), 마스크(20), 제2 절연층(30)이 도시되어 있다.
도 1의의 순서도를 기초로 하여 도 2내지 도 4를 참조하여 본 발명의 인쇄회로기판의 제조방법의 바람직한 실시예에 대해 설명하도록 한다.
단계 S10은 캐리어(10)에 범프(13)에 상응하는 음각패턴(11)을 형성하는 단계이다. 캐리어(10)는 나중에 제거해야 하므로 제거하기 용이한 재료를 이용하며, 그 예로써 알루미늄(Al) 구리(Cu) 니켈(Ni) 등을 들 수 있다. 음각패턴(11)을 형성 시 레이저 드릴(Laser drill) 또는 메카니컬 드릴(Mechanical drill)을 이용할 수 있다.
도 2 의 (a)는 단계 S10을 나타낸다.
이때 범프(13)는 회로패턴(15)과의 접속을 좋게 하기 위해, 제1 절연체(18)를 관통하는 관통부(13(a)) 및 회로패턴(15)과 접하며 관통부(13(a)) 보다 넓은 단면을 갖는 패드부(13(b))로 이루어질 수 있다.
패드부(13(b))는 관통부(13(a)) 보다 넓은 단면을 갖기 때문에, 관통부(13(a)) 만이 존재하는 경우보다 범프(13) 와 회로패턴(15)과의 접촉 면적이 넓어지게 되어, 회로패턴(15)과의 접속력이 향상되는 것이다. 이를 위하여, 음각패 턴(11) 역시 범프의 관통부(13(a)) 및 패드부(13(b)) 에 상응하도록 단면적이 작은 음각패턴(11(a))와 단면적이 넓은 음각패턴(11(b))을 포함하는 형상으로 형성될 수 있다.
도 2내지 도 4에서는 범프(13)의 형상을 패드부(13(b))를 포함하는 형상으로 표현하였다. 그러나 반드시 이에 한정되는 것은 아니며, 패드부(13(b))를 포함하지 않는 형상의 범프(13)도 가능하며, 범프(13)의 형상은 설계상의 필요에 따라 다양하게 변경할 수 있다.
단계 S11은 음각패턴(11)에 상응하는 개구부가 형성된 마스크(20)를 캐리어(10)에 적층하는 단계이다. 단계 S21은 음각패턴(12)에 상응하는 개구부가 음각패턴(11)에 전도성 페이스트를 충진시 페이스트의 양이 음각패턴(11)에 비해 많은 경우에는 페이스트가 캐리어(10)의 표면을 따라 흐르게 되어 범프(13)간에 접속이 이루어질 수 있는데 단계 S11을 단계 S20 이전에 실시함으로써 위 문제점을 해결할 수 있다. 도 2의 (b)를 참조하면, 음각패턴 이외의 부분에 마스크(20)를 적층한 캐리어(10)가 도시되어 있다. 전도성 페이스트의 충진과정에서 음각패턴(11) 이외의 부분에 전도성 페이스트가 충진되게 되더라도 마스크(20)를 제거함으로써 전도성 페이스트를 쉽게 제거할 수 있다. 마스크(10)의 제거와 관련하여서는 아래 단계 S21에서 자세히 설명한다.
단계 S20은 음각패턴(11)에 전도성 페이스트(paste)를 충진하는 단계이다. 도 2의 (e)는 음각패턴(11)에 전도성 페이스트가 충진되어 범프(13)가 캐리어(10) 에 형성된 것을 도시하고 있다.
다만, 이전에 단계 S11을 실시한 경우에는 도2의 (c)에서와 같이 마스크(20)가 캐리어 위에 남게 되므로 마스크(20)을 제거하는 단계 S21를 추가할 수 있다. 도 2의 (c)에 도시된 바와 같이 페이스트를 충진한 후에, 마스크(20)를 제거하면 도 2의 (d)와 같은 형상으로 범프가 형성된다. 마스크(20)를 제거함으로써 마스크(20)위에 충진된 전도성 페이스트를 완벽하게 캐리어(10)로부터 제거할 수 있으므로 범프(13)간에 불필요한 전기적인 연결을 방지할 수 있다.
단계 S22는 과충진 된 전도성 페이스트를 제거하는 단계이다. 도 2의 (d) 및(e)를 참조하면, 마스크(20)를 제거한 후에 범프(13)가 음각패턴(11)보다 위로 더 충진된 경우, 과충진 된 부분의 전도성 페이스트를 제거한다. 마스크(10)를 사용하지 않은 경우에도, 음각패턴(11)에 과충진 되거나 음각패턴(11) 이외의 부분에 존재하는 전도성 페이스트를 제거하는 단계가 추가된다면, 층간 구조물의 신뢰도를 향상시킬 수 있다. 다만 전도성 페이스트의 양과 충진시 위치가 정확하다면 단계 S22를 거치지 아니하여도 도 2의 (e)와 같이 음각패턴에 정확히 범프가 형성되므로 단계 S22는 생략 가능하다.
단계 S30은 기판(17)에 범프(13)를 전사하도록, 기판(17)의 일면 또는 양면에 범프(13)가 형성된 캐리어(10)를 적층하는 단계이다. 도 3의 (b)를 참조하면, 회로패턴(15)이 형성되어 있는 기판(17)에 범프(13)가 형성된 캐리어(10)를 적층하는 단계에 관한 단면도가 도시되어 있다. 기판(17)의 회로패턴(15)과 범프(13)가 서로 전기적으로 연결되도록 적층하여 층간 도통 구조물을 형성한다.
기판(17)에 범프(13)를 전사할 때 범프(13)와 기판(17)간 결합의 신뢰도를 높이기 위하여 단계 S23을 단계 S30이전에 추가할 수 있다. 도 3의 (a)에 도시된 바와 같이 단계 S23은 범프(13)에 상응하는 개구부가 형성된 제2 절연층(30)을 적층하는 단계이다. 이는 범프(13)이외의 부분에서 전기적 연결이 일어나는 것을 방지하고, 캐리어(10)와 기판(17) 적층 시 높이 차이를 보정해주는 역할을 한다. 제2 절연층으로는 ABF(Ajinomoto Bond Film)와 같은 경화성 절연물질을 사용하는 것이 바람직하며, 이러한 제2 절연층(30)은 범프(13)가 형성된 캐리어(10)를 기판(17)에 적층할 때, 경화시켜줌으로써 층간 결합력을 높일 수 있다. 다만, 단계 S23은 본 실시예의 필수적인 단계는 아니므로 생략이 가능하다.
단계 S40은 캐리어(10)를 제거하여 범프(13)를 노출하는 단계이다. 도 3의 (c)는 캐리어(10)가 제거되어 범프(13)가 드러난 층간 도통 구조물의 단면을 도시하고 있다. 이때 앞에서 언급한 구리, 니켈 등을 이용한 캐리어(10)를 사용하는 경우, 캐리어(10)를 에칭을 통해 제거할 수 있다.
단계 S50은 기판(17)의 일면 또는 양면에 제1 절연층(18)을 적층하는 단계이다. 도 4의 (a) 및 (b)를 참조하면, 기판(17)에는 범프(13)가 형성되어 있고, 적층 시에 범프(13)에 의해 제1 절연층(18)에 홀이 형성됨으로써 층간 도통이 이루어지게 된다. 이때 범프(13)에 상응하는 홀이 형성되어 있는 제1 절연층(18)을 사용함으로써, 적층을 더욱 용이하게 수행할 수 있으며, 층간 연결의 신뢰도를 높일 수 있다.
이후, 제1 절연층(18)의 상면에 동박층(19)을 적층하고 노광 및 에칭을 수행함으로써 회로패턴을 형성할 수 있다. 이 밖에도, 제1 절연층(18)의 상면에 잉크젯 방식을 통하여 금속잉크를 선택적으로 토출하는 방법으로 회로패턴을 형성할 수도 있다. 이러한 회로패턴 형성 방법은 상술한 것 이 외에도, 필요에 따라 다양하게 변경할 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따른 인쇄회로기판 제조방법은, 음각패턴이 형성된 캐리어를 이용하여 층간 도통을 위한 범프를 기판에 전사함으로써, 공정을 단순화 할 수 있고, 제2 절연층을 적층하는 경우, 범프 외 부분의 높이 차가 적어 패턴과 절연층간의 보이드(void)문제를 해결할 수 있다.

Claims (8)

  1. 범프(bump)를 이용하여 층간 도통이 이루어지는 인쇄회로기판의 제조방법으로서,
    (a1) 캐리어에 상기 범프에 상응하는 음각패턴을 형성하는 단계;
    (a2) 상기 음각패턴에 상응하는 개구부가 형성된 마스크를 상기 캐리어에 적층하는 단계;
    (b) 상기 음각패턴에 전도성 페이스트(paste)를 충진하여 상기 범프를 형성하는 단계;
    (c) 기판에 상기 범프를 전사하도록, 기판의 일면 또는 양면에 상기 범프가 형성된 상기 캐리어를 적층하는 단계;
    (d) 상기 캐리어를 제거하여 상기 범프를 노출시키는 단계;
    (e) 상기 기판의 일면 또는 양면에 제1 절연층을 적층하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 단계 (b) 이후에,
    상기 마스크를 제거하는 단계를 더 수행하는 인쇄회로기판 제조방법.
  5. 제 1항에 있어서,
    상기 단계 (c) 이전에,
    과충진 된 상기 전도성 페이스트를 제거하는 단계를 더 수행하는 인쇄회로기판 제조방법.
  6. 제 1항에 있어서,
    상기 단계 (c) 이전에,
    상기 캐리어에, 상기 범프에 상응하는 개구부가 형성된 제2 절연층을 적층하 는 단계를 더 수행하는 인쇄회로기판 제조방법.
  7. 제 6항에 있어서,
    상기 제2 절연층은 경화성 물질을 포함하여 이루어지며, 상기 단계 (c)는 상기 제2 절연층을 경화하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  8. 제 1항에 있어서,
    상기 제1 절연층에는 상기 범프에 상응하는 홀이 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
KR1020060101632A 2006-10-19 2006-10-19 인쇄회로기판 제조방법 KR100796981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060101632A KR100796981B1 (ko) 2006-10-19 2006-10-19 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101632A KR100796981B1 (ko) 2006-10-19 2006-10-19 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR100796981B1 true KR100796981B1 (ko) 2008-01-22

Family

ID=39218877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101632A KR100796981B1 (ko) 2006-10-19 2006-10-19 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR100796981B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990567B1 (ko) 2008-05-15 2010-10-29 삼성전기주식회사 랜드리스 인쇄회로기판 및 그 제조방법
KR101019157B1 (ko) * 2008-11-17 2011-03-04 삼성전기주식회사 인쇄회로기판 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374733B1 (en) * 1998-12-07 2002-04-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing ceramic substrate
JP2002271020A (ja) 2001-03-08 2002-09-20 Toshiba Chem Corp プリント配線板、ビルドアップ配線板およびその製造方法
JP2004146666A (ja) * 2002-10-25 2004-05-20 Nippon Mektron Ltd 多層回路基板及びその製造法
JP2004172522A (ja) * 2002-11-22 2004-06-17 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374733B1 (en) * 1998-12-07 2002-04-23 Matsushita Electric Industrial Co., Ltd. Method of manufacturing ceramic substrate
JP2002271020A (ja) 2001-03-08 2002-09-20 Toshiba Chem Corp プリント配線板、ビルドアップ配線板およびその製造方法
JP2004146666A (ja) * 2002-10-25 2004-05-20 Nippon Mektron Ltd 多層回路基板及びその製造法
JP2004172522A (ja) * 2002-11-22 2004-06-17 Matsushita Electric Ind Co Ltd プリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990567B1 (ko) 2008-05-15 2010-10-29 삼성전기주식회사 랜드리스 인쇄회로기판 및 그 제조방법
KR101019157B1 (ko) * 2008-11-17 2011-03-04 삼성전기주식회사 인쇄회로기판 제조방법

Similar Documents

Publication Publication Date Title
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
KR100782407B1 (ko) 회로기판 제조방법
TWI621388B (zh) Method for manufacturing multilayer printed wiring board and multilayer printed wiring board
JP2007142403A (ja) プリント基板及びその製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP4994988B2 (ja) 配線基板の製造方法
JP2013187255A (ja) 配線基板の製造方法
JP4460013B2 (ja) 配線基板の製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
WO2004017689A1 (ja) 多層プリント配線板及びその製造方法
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
KR100796981B1 (ko) 인쇄회로기판 제조방법
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
JP2013122962A (ja) 配線基板
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP4824972B2 (ja) 回路配線基板及びその製造方法
JP4429712B2 (ja) 基板前駆体の製造方法
JP4610633B2 (ja) 配線基板の製造方法
JP4503698B2 (ja) 配線基板の製造方法
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
WO2012164719A1 (ja) 部品内蔵基板及びその製造方法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee