KR100990567B1 - 랜드리스 인쇄회로기판 및 그 제조방법 - Google Patents

랜드리스 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100990567B1
KR100990567B1 KR1020080045078A KR20080045078A KR100990567B1 KR 100990567 B1 KR100990567 B1 KR 100990567B1 KR 1020080045078 A KR1020080045078 A KR 1020080045078A KR 20080045078 A KR20080045078 A KR 20080045078A KR 100990567 B1 KR100990567 B1 KR 100990567B1
Authority
KR
South Korea
Prior art keywords
layer
bump
circuit
insulating layer
copper foil
Prior art date
Application number
KR1020080045078A
Other languages
English (en)
Other versions
KR20090119190A (ko
Inventor
박준형
유제광
류창섭
이응석
장태은
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080045078A priority Critical patent/KR100990567B1/ko
Publication of KR20090119190A publication Critical patent/KR20090119190A/ko
Application granted granted Critical
Publication of KR100990567B1 publication Critical patent/KR100990567B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명에 따른 랜드리스 인쇄회로기판 및 그 제조방법은, 제1 동박층의 일면에 범프를 형성하는 단계, 상기 범프가 형성된 상기 제1 동박층에 절연층을 적층하는 단계, 상기 절연층 상에 제2 동박층을 적층하는 단계, 상기 제1 동박층 및 상기 제2 동박층을 패터닝 하여 제1 회로층 및 제2 회로층을 형성하는 단계 및 상기 제1 회로층 및 상기 제2 회로층을 가압하여 상기 절연층 및 상기 범프에 매립시키는 단계를 포함하며, 상기 제1 회로층 및 상기 제2 회로층 중 상기 범프에 매립되는 회로패턴은 상기 범프의 직경보다 작은 폭을 갖는 것을 특징으로 하며, 범프로 층간 접속을 하고, 랜드리스 구조를 채용함으로써 박형화와 고밀도화를 동시에 구현할 수 있다.
랜드리스, 도전성 페이스트, 매립, 인쇄회로기판

Description

랜드리스 인쇄회로기판 및 그 제조방법{A landless printed circuit board and a fabricating method of the same}
본 발명은 랜드리스 인쇄회로기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는, 도전성 페이스트로 이루어진 범프로 층간 접속을 하고, 회로층 중 범프와 연결되는 회로패턴의 폭을 범프의 직경보다 작게 형성함으로써 박형화와 고밀도화를 동시에 구현할 수 있는 랜드리스 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 따라 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
이러한 요구에 대응하기 위하여 랜드리스(landless) 구조가 제안되고 있으며, 도 1은 종래의 일 예에 따른 랜드리스 구조를 갖는 인쇄회로기판을 도시한 개략 측단면도이며, 도 2 내지 도 7은 도 1에 도시된 인쇄회로기판의 제조방법을 설 명하기 위한 각 공정별 단면도이다. 참고로, 도 1은 미국 특허공보 제5,510,580호(1996년 4월 23일 등록)에 개시되어 있다.
도 1을 참조하면, 종래의 일 예에 따른 랜드리스 구조를 갖는 인쇄회로기판은 블라인드 홀(42)의 내벽에 형성된 도전층(62)이 기판 표면의 회로패턴(72)과 직접 연결됨으로써 상부 랜드를 배제한 형태의 구조를 갖는 것을 특징으로 한다.
이하에서, 도 1에 도시된 종래의 일 예에 따른 인쇄회로기판을 제조하는 방법을 도 2 내지 7을 참조하여 간략히 설명하면 다음과 같다.
도 2에 도시된 바와 같이, 내층 회로(50)와 연결되는 블라인드 홀(42)이 구비된 베이스 기판(40)이 제공되고, 도 3에 도시된 바와 같이, 블라인드 홀(42)을 포함하는 베이스 기판(40)의 표면 위에 동도금층과 같은 도전층(60)이 헝성된다.
다음으로, 도 4에 도시된 바와 같이, 도전층(60) 위로 감광성 레지스트(80)를 형성하고, 특정한 마스크(92)를 포함하는 마스크 패턴(90)을 이용하여 노광시킨다. 이때 감광성 레지스트(80)는 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)이고, 이는 빛을 받는 부분이 변형되어 후속공정에서 현상액에 의해 제거되는 특징을 갖는다. 마스크(92)는 블라인드 홀(42)에 대응하여 형성되며, 이후 현상액에 의해 블라인드 홀(42)을 제외한 부분의 감광성 레지스트가 제거됨으로써 도 5에 도시된 바와 같은 구조를 이룬다
다음으로, 도 6에 도시된 바와 같이, 베이스 기판 표면의 도전층(60)을 제거하여 블라인드 홀 내부의 도전층(62)만을 남기고, 그 후에 블라인드 홀(42) 내부에 잔류한 감광성 레지스트를 제거한다. 마지막으로, 도 7에 도시된 바와 같이, 예를 들면, 포토리소그래피(photo-rithography) 공정을 이용하여 베이스 기판(40)의 표면에 블라인드 홀 내부의 도전층(62)과 연결되는 회로 패턴(72)을 형성한다. 이 회로 패턴(72)은 블라인드 홀 주변에 상부 랜드를 형성하지 않고 구성됨을 특징으로 한다.
이러한 종래의 일 예에 따른 인쇄회로기판은 상부 랜드를 형성하지 않는다는 점에서 유리한 점이 있으나, 블라인드 홀 내부에 도전층을 형성하는 공정과 베이스 기판 표면에 회로 패턴을 형성하는 공정 각각에서 노광, 현상 등을 포함하는 공정이 반복 실시되어야 하기 때문에 그 제조공정이 복잡해지고 그에 따라 비용 및 공정시간의 증가를 가져올 수 있다. 또한, 블라인드 홀 위에 솔더 범프(solder bump)를 형성할 수 없어 별도의 솔더 범프 형성용 패드가 필요하고, 블라인드 홀의 내벽 도금층에 회로패턴이 접속하는 경우 접촉 불량이 발생할 가능성이 높은 문제점이 있었다.
한편, 도 8은 종래의 다른 예에 따른 랜드리스 구조를 갖는 인쇄회로기판을 도시한 개략 측단면도이다.
도 8을 참조하면, 종래의 다른 예에 따른 랜드리스 구조를 갖는 인쇄회로기판은 베이스 기판(99)에 형성된 비아홀의 내벽에 필도금층(95)이 형성되고, 필도금층(95)이 기판표면의 회로패턴(97)과 직접 연결됨으로써 상부 랜드를 배제한 형태의 구조를 갖는 것을 특징으로 한다.
그러나, 이러한 종래의 다른 예에 따른 인쇄회로기판 또한 상부 랜드를 형성하지 않는다는 점에서 유리한 점이 있으나, 비아홀 위에 솔더 범프를 형성할 수 없 어 별도의 솔더 범프 형성용 패드가 필요하고, 비아홀에 필도금층을 형성하는 공정으로 인해 비용이 증가하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 층간 연결을 위한 범프를 도전성 페이스트로 형성하여 회로패턴의 매립이 가능한 랜드리스 구조를 가지며, 이러한 구조를 통해 기판의 박판화 및 고밀도화를 동시에 달성할 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은, 도전성 페이스트로 형성된 범프로 층간연결함으로써 층간연결을 위해 비아홀을 형성하고, 비아홀에 도금층을 형성하는 공정이 필요없는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명에 따른 랜드리스 인쇄회로기판은,
절연층;
상기 절연층의 일면에 상기 절연층과 평평하도록 매립된 제1 회로층;
상기 절연층의 타면에 상기 절연층과 평평하도록 매립된 제2 회로층; 및
상기 제1 회로층과 상기 제2 회로층 사이에 전기적 접속을 위해 형성된 도전성 페이스트로 이루어진 범프
를 포함하고, 상기 제1 회로층 및 상기 제2 회로층 중 상기 범프와 연결되는 회로패턴은 상기 범프의 직경보다 작은 폭을 가지며, 상기 범프의 일면 및 타면에 각각 매립되는 것을 특징으로 한다.
여기서, 상기 도전성 페이스트는 Ag 페이스트인 것을 특징으로 한다.
본 발명에 따른 랜드리스 인쇄회로기판의 제조방법은,
(A) 제1 동박층의 일면에 범프를 형성하는 단계;
(B) 상기 범프가 형성된 상기 제1 동박층에 절연층을 적층하는 단계;
(C) 상기 절연층 상에 제2 동박층을 적층하는 단계;
(D) 상기 제1 동박층 및 상기 제2 동박층을 패터닝 하여 제1 회로층 및 제2 회로층을 형성하는 단계; 및
(E) 상기 제1 회로층 및 상기 제2 회로층을 가압하여 상기 절연층 및 상기 범프에 매립시키는 단계를 포함하며,
상기 제1 회로층 및 상기 제2 회로층 중 상기 범프에 매립되는 회로패턴은 상기 범프의 직경보다 작은 폭을 갖는 것을 특징으로 한다.
이때, 상기 (A) 단계에서, 상기 범프는 스크린 프린트 방식에 의해 형성되는 것을 특징으로 한다.
또한, 상기 (E) 단계에서, 상기 제1 회로층 및 상기 제2 회로층의 가압은 상기 절연층 및 상기 범프가 반경화 상태에서 수행되는 것을 특징으로 한다.
따라서, 본 발명은 범프를 도전성 페이스트로 형성함으로써 회로패턴의 매립이 용이한 랜드리스 구조를 가지며, 이러한 구조를 통해 고밀도 박판형 인쇄회로기판을 제조할 수 있다.
또한, 본 발명은 도전성 페이스트로 이루어진 범프를 이용하여 층간연결함으로써 비아홀 형성 공정이나 비아홀 내벽에 도금층을 형성하는 공정이 필요없어 제 조공정을 단축시킬 수 있다.
또한, 본 발명은 회로패턴이 범프에 매립된 구조로 형성되어 별도의 솔더 범프용 패드의 필요 없이 바로 그 위에 솔더 범프를 형성할 수 있는 장점을 갖는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 랜드리스 인쇄회로기판 및 그 제조방법을 상세히 설명한다.
도 9는 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이고, 도 10 내지 도 11은 도 9에 도시된 인쇄회로기판의 랜드리스 구조를 나타내는 도면이며, 도 12 내지 도 16은 도 9에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조방법을 설명하기 위한 공정별 단면도이다.
도 9 내지 도 11을 참조하면, 본 발명의 바람직한 실시예에 따른 랜드리스 인쇄회로기판(100)은 절연층(103), 제1 및 제2 회로층(105, 106), 및 범프(102)를 포함하여 구성된다.
절연층(103)은 하나 이상의 열경화성 수지를 혼합한 조성물로 이루어질 수 있다. 열경화성 수지 조성물은 에폭시 수지, 시안산 에스테르 수지, 비스말레이미드 수지, 폴리이미드 수지, 관능기 함유 폴리페닐렌 에테르 수지 등의 수지가 단독 또는 2 종 이상 배합된 조성으로 이루어진다. 필요에 따라, 통상의 열가소성 수지 역시 배합하여 사용할 수 있다.
제1 회로층(105) 및 제2 회로층(106)은 절연층(103)의 양면에 각각 형성되며, 층간 회로층의 전기적 접속을 위한 범프(102)와 연결되어 있다.
여기서, 제1 회로층(105) 및 제2 회로층(106) 중 범프(102)와 연결되는 제1 회로패턴(105a) 및 제2 회로패턴(106a)은 그 폭이 범프의 직경보다 작게 형성되어 범프(102)에 매립된다. 이러한 구조를 채용함으로써 랜드리스 구조가 형성된다.
도 10 및 도 11에는 랜드리스 구조가 도시되어 있다. 이를 참조하면, 제2 회로층 중 범프(102)와 연결되는 제2 회로패턴(106a)의 폭이 범프의 직경보다 작게 형성되어 범프(102)에 수용되는 구조가 도시되어 있다. 즉, 제2 회로패턴(106a)는 범프(102)에 평평하게 매립된 구조를 갖기 때문에 그 위로 솔더 범프(미도시)가 바로 연결될 수 있다.
범프(102)는 제1 회로층(105)과 제2 회로층(106)을 연결하기 위한 것으로서 도전성 페이스트로 형성된다.
여기서 도전성 페이스트 범프(102)는 Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.
도 12 내지 도 16은 도 9에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 그 제조공정을 설명하면 다음과 같다. 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
먼저, 도 12에 도시한 바와 같이, 제1 동박층(101)의 일면에 도전성 페이스트로 범프(102)를 형성한다.
여기서, 제1 동박층(101)은 도전성 페이스트로 범프(102) 형성이 가능하도록 일정강도 이상을 갖는 것이 바람직하다.
또한, 범프(102)는 스크린 프린트(screen print) 방식에 의해 인쇄될 수 있다. 스크린 프린트는 개구부가 형성된 마스크(mask)를 통하여 도전성 페이스트 전사 과정을 거쳐 범프를 인쇄하는 방식이다. 즉, 마스크의 개구부의 위치를 정렬하고, 도전성 페이스트를 마스크의 상부면에 도포한다. 그리고, 스퀴지(squeegee) 등을 이용하여 도전성 페이스트를 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 제1 동박층(101) 상에 전사되며, 원하는 모양과 높이로 인쇄하는 것이 가능하다. 물론, 다른 공지의 방법으로 범프(102)를 인쇄하는 것 또한 본 발명의 범주 내에 포함된다 할 것이다.
한편, 범프(102)를 형성하는 도전성 페이스트는 도전성이 있는 재료이면 사용 가능하며, 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있다.
다음, 도 13에 도시한 바와 같이, 범프(102)가 형성된 제1 동박층(101)에 절연층(103)을 적층한다. 이때, 절연층 인쇄된 범프(102)의 높이보다 작은 두께를 갖도록 형성하는 것이 바람직하며, 이는 접촉 또는 무접촉 방식에 의해 형성될 수 있다.
여기서, 접촉 방식은 범프(102)가 형성된 제1 동박층(101)에 절연층(103)을 적층하는 것이다. 여기서, 범프(102)는 절연층(103)을 관통하도록 절연층(103) 보다 강도가 큰 것이 바람직하며, 절연층(103)은 열경화성 수지로 형성된 반경화 상태의 프리프레그가 바람직하다. 바람직하게는, 절연층(103)은 범프(102)의 높이보다 작은 두께를 가지므로, 범프(102)는 그 높이만큼 절연층(103)을 관통하게 된다.
한편, 비접촉 방식은 잉크젯 프린팅 방식에 의해 절연수지 분말을 코팅하는 것이다. 이 비접촉 방식은, 접촉방식에서 범프(102)가 절연층(103)을 관통함에 따라 힘을 받음으로써 발생할 수 있는 범프(102)의 형상 변화 또는 범프(102)와 절연층(103) 사이의 미세한 간극의 발생과 같은 문제가 최소화되는 점에서 유용하다.
다음, 도 14에 도시한 바와 같이, 절연층(103) 상에 제2 동박층(104)을 적층한다.
여기서, 제2 동박층(104)은 진공상태에서 절연층(103) 및 범프(102)를 연화 온도 이상으로 가열하여 반경화 상태로 만들고, 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 가압함으로써 절연층(103) 상에 적층된다. 이와 같이, 제2 동박층(104)을 가압함으로써 제2 동박층(104)은 범프(102)와 연결되게 된다.
한편, 표면이 평평한 프레스판에 의해 가압되기 때문에 그 압력이 절연층(103)에 균등하게 전달됨으로써 기판 전체의 휨이나 뒤틀림을 방지할 수 있으며, 진공상태에서 가압하기 때문에 절연층(103) 등에 기포등이 발생하지 않게 된다.
다음, 도 15에 도시한 바와 같이, 제1 동박층(101) 및 제2 동박층(104)을 패터닝하여 제1 회로층(105) 및 제2 회로층(106)을 형성한다.
여기서, 제1 회로층(105) 및 제2 회로층(106)은 서브트랙티브(subtractive) 방식과 같은 통상의 회로층 형성공정을 이용하여 제조될 수 있다.
다음, 도 16에 도시한 바와 같이, 제1 회로층(105) 및 제2 회로층(106)을 가압하여 절연층(103)에 매립시킨다.
여기서, 제1 회로층(105) 및 제2 회로층(106)은 진공상태에서 절연층(103) 및 범프(102)를 연화온도 이상으로 가열하여 반경화 상태로 만들고, 스테인레스 판과 같은 프레스판을 이용하여 가압함으로써 매립될 수 있다. 이 프레스판은 표면이 평평하기 때문에 제1 회로층(105) 및 제2 회로층(106)이 절연층(103)과 평평하도록 매립되게 된다. 이와 같이 표면이 평평한 프레스판을 이용하여 가압함으로써 별도의 평탄화 공정을 수행할 필요 없이 매립된 구조의 회로층이 형성된다.
또한, 제1 회로층(105) 및 제2 회로층(106) 중 범프(102)와 연결되는 제1 회로패턴(105a) 및 제2 회로패턴(106a)은 그 폭이 범프(102)의 직경보다 작게 형성된채로 범프(102)에 매립된다.
이와 같은 공정에 의해 도 9에 도시한 바와 같은 랜드리스 인쇄회로기판(100)이 제조된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 랜드리스 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래의 일 예에 따른 랜드리스 구조를 갖는 인쇄회로기판을 도시한 개략 측단면도이다.
도 2 내지 도 7은 도 1에 도시된 인쇄회로기판의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 8은 종래의 다른 예에 따른 랜드리스 구조를 갖는 인쇄회로기판을 도시한 개략 측단면도이다.
도 9는 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 나타내는 도면이다.
도 10 내지 도 11은 도 9에 도시된 인쇄회로기판의 랜드리스 구조를 나타내는 도면이다.
도 12 내지 도 16은 도 9에 도시된 인쇄회로기판을 제조하는 본 발명의 바람직한 실시예에 따른 제조방법을 설명하기 위한 공정별 단면도이다.
<도면 부호의 설명>
101 : 제1 동박층 102 : 범프
103 : 절연층 104 : 제2 동박층
105 : 제1 회로층 105a : 제1 회로패턴
106 : 제2 회로층 106a : 제2 회로패턴

Claims (5)

  1. 절연층;
    상기 절연층에 평평하고 상기 절연층의 일면에 회로층이 노출되도록 매립된 제1 회로층;
    상기 절연층에 평평하고 상기 절연층의 타면에 회로층이 노출되도록 매립된 제2 회로층; 및
    상기 제1 회로층과 상기 제2 회로층 사이에 전기적 접속을 위해 형성된 도전성 페이스트로 이루어진 범프
    를 포함하고,
    상기 제1 회로층 및 상기 제2 회로층 중 상기 범프와 연결되는 회로패턴은 상기 범프의 직경보다 작은 폭을 가지며, 상기 범프의 일면 및 타면에 각각 매립되는 것을 특징으로 하는 랜드리스 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 도전성 페이스트는 Ag 페이스트인 것을 특징으로 하는 랜드리스 인쇄회로기판.
  3. (A) 제1 동박층의 일면에 범프를 형성하는 단계;
    (B) 상기 범프가 형성된 상기 제1 동박층에 절연층을 적층하는 단계;
    (C) 상기 절연층 상에 제2 동박층을 적층하는 단계;
    (D) 상기 제1 동박층 및 상기 제2 동박층을 패터닝 하여 제1 회로층 및 제2 회로층을 형성하는 단계; 및
    (E) 상기 제1 회로층 및 상기 제2 회로층을 진공상태에서 가압하여 상기 절연층 및 상기 범프에 매립시키는 단계
    를 포함하며,
    상기 제1 회로층 및 상기 제2 회로층 중 상기 범프에 매립되는 회로패턴은 상기 범프의 직경보다 작은 폭을 갖는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
  4. 청구항 3에 있어서,
    상기 (A) 단계에서, 상기 범프는 스크린 프린트 방식에 의해 형성되는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
  5. 청구항 3에 있어서,
    상기 (E) 단계에서, 상기 제1 회로층 및 상기 제2 회로층의 가압은 상기 절연층 및 상기 범프가 반경화 상태에서 수행되는 것을 특징으로 하는 랜드리스 인쇄회로기판의 제조방법.
KR1020080045078A 2008-05-15 2008-05-15 랜드리스 인쇄회로기판 및 그 제조방법 KR100990567B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080045078A KR100990567B1 (ko) 2008-05-15 2008-05-15 랜드리스 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080045078A KR100990567B1 (ko) 2008-05-15 2008-05-15 랜드리스 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090119190A KR20090119190A (ko) 2009-11-19
KR100990567B1 true KR100990567B1 (ko) 2010-10-29

Family

ID=41602916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080045078A KR100990567B1 (ko) 2008-05-15 2008-05-15 랜드리스 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100990567B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113286413A (zh) * 2021-04-01 2021-08-20 珠海精路电子有限公司 散热电路板及其制造工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374068A (ja) 2001-06-14 2002-12-26 Kyocera Chemical Corp 多層プリント配線板の製造方法
KR100782404B1 (ko) 2006-10-27 2007-12-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100796981B1 (ko) 2006-10-19 2008-01-22 삼성전기주식회사 인쇄회로기판 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002374068A (ja) 2001-06-14 2002-12-26 Kyocera Chemical Corp 多層プリント配線板の製造方法
KR100796981B1 (ko) 2006-10-19 2008-01-22 삼성전기주식회사 인쇄회로기판 제조방법
KR100782404B1 (ko) 2006-10-27 2007-12-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20090119190A (ko) 2009-11-19

Similar Documents

Publication Publication Date Title
JP2007266196A (ja) 多層プリント配線板及びその製造方法
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
KR100990576B1 (ko) 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR101006603B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004327510A (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
KR101022965B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR100990567B1 (ko) 랜드리스 인쇄회로기판 및 그 제조방법
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
JP5766387B2 (ja) 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR100990613B1 (ko) 인쇄회로기판 및 그 제조방법
JP6016017B2 (ja) 接着シート付きプリント配線板の製造方法及びそれを用いた貼り合せプリント配線板の製造方法
KR100648235B1 (ko) 다층 인쇄회로기판 제조방법
KR20230142604A (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
JP5926898B2 (ja) 配線基板の製造方法
JP4408135B2 (ja) プリント配線板およびその製造方法
KR100871031B1 (ko) 인쇄회로기판의 범프 형성방법
KR101149036B1 (ko) 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee