KR20120046602A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20120046602A
KR20120046602A KR1020100108342A KR20100108342A KR20120046602A KR 20120046602 A KR20120046602 A KR 20120046602A KR 1020100108342 A KR1020100108342 A KR 1020100108342A KR 20100108342 A KR20100108342 A KR 20100108342A KR 20120046602 A KR20120046602 A KR 20120046602A
Authority
KR
South Korea
Prior art keywords
bump
layer
circuit board
printed circuit
insulating layer
Prior art date
Application number
KR1020100108342A
Other languages
English (en)
Inventor
이응석
염광섭
손경진
황미선
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100108342A priority Critical patent/KR20120046602A/ko
Priority to US13/007,474 priority patent/US20120103671A1/en
Priority to TW100104772A priority patent/TW201220999A/zh
Publication of KR20120046602A publication Critical patent/KR20120046602A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 목적은 한 층의 회로층 및 절연층으로 구성된 인쇄회로기판을 사용함으로써 박형화, 소형화된 반도체 패키지의 구현이 가능하고, 스크린 인쇄법을 적용하여 범프를 형성함으로써 공정 시간 단축, 가공 비용 절감 효과가 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다. 더 나아가, 연마 공정을 대신하여 코이닝(coining) 공정을 채택함으로써, 연마 공정을 진행하는 과정에서 발생하는 인쇄회로기판의 휨 문제를 개선할 수 있는 인쇄회로기판의 제조방법을 제공하기 위한 것이다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 산업의 발달에 따라 많은 전자 기기에 메모리칩이 탑재된 패키지의 사용량이 급증하고 있다. 최근 들어, 전자 제품의 소형화, 경량화 및 다기능화에 맞추어 전자 제품 패키지의 박형화가 필요하게 되었고, 이에 따라, 패키지를 구성하는 중요한 구성부품의 하나인 인쇄회로기판의 박형화 또는 고밀도화가 요구되고 있다. 한편, 패키지의 사용량이 급증하면서 패키지를 제조하고 공급하는 패키지 생산업체 또한 늘어나고 있으며, 패키지의 공급량이 증가함에 따라 패키지의 가격 경쟁이 심화되고 있다. 이러한 시장 상황으로 인해, 패키지를 구성하는 인쇄회로기판의 제조비용을 낮추기 위한 연구가 진행되고 있다.
도 1 내지 도 5는 종래 기술에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도이며, 이를 참고하여 종래기술의 문제점을 설명한다.
먼저, 도 1에 도시한 바와 같이, 절연층의 양면에 동박이 적층된 동박적층판(10)을 구비하고, CNC 드릴(Computerized Numerical Control Drill), YAG 레이저(Yttrimium Aliminum Garnet laser) 또는 CO2 레이저 등을 이용하여 관통홀(20)을 형성한다. 이후, 관통홀(20) 내부를 포함한 동박적층판(10) 전면에 화학적 동도금을 수행하여 동도금층(15)을 형성한다. 이는 후술할 공정에서 관통홀(20) 내부에 충진되는 도전성 페이스트(30)와 관통홀(20) 내벽 사이의 접착력을 향상시키기 위한 공정이다.
다음, 도 2에 도시한 바와 같이, 도전성 페이스트(30)로 관통홀(20) 내부를 충진한다. 상기 도전성 페이스트(30) 충진 방법을 구체적으로 설명하면, 먼저, 관통홀(20)과 대응하는 부분이 노출되도록 홀이 형성된 마스크(33)를 동박적층판(10)의 일면에 접하도록 위치시키고, 마스크(33)의 상면에 도전성 페이스트(30)를 구비한 후, 스퀴즈(35)를 이용하여 도전성 페이스트(30)를 마스크(33)의 홀 밖으로 밀어낸다. 이렇게 하여 도전성 페이스트(30)가 마스크(33)의 홀을 통해 관통홀(20)로 빠져 나오면서 관통홀(20)에 채워진다.
다음, 도 3에 도시한 바와 같이, 관통홀(20) 내부에 채워진 도전성 페이스트(30)를 경화시키고, 과충진으로 인해 동박적층판(10)으로부터 돌출된 도전성 페이스트(30) 및 동박 표면에 형성한 화학적 동도금층(15)을 브러쉬(40)를 이용한 연마공정으로 제거한다.
다음, 도 4에 도시한 바와 같이, 동박적층판(10)의 표면에 화학적 동도금 및 전기적 동도금을 수행함으로써, 동박층 및 동도금층(50)의 두께를 두껍게 한다. 동박층 및 동도금층(50)은 후술할 공정에서 회로층으로 형성될 구성으로서, 이들의 두께를 두껍게 하여 회로층의 신뢰성을 개선하기 위함이다.
다음, 도 5에 도시한 바와 같이, 상기 동박층 및 동도금층(50)을 선택적으로 에칭하여 제거함으로써 회로층(55)을 형성하고, 절연층의 양면에 솔더 레지스트(60)를 도포함으로써 인쇄회로기판(11)을 형성한다.
여기서, 종래 기술에 따른 인쇄회로기판은 절연층에 의해 절연된 회로층을 전기적으로 연결하기 위해서는 관통홀(20)을 가공하는 공정, 관통홀(20) 내부를 도금하는 공정이 수반되어야 하였기 때문에, 공정 시간 및 가공 비용이 증가하는 문제가 있었다.
또한, 도전성 페이스트(30)를 관통홀(20) 내부에 충진한 후, 과충진된 도전성 페이스트(30)를 제거하기 위해서는 브러쉬(40)를 사용하여 동박적층판(10)의 양면을 연마하는 공정을 수행하여야 한다. 그러나, 박형화된 인쇄회로기판의 요구가 많아지면서 기본적으로 동박적층판의 두께가 얇아졌기 때문에, 연마공정을 진행하는 과정에서 인쇄회로기판의 휨 불량이 발생하는 문제가 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로, 본 발명의 목적은 회로층을 전기적으로 연결하기 위한 관통홀 형성 및 관통홀 내부 도금 공정을 대신하여, 회로층에 범프를 인쇄하는 방식을 채택함으로써, 범프 형성을 위한 공정 시간을 단축하고, 가공 비용을 낮출 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
또한, 본 발명의 목적은 한 층의 회로층 및 절연층으로 구성되는 인쇄회로기판에 반도체칩을 실장한 반도체 패키지를 구현함으로써 박형화, 소형화된 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 회로층의 일면에 형성되고 양 단 표면이 편평한 원뿔대 형상의 범프 및 상기 범프에 관통되도록 상기 회로층의 일면에 형성된 절연층을 포함하여 구성된다.
여기서, 상기 회로층의 타면에 형성되고, 상기 회로층의 패드부가 노출되도록 제1 개구부가 형성된 제1 솔더 레지스트 및 상기 절연층에 형성되고, 상기 범프가 노출되도록 제2 개구부가 형성된 제2 솔더 레지스트를 더 포함하는 것을 특징으로 한다.
또한, 상기 제1 개구부에 의해 노출된 상기 패드부에 형성된 제1 솔더볼 및 상기 제1 솔더볼을 매개로 하여 상기 패드부와 통전되도록 상기 제1 솔더 레지스트 상에 실장된 반도체칩을 더 포함하는 것을 특징으로 한다.
또한, 상기 제2 개구부에 의해 노출된 상기 범프에 형성된 제2 솔더볼을 더 포함하는 것을 특징으로 한다.
또한, 상기 범프는 상기 절연층의 표면으로부터 돌출되도록 형성된 것을 특징으로 한다.
한편, 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 금속층의 일면에 범프를 인쇄하는 단계, (B) 상기 범프에 관통되도록 상기 금속층의 일면에 절연층을 적층하는 단계, (C) 상기 절연층으로부터 노출된 범프를 코이닝하여 편평한 표면을 형성하는 단계 및 (D) 상기 금속층을 패터닝하여 회로층을 형성하는 단계를 포함하여 구성된다.
여기서, 상기 (D) 단계 이후에 (E) 상기 회로층에 제1 솔더 레지스트를 형성하고, 상기 절연층에 제2 솔더 레지스트를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에 (F) 상기 제1 솔더 레지스트를 가공하여 상기 회로층의 패드부가 노출되도록 제1 개구부를 형성하고, 상기 제2 솔더 레지스트를 가공하여 상기 범프가 노출되도록 제2 개구부를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (F) 단계 이후에 상기 제1 개구부에 의해 노출된 상기 패드부에 제1 솔더볼을 형성하고, 상기 제1 솔더볼을 매개로 하여 상기 패드부와 통전되도록 상기 제1 솔더 레지스트 상에 반도체칩을 실장하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (F) 단계 이후에 상기 제2 개구부에 의해 노출된 상기 범프에 제2 솔더볼을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 범프는 상기 절연층의 표면으로부터 돌출되도록 형성되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해 질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판은 한 층의 회로층 및 절연층으로 구성되므로, 상기 인쇄회로기판에 반도체칩을 실장함으로써, 박형화, 소형화된 반도체 패키지의 구현이 가능한 장점이 있다.
또한, 회로층을 전기적으로 연결하기 위해 관통홀 형성 공정 및 관통홀 내부 도금 공정이 불필요하기 때문에, 범프를 형성하는데 소요되는 공정 시간을 단축 가능하고, 가공 비용을 효율적으로 절감할 수 있는 장점이 있다.
더 나아가, 연마 공정을 대신하여 코이닝(coining) 공정을 채택함으로써, 연마 공정을 진행하는 과정에서 발생하는 인쇄회로기판의 휨 문제를 개선할 수 있는 장점이 있다.
도 1 내지 도 5는 종래 기술에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도;
도 6은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도; 및
도 7 내지 도 13은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해 질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들어 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
인쇄회로기판의 구조
도 6은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.
도 6에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100)은, 회로층(115), 회로층(115)의 일면에 형성된 원뿔대 형상의 범프(120), 회로층(115)의 일면에 형성된 절연층(130), 회로층(115)의 타면에 형성되고, 회로층(115)의 패드부(115')가 노출되도록 제1 개구부(145)가 형성된 제1 솔더 레지스트(140), 절연층(130)에 형성되고 범프(120)가 노출되도록 제2 개구부(155)가 형성된 제2 솔더 레지스트(150)를 포함하는 구성이다. 여기서, 범프(120)는 절연층(130)의 표면으로부터 돌출되도록 형성된다.
또한, 제1 개구부(145)에 의해 노출된 패드부(115')에 형성된 제1 솔더볼(160), 제1 솔더볼(160)을 매개로 하여 패드부(115')와 통전되도록 제1 솔더 레지스트(140) 상에 실장된 반도체칩(180)을 더 포함할 수 있다.
또한, 제2 개구부(155)에 의해 노출된 범프(120)에 형성된 제2 솔더볼(170)을 더 포함할 수 있다.
먼저, 상기 회로층(115)은 본 실시예에 따른 인쇄회로기판을 제작함에 있어서, 금속층(110; 도 7 참조)이 선택적으로 패터닝되어 형성된 것이다. 그 구성 재질에는 제한이 없으나, 일반적으로 사용되는 동박으로 형성되는 것이 바람직하다. 더 나아가, 상기 금속층(110)이 존재함으로써 동박적층판은 소정의 강성을 유지하게 되고, 이로 인해 가공 중 발생하는 휨(warpage) 현상이 억제된다.
상기 범프(120)는 회로층(115)의 일면에 형성되고, 양단 표면이 편평한 원뿔대의 형상을 갖는다. 범프(120)는 도전성 페이스트로 형성되는데, 범프(120)를 형성하는 도전성 페이스트는 예를 들어, Ag, Pd, Pt, Ni, Ag/Pd 중 하나가 사용될 수 있으며, 전도성을 갖는 물질이라면 그 재료는 제한이 없이 사용 가능하다. 또한, 범프(120)는 절연층(130)을 관통하도록 절연층(130)보다 강도가 큰 것이 바람직하다. 이때, 범프(120)는 후술할 절연층(130)의 표면으로부터 돌출되어 형성된다. 즉, 범프(120)의 높이(범프(120) 양단 표면 사이의 길이)는 절연층(130)의 높이(절연층(130)의 두께 만큼의 길이)보다 높다.
상기 절연층(130)은 범프(120)에 관통되도록 금속층(110; 도 8 참조)의 일면에 형성된다. 여기서, 절연층(130)은 인쇄회로기판에 일반적으로 사용되는 절연소재로 형성할 수 있으며, 예를 들어 프리프레그(PPG;prepreg)와 같은 복합 고분자 수지, FR-4, BT 등 에폭시계 수지 또는 ABF(Ajinomoto Build-up Film) 등을 포함할 수 있다. 절연층(130)은 인쇄된 범프(120)의 높이보다 작은 두께를 갖도록 형성하는 것이 바람직하다.
상기 솔더 레지스트(140,150)는 회로층(115)의 타면 및 절연층(130) 상에 형성된다. 솔더 레지스트(140,150)는 '인쇄회로기판(100)의 회로 패턴을 덮어 부품의 실장 시에 이루어지는 납땜에 의해 원하지 않는 접속을 방지하는 피막'을 의미하며, 인쇄회로기판(100)의 회로패턴을 보호하는 보호재 및 회로간의 절연성을 부여하는 역할을 담당한다. 회로층(115)의 타면에 형성된 제1 솔더 레지스트(140)에는 회로층(115)의 패드부(115')가 노출되도록 오픈된 제1 개구부(145)가 형성된다. 제1 개구부(145)에 제1 솔더볼(160)이 형성되고, 제1 솔더볼(160)을 통해 패드부(115') 및 반도체칩(180)이 통전된다. 절연층(130)에 형성된 제2 솔더 레지스트(150)에는 범프(120)가 노출되도록 오픈된 제2 개구부(155)가 형성된다. 제2 개구부(155)에 제2 솔더볼(170)이 형성되고, 제2 솔더볼(170)을 통해 마더보드 또는 타 전자부품이 전기적으로 연결된다.
상기 솔더볼(160,170)은 타 전자부품 또는 마더보드와 인쇄회로기판을 전기적으로 연결시키는 역할을 하는 구성이다. 제1 솔더볼(160)은 제1 솔더 레지스트(140)에 형성된 제1 개구부(145)에 부착되어, 제1 솔더 레지스트(140) 상에 실장되는 반도체칩(180)을 인쇄회로기판의 회로층(115)과 통전시키고, 제2 솔더볼(170)은 제2 솔더 레지스트(150)에 형성된 제2 개구부(155)에 부착되어, 마더보드 또는 타 전자부품을 인쇄회로기판의 범프(120)와 통전시킨다.
인쇄회로기판의 제조방법
도 7 내지 도 13은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 단면도이다.
도 7 내지 도 13에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판의 제조방법은, (A) 금속층(110)의 일면에 원뿔형의 범프(120)를 인쇄하는 단계, (B) 범프(120)에 관통되도록 금속층(110)의 일면에 절연층(130)을 적층하는 단계, (C) 절연층(130)으로부터 노출된 범프(120)를 코이닝하여 편평한 표면을 형성하는 단계, (D) 금속층(110)을 패터닝하여 회로층(115)을 형성하는 단계, (E) 회로층(115)에 제1 솔더 레지스트(140)를 형성하고, 절연층(130)에 제2 솔더 레지스트(150)를 형성하는 단계, (F) 제1 솔더 레지스트(140)를 가공하여 회로층(115)의 패드부(115')가 노출되도록 제1 개구부(145)를 형성하고, 제2 솔더 레지스트(150)를 가공하여 범프(120)가 노출되도록 제2 개구부(155)를 형성하는 단계를 더 포함하여 구성된다.
먼저, 도 7에 도시한 바와 같이, 금속층(110)의 일면에 범프(120)를 인쇄한다. 이 때 범프(120)는 스크린 프린트(screen print) 방식에 의해 인쇄될 수 있다. 스크린 프린트 방식은 개구부가 형성된 마스크를 통하여 도전성 페이스트의 전사 과정을 거쳐 범프(120)를 인쇄하는 방식이다. 먼저, 금속층(110)을 구비하고, 범프(120)가 형성될 위치와 동일한 위치에 개구부가 형성된 마스크를 준비한다. 지그(미도시) 위에 금속층(110)을 올려놓은 후, 범프(120)가 인쇄될 위치에 마스크의 개구부가 일치하도록 마스크를 정렬하여 금속층(110) 위에 배치한다. 마스크의 일측단부터 타측단에 이르기까지 도전성 페이스트를 스퀴지 등으로 밀면, 개구부를 통하여 도전성 페이스트가 압출되면서 금속층(110) 상에 전사된다. 스크린 프린트 방식을 따르면 마스크의 두께나 형상을 선택함으로써 원하는 높이와 형상으로 범프(120)를 형성하는 것이 가능하다. 다만, 본 발명에서는 범프(120)의 높이가 150㎛ 이상이 되도록 형성하는 것이 바람직하다. 물론, 다른 공지의 방법으로 범프(120)를 인쇄하는 것 또한 본 발명의 범주 내에 포함된다고 할 것이다. 이때, 압출되어 인쇄되는 도전성 페이스트는 점도가 높기 때문에 도전성 페이스트를 인쇄한 후에는 건조 공정을 통해 도전성 페이스트를 건조하여 범프(120)를 형성한다. 한편, 범프(120)는 후술할 절연층(130)이 관통되도록 절연층(130)보다 강도가 큰 것이 바람직하다.
다음, 도 8에 도시한 바와 같이, 범프(120)에 관통되도록 금속층(110)의 일면에 절연층(130)을 적층한다. 이때, 절연층(130)은 인쇄된 범프(120)의 높이보다 작은 두께를 갖도록 형성하는 것이 바람직하다. 금속층(110)에 절연층(130)을 형성하는 방법으로는 접촉방식과 비접촉방식이 있다. 먼저, 접촉방식은 열경화성 수지로 형성된 반경화 상태의 프리프레그 등의 절연자재를 범프(120)가 형성된 금속층(110)의 일면과 마주보도록 배치하고, 금속층(110)에 절연자재를 물리적으로 적층시켜 범프(120)가 절연자재를 관통하도록 하는 방식이다. 비접촉방식은 잉크젯 프린트 방식에 의해 절연수지 분말을 코팅하는 방식으로서, 접촉방식에서 범프(120)가 절연층(130)을 관통함에 따라 힘을 받음으로써 발생할 수 있는 범프(120)의 형상 변화 또는 범프(120)와 절연층(130) 사이의 미세한 간극의 발생과 같은 문제가 최소화되도록 한다. 절연층(130)이 범프(120)를 관통하도록 금속층(110)에 적층되면, 원뿔형 범프(120)의 뽀족한 부분은 절연층(130)을 완전 관통하여 절연층(130)의 표면으로부터 노출되어 돌출된다.
다음, 도 9에 도시한 바와 같이, 절연층(130)으로부터 노출된 범프(120)를 코이닝(coining)하여 편평한 표면을 형성한다. 만일 코이닝(coining) 공정을 거치지 않게 되면 범프(120)의 끝부분이 절연층(130)의 표면 위로 돌출되므로, 범프(120)의 끝부분이 뾰족한 상태에서 솔더볼이나 반도체칩(180) 등과 접촉하는 경우, 양자의 접합 정도가 떨어지게 된다. 또한, 도전성 페이스트가 금속층(110)에 인쇄된 후 건조 공정을 거치게 되면, 범프(120)의 점도가 낮아지기 때문에, 솔더볼 또는 반도체칩(180)의 접합 순간에 소정의 압력이 주어진다고 하더라도 전기적으로 안정된 접합을 이루지는 못한다. 따라서, 압인공정장치의 프레스(미도시됨)를 사용하여 범프(120)의 끝부분을 압인(coining;코이닝)하여 편평한 표면을 형성함으로써, 제2 솔더볼(170)과 범프(120) 사이의 접합 신뢰성을 높일 수 있다.
다음, 도 10에 도시한 바와 같이, 금속층(110)을 패터닝하여 회로층(115)을 형성한다. 제조 초기에 일정 두께 이상의 금속층(110)을 선택함으로써 추가적인 패널 도금 공정 없이 회로층(115)을 형성할 수 있고, 여기서, 회로층(115)은 텐팅(TENTING) 방식과 같은 통상의 회로패턴 형성 공정을 이용하여 제조될 수 있다. 먼저, 금속층(110) 표면에 에칭 레지스트를 도포한 후, 이를 패터닝하여 에칭 레지스트 패턴을 형성한다. 이후, 텐팅(TENTING) 공법을 적용하여, 금속층(110)을 선택적으로 에칭함으로써 회로층(115)을 형성하고, 상기 에칭 레지스트 패턴을 제거한다.
다음, 도 11에 도시한 바와 같이, 회로층(115)에 제1 솔더 레지스트(140)를 형성하고, 절연층(130)에 제2 솔더 레지스트(150)를 형성한다. 제1 솔더 레지스트(140)는 회로층(115)을 보호하고, 제2 솔더 레지스트(150)는 절연층(130) 및 절연층(130)으로부터 돌출되어 있는 범프(120)를 보호하는 역할을 한다.
다음, 도 12에 도시한 바와 같이, 제1 솔더 레지스트(140)를 가공하여 회로층(115)의 패드부(115')가 노출되도록 제1 개구부(145)를 형성하고, 제2 솔더 레지스트(150)를 가공하여 범프(120)가 노출되도록 제2 개구부(155)를 형성한다. 제1 개구부(145)는 제1 솔더볼(160)을 매개로 반도체칩(180)과 회로층(115)의 패드부(115')가 통전되도록 오픈되어 형성된다. 제2 개구부(155)는 제2 솔더볼(170)을 매개로 마더보드 또는 타 전자부품이 통전되도록 오픈되어 형성된다. 솔더 레지스트(140,150)에 개구부(145,155)를 형성하는 방법은 공지된 기술을 적용하고, 그 제조 공정을 설명하면 다음과 같다.
먼저, 건조기를 이용하여 가열하는 방식으로 회로층(115) 및 절연층(130)에 도포된 솔더 레지스트(140,150)를 가건조한다. 솔더 레지스트(140,150)가 가건조된 동박적층판에 사전에 솔더 레지스트 패턴이 형성된 아트 워크 필름(art work film)을 밀착시킨 후, 자외선에 노출시켜 솔더 레지스트 패턴에 대응하는 부분의 솔더 레지스트(140,150)를 경화시킨다. 솔더 레지스트 패턴 부분이 경화된 동박적층판을 현상 장치를 이용하여 경화되지 않은 부분의 솔더 레지스트(140,150)를 제거하여 솔더 레지스트 패턴을 형성한다. 솔더 레지스트 패턴이 형성된 동박적층판을 자외선에 노출시켜 솔더 레지스트를 경화시킨다. 이후, 솔더 레지스트 패턴이 경화된 동박적층판을 건조기를 이용하여 가열하는 방식으로 솔더 레지스트(140,150)를 열경화시킨다.
다음, 도 13에 도시한 바와 같이, 제1 개구부(145)에 의해 노출된 패드부(115')에 제1 솔더볼(160)을 형성하고, 제1 솔더볼(160)을 매개로 하여 패드부(115')와 통전되도록 제1 솔더 레지스트(140) 상에 반도체칩(180)을 실장한다. 또한, 제2 개구부(155)에 의해 노출된 범프(120)에 제2 솔더볼(170)을 형성한다. 솔더볼(160,170) 형성 방법은 공지의 기술을 적용할 수 있으며, 대표적으로 용융 땜납에 패드 전극을 접촉시키는 용융 땜납 방법, 솔더 페이스트(solder paste)를 스크린 인쇄하고 리플로우(reflow)하는 스크린 인쇄법, 패드 전극 상에 솔더볼을 탑재해 리플로우하는 솔더볼법, 패드 전극에 땜납 도금을 실시하는 도금법 등이 있다.
이상 본 발명을 바람직한 실시예에 대하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해 질 것이다.
100 : 인쇄회로기판 110 : 금속층
115 : 회로층 115' : 패드부
120 : 범프 130 : 절연층
140 : 제1 솔더 레지스트 145 : 제1 개구부
150 : 제2 솔더 레지스트 155 : 제2 개구부
160 : 제1 솔더볼 170 : 제2 솔더볼
180 : 반도체칩

Claims (11)

  1. 회로층의 일면에 형성되고 양 단 표면이 편평한 원뿔대 형상의 범프; 및
    상기 범프에 관통되도록 상기 회로층의 일면에 형성된 절연층;
    을 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 회로층의 타면에 형성되고, 상기 회로층의 패드부가 노출되도록 제1 개구부가 형성된 제1 솔더 레지스트; 및
    상기 절연층에 형성되고, 상기 범프가 노출되도록 제2 개구부가 형성된 제2 솔더 레지스트;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 제1 개구부에 의해 노출된 상기 패드부에 형성된 제1 솔더볼; 및
    상기 제1 솔더볼을 매개로 하여 상기 패드부와 통전되도록 상기 제1 솔더 레지스트 상에 실장된 반도체칩;
    을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  4. 청구항 2에 있어서,
    상기 제2 개구부에 의해 노출된 상기 범프에 형성된 제2 솔더볼;
    을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 범프는 상기 절연층의 표면으로부터 돌출되도록 형성된 것을 특징으로 하는 인쇄회로기판.
  6. (A) 금속층의 일면에 범프를 인쇄하는 단계;
    (B) 상기 범프에 관통되도록 상기 금속층의 일면에 절연층을 적층하는 단계;
    (C) 상기 절연층으로부터 노출된 상기 범프를 코이닝(coining)하여 편평한 표면을 형성하는 단계; 및
    (D) 상기 금속층을 패터닝하여 회로층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 회로층에 제1 솔더 레지스트를 형성하고, 상기 절연층에 제2 솔더 레지스트를 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 (E) 단계 이후에,
    (F) 상기 제1 솔더 레지스트를 가공하여 상기 회로층의 패드부가 노출되도록 제1 개구부를 형성하고, 상기 제2 솔더 레지스트를 가공하여 상기 범프가 노출되도록 제2 개구부를 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 (F) 단계 이후에,
    상기 제1 개구부에 의해 노출된 상기 패드부에 제1 솔더볼을 형성하고, 상기 제1 솔더볼을 매개로 하여 상기 패드부와 통전되도록 상기 제1 솔더 레지스트 상에 반도체칩을 실장하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 8에 있어서,
    상기 (F) 단계 이후에,
    상기 제2 개구부에 의해 노출된 상기 범프에 제2 솔더볼을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 6에 있어서,
    상기 범프는 상기 절연층의 표면으로부터 돌출되도록 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020100108342A 2010-11-02 2010-11-02 인쇄회로기판 및 그 제조방법 KR20120046602A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100108342A KR20120046602A (ko) 2010-11-02 2010-11-02 인쇄회로기판 및 그 제조방법
US13/007,474 US20120103671A1 (en) 2010-11-02 2011-01-14 Printed circuit board and method for manufacturing the same
TW100104772A TW201220999A (en) 2010-11-02 2011-02-14 Printed circuit board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100108342A KR20120046602A (ko) 2010-11-02 2010-11-02 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120046602A true KR20120046602A (ko) 2012-05-10

Family

ID=45995401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100108342A KR20120046602A (ko) 2010-11-02 2010-11-02 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20120103671A1 (ko)
KR (1) KR20120046602A (ko)
TW (1) TW201220999A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101487150B1 (ko) * 2013-04-09 2015-02-10 대양전기공업 주식회사 금속 다이아프램형 압력센서의 제조방법
KR20150018551A (ko) 2012-05-23 2015-02-23 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 고장 검출 시스템, 생성 회로 및 프로그램

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543920B (zh) * 2010-12-21 2015-04-29 中芯国际集成电路制造(北京)有限公司 芯片尺寸封装方法及封装结构
US9026517B2 (en) * 2012-12-13 2015-05-05 International Business Machines Corporation Searching a vertex in a path

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150018551A (ko) 2012-05-23 2015-02-23 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 고장 검출 시스템, 생성 회로 및 프로그램
KR101487150B1 (ko) * 2013-04-09 2015-02-10 대양전기공업 주식회사 금속 다이아프램형 압력센서의 제조방법

Also Published As

Publication number Publication date
TW201220999A (en) 2012-05-16
US20120103671A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
JP6133549B2 (ja) 配線基板及び配線基板の製造方法
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR100653249B1 (ko) 메탈코어, 패키지 기판 및 그 제작방법
JP5955023B2 (ja) 部品内蔵印刷配線板及びその製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US10779406B2 (en) Wiring substrate
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US10720392B2 (en) Wiring substrate
JP2017084997A (ja) プリント配線板及びその製造方法
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
JP6715618B2 (ja) プリント配線板
KR101969647B1 (ko) 포스트를 구비한 회로기판 제조방법
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
KR101140882B1 (ko) 범프를 구비한 인쇄회로기판 및 그 제조방법
JP7184679B2 (ja) プリント配線板およびその製造方法
JP3918828B2 (ja) 半導体装置
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
US20230180398A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2011238843A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP2010067834A (ja) 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application