JP2010067834A - 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板 - Google Patents

電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板 Download PDF

Info

Publication number
JP2010067834A
JP2010067834A JP2008233503A JP2008233503A JP2010067834A JP 2010067834 A JP2010067834 A JP 2010067834A JP 2008233503 A JP2008233503 A JP 2008233503A JP 2008233503 A JP2008233503 A JP 2008233503A JP 2010067834 A JP2010067834 A JP 2010067834A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
layer wiring
built
prepreg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008233503A
Other languages
English (en)
Other versions
JP5766387B2 (ja
Inventor
Takeshi Tsunoda
剛 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008233503A priority Critical patent/JP5766387B2/ja
Publication of JP2010067834A publication Critical patent/JP2010067834A/ja
Application granted granted Critical
Publication of JP5766387B2 publication Critical patent/JP5766387B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】電子部品と配線パターンとの間を、空隙を形成することなく絶縁部材で充填し、前記電子部品と前記配線パターンとの密着力を向上させて、前記電子部品の前記配線パターンからの剥離を防止してなる電子部品内蔵配線板を提供する。
【解決方法】第1の支持体上に形成された第1の金属膜上に、接続部材を介して電子部品が接続されてなる電子部品積層体と、第2の支持体上に形成された第2の金属膜上に、バンプ及びこのバンプが貫通するようにプリプレグを形成してなるプリプレグ積層体とを、前記プリプレグ積層体が上下反転するようにして積層し、前記第1の支持体及び前記第2の支持体を介して、前記電子部品積層体及び前記プリプレグ積層体を上下方向から加熱加圧プレスした後、前記第1の金属膜及び前記第2の金属膜をパターニングして、互いに対向してなる2層の配線パターンを形成して、電子部品内蔵型の2層配線基板を得る。
【選択図】図9

Description

本発明は、電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板に関し、特に配線パターン間に配置された絶縁部材中に電子部品が埋設されてなる電子部品実装配線板の製造に適した、電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板に関する。
近年の電子機器の高性能化・小型化の流れの中、回路部品の高密度、高機能化が一層求められている。かかる観点より、回路部品を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。このような要求に答えるべく、現在では配線板を多層化することが盛んに行われている。
このような多層化配線板においては、複数の配線パターンを互いに略平行となるようにして配置し、前記配線パターン間に絶縁部材を配し、半導体部品などの電子部品は前記絶縁部材中に前記配線パターンの少なくとも1つと電気的に接続するようにして埋設するとともに、前記絶縁部材間を厚さ方向に貫通した層間接続体(ビア)を形成し、前記複数の配線パターンを互いに電気的に接続するようにしている(例えば、特許文献1参照)。
従来、上述した電子部品内蔵配線板は、例えばBit(ビー・スクエア・イット)によって製造していた。この製造方法は、以下のような工程に従って目的とする電子部品内蔵配線板を得る。すなわち、絶縁部材(プリプレグ)を介して互いに略平行となるように配置された一対の配線パターンを有し、これらの配線パターンが適宜層間接続体によって厚さ方向に電気的に接続されてなる配線基板上に、前記配線パターンと電気的に接続するようにして電子部品を配置して、電子部品搭載型の配線基板を形成するとともに、同様な構成の電子部品非搭載型の配線基板を準備し、これらの配線基板同士を加熱下で加圧して積層させることによって形成する(例えば、非特許文献1参照)。
前記配線基板同士を積層させる際には、前記配線基板を加熱することから前記絶縁部材(プリプレグ)が流動化するようになり、前記絶縁部材(プリプレグ)によって前記電子部品との間に形成された空隙、特に前記電子部品と前記配線パターンとの空隙が充填されるようになる。
しかしながら、上記電子部品の大きさが縮小するにつれて、溶融した前記絶縁部材の前記空隙への回り込みが不十分となり、前記空隙を完全に埋設することができなくなってきている。このため、前記電子部品と前記配線パターンとの間には、上記空隙が残存してしまう結果となっていた。
一方、実装工程における加熱によって前記はんだ材がリフローしてしまうと、前記電子部品と前記配線パターンとの間には上記絶縁部材が存在せずに空隙となっていることから、前記空隙を基点としたデラミ(膨れ、剥離)の発生する可能性が高まるとともに、前記空隙部内のはんだ材がリフローしてしまい、電子部品内蔵配線板の短絡の原因となってしまうという問題があった。
特開2003−197849号 ビルドアップ多層プリント配線板技術(2000年6月20日、日刊工業新聞社発行)
本発明は、電子部品と配線パターンとの間を、空隙を形成することなく絶縁部材で充填し、前記電子部品と前記配線パターンとの密着力を向上させて、前記電子部品の前記配線パターンからの剥離を防止してなる電子部品内蔵配線板を提供することを目的とする。
上記目的を達成すべく、本発明は、
第1の支持体上に第1の金属膜を形成するとともに、前記第1の金属膜上に接続部材を介して電子部品を接続し、電子部品積層体を形成する工程と、
第2の支持体上に第2の金属膜を形成し、前記第2の金属膜上に導電性材料からなるバンプを形成するとともに、前記バンプが貫通するようにプリプレグを形成して、プリプレグ積層体を形成する工程と、
前記プリプレグ積層体を上下反転させ、前記バンプが前記電子部品積層体の前記第1の金属膜と接触するようにして、前記電子部品積層体及び前記プリプレグ積層体を積層するとともに、前記第1の支持体及び前記第2の支持体を介して、前記電子部品積層体及び前記プリプレグ積層体を上下方向から加熱加圧プレスする工程と、
前記第1の金属膜及び前記第2の金属膜をパターニングして、互いに対向してなる2層の配線パターンを形成することを特徴とする、電子部品内蔵型の2層配線基板の製造方法に関する。
また、本発明は、互いに対向してなる2層の配線パターン間に配置した絶縁部材中に、少なくとも一方の主面の少なくとも一部が露出するようにして電子部品が埋設され、前記2層の配線パターンが層間接続体で電気的に接続されてなることを特徴とする、電子部品内蔵型の電子部品内蔵型の2層配線基板に関する。
本発明の製造方法によれば、従来のように電子部品を配線パターン上に搭載した配線基板に代えて、例えば前記電子部品を絶縁部材中に埋設し、その少なくとも一方の主面の少なくとも一部が露出してなる、上述した本発明の電子部品内蔵型の2層配線基板を得ることができる。
したがって、前記2層配線基板の、前記電子部品の前記主面が露出した側に、従来構成の配線基板における絶縁部材が位置するようにして、前記2層配線基板及び前記配線基板を加熱下、積層することにより、前記電子部品の前記露出した主面上には、前記配線基板の前記絶縁部材が流動化して流れ込むようになる。
一方、前記電子部品は前記2層配線基板の絶縁部材中に埋設されているので、前記電子部品の露出していない側の主面は前記絶縁部材に接触している。したがって、前記2層配線基板と前記配線基板とを積層した際に、前記電子部品の周囲は前記2層配線基板の絶縁部材と前記配線基板の絶縁部材とで隙間なく囲まれるようになる。
結果として、前記電子部品は前記絶縁部材で強固に保持されるようになるので、前記電子部品と前記配線パターンとを接続しているはんだ材等が、上述した積層工程における加熱によってリフローした場合においても、前記電子部品が前記配線パターンから剥離してしまうようなことがない。結果として、得られた電子部品内蔵配線板が不良化してしまうという恐れがない。
以上、本発明によれば、電子部品と配線パターンとの間を、空隙を形成することなく絶縁部材で充填し、前記電子部品と前記配線パターンとの密着力を向上させて、前記電子部品の前記配線パターンからの剥離を防止してなる電子部品内蔵配線板を提供することができる。
以下、本発明の詳細、並びにその他の特徴及び利点について、発明を実施するための最良の形態に基づいて説明する。
図1〜9は、電子部品内蔵型の2層配線基板の製造方法の一例を示す工程図である。
最初に、図1に示すように、例えば金属製の第1の支持体11を準備し、この支持体11上に例えば銅箔からなる金属箔(第1の金属膜)12を形成し、さらに導体ランド13を形成する。金属箔12は例えばメッキ法によって形成することができる。導体ランド13は例えば導電ペーストを用い、スクリーン印刷によって形成することができる。特に導電性ペーストを用いた場合には、ペースト材料の弾性により応力緩和を生ぜしめることができ、信頼性を向上させることができる。
なお、導体ランド13は必ずしも設ける必要はないが、導体ランド13を設けることによって、以下に説明する電子部品21の金属箔12上への接続を容易かつ確実に行うことができるようになる。
次いで、図2に示すように、導体ランド13上に半田等の導電性の接続部材14を介して電子部品21を固定し、支持板11上に、金属箔12及び導体ランド13を介して電子部品21を配置し、電子部品積層体15を得る。
次いで、図3に示すように、例えば金属製の第2の支持体31を準備し、この支持体31上に例えば銅箔からなる金属箔(第2の金属膜)32を形成し、次いで、図4に示すように、例えばスクリーン印刷により導電性材料からなる円錐状のバンプ33Aを形成する。次いで、図5に示すように、バンプ33Aが貫通するようにしてプリプレグ34Aを形成し、プリプレグ積層体35を得る。
次いで、図6に示すように、プリプレグ積層体35を上下反転させ、バンプ33Aが電子部品積層体15の金属箔12と接触するようにして、電子部品積層体15とプリプレグ積層体35とを積層し、図7に示すように、支持板11及び31を介して上下方向から加熱加圧プレスする。
なお、この加熱加圧プレスは、プリプレグ34Aが硬化して絶縁部材34となるとともに、バンプ33Aが硬化して層間接続体33となるような条件下で行うことが好ましい。これによって、プリプレグ34A及びバンプ33Aを硬化させるための加熱工程を別途設ける必要がなく、目的とする電子部品内蔵型の2層配線基板の製造工程を全体として簡略化することができる。
その後、図8に示すように、支持体11及び31を除去した後、図9に示すように、金属箔12及び32をフォトリソグラフィの技術によってパターニングし、互いに対向する2層の配線パターン41及び42を形成して、電子部品内蔵型の2層配線基板40を形成する。
なお、図8から明らかなように、電子部品21は、例えばサブミクロン程度のオーダの大きさであるため、上述した加熱加圧操作において、プリプレグ34Aの、電子部品21と金属箔12との空隙36への回り込みが不十分となり、空隙36を完全に埋設することができないばかりでなく、場合によってはそのまま残存するようになる。したがって、図9に示すような2層配線基板40を形成した後は、空隙36が開放され、電子部品21の下側に位置する主面21Aが露出するようになる。
また、本例では、電子部品21は、導体ランド13上に固定されているため、その主面21Aが露出した側で、主面21Aの表面レベルが配線パターン42の表面レベルより低くなって、窪んだ状態となっている。一方、電子部品21は、接続部材14及び導体ランド13を介して配線パターン42と電気的に接続されている。
なお、電子部品21は、例えばコンデンサ及びサーミスタなどの受動部品とすることができるが、その他、IC、トランジスタ、ダイオードなどの能動部品とすることもできる。電子部品21が能動部品の場合は、例えば図2に示す工程において、電子部品21と金属箔12との隙間にアンダーフィル樹脂を注入する場合があるので、電子部品21を受動部品とした場合に比較して上述のような空隙36が形成される可能性は減少する。
したがって、本例の製造方法は、電子部品21が受動部品の場合に特に好ましく用いることができる。しかしながら、電子部品21が能動部品の場合でも空隙36の形成を完全に排除できるものではないので、本例の製造方法はこのような場合においても適用することができる。
なお、特開2005−203457号公報には、層間接続体で電気的に接続された一対のシールド板間に絶縁部材が配置してなる積層板に対して貫通孔を形成し、その後、前記貫通孔の内表面を含む前記積層板の表面に対して金属めっきを施して金属膜を形成するとともに、パターニングして配線パターンを形成し、さらに前記貫通孔内に電子部品を前記配線パターンと電気的に接続するようにして埋設してなる、本発明の製造方法と類似の技術が開示されている。
しかしながら、この技術では、貫通孔の形成や貫通孔の内表面への金属膜の形成、及び前記貫通孔中への前記電子部品の埋設等の複雑な工程を要する。それに対して、本発明では、Bit(ビー・スクエア・イット)類似の簡易な方法で、電子部品内蔵型配線基板の製造に適した、電子部品内蔵型の2層配線基板を得ることができる。
次に、上述のようにして得た電子部品内蔵型の2層配線基板40を利用した、電子部品内蔵型配線基板の製造方法の一例について説明する。図10〜15は、電子部品内蔵型配線基板の製造方法の一例における工程図である。
最初に、図10に示すように、例えば銅箔などの金属箔51を準備し、この金属箔51上に例えばスクリーン印刷により導電性材料からなる円錐状のバンプ52Aを形成する。次いで、図11に示すように、バンプ52Aが貫通するようにしてプリプレグ53Aを形成する。次いで、図12に示すように、プリプレグ53A上に例えば銅箔などの金属箔54を配置し、その後、加熱加圧プレスを実施してプリプレグ53Aを硬化し、両面金属(銅)箔張り板を形成する。
次いで、図13に示すように、金属箔54に対してフォトリソグラフィによるパターニングを施し、配線パターン55を形成し、この配線パターン55上に円錐状のバンプ56Aを例えばスクリーン印刷によって形成する。次いで、バンプ56Aを貫通するようにしてプリプレグ57Aを形成し、層間接続体(バンプ)を有する配線基板60を得る。
次いで、図14に示すように、図9で得られた2層配線基板40を上下反転するとともに、2層配線基板40の上方から図13で得られた配線基板60を、バンプ56Aが配線パターン41に電気的に接触するようにして積層するとともに、2層配線基板40の下方から図13で得られた配線基板60を上下反転させて、バンプ56Aが配線パターン42に電気的に接触するようにして積層する。
次いで、図15に示すように、図14で得た積層体に対して上下方向から加熱加圧し、金属箔51をパターニングして配線パターン58とし、目的とする電子部品内蔵配線板70を得る。この際、プリプレグ57Aは硬化し、絶縁部材57となる。一方、上方に位置する配線基板60のプリプレグ57Aは流動化して、2層配線基板21の主面21Aが露出してなる空隙36に回り込んで埋設するようになる。
したがって、電子部品21の露出した主面21Aは絶縁部材57に接触し、絶縁部材57によって隙間なく囲まれるようになる。結果として、電子部品21は絶縁部材57で強固に保持されるようになるので、電子部品21と配線パターン42とを接続している接合部材14等が、実装工程における加熱によってリフローした場合においても、電子部品21と配線パターン42との間には絶縁部材57が存在して空隙が形成されていないので、となっていることから、空隙を基点としたデラミ(膨れ、剥離)の発生や、はんだ材のリフローによって電子部品内蔵配線板70が不良化してしまうという恐れがない。
なお、従来のBit(ビー・スクエア・イット)では、電子部品21の下方に形成された空隙36が開放されることがない。したがって、本例の図14に示す工程に示すように、上下方向から配線基板を積層するようにしても、空隙36にプリプレグが回り込むようなことがない。
結果として、電子部品内蔵配線板を製造した後も、上述のように空隙36が残存することになり、電子部品21と配線パターン42とを接合する接合部材14が、上述した積層工程における加熱によってリフローしてしまうと、電子部品21と配線パターン42との間には絶縁部材が存在せずに空隙となっていることから、電子部品21と配線パターン42とみ密着力が一時的に極めて小さくなる場合がある。このため、電子部品21が配線パターン42から剥離してしまい、得られた電子部品内蔵配線板70が不良化してしまう。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
例えば、上記具体例においては、配線基板60を2層構造の配線基板としているが、目的とする電子部品実装配線板の種類に応じて任意の数とすることができ、単層構造あるいは3層以上の構造とすることができる。
本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。 同じく、本発明の電子部品内蔵配線板の製造方法の一例における一工程を示す図である。
符号の説明
11 第1の支持体
12,32,51,55 金属箔
13 導体ランド
14 接続部材
15 電子部品積層体
21 電子部品
31 第2の支持体
33A,52A,56A バンプ
34,53,57 絶縁部材
34A,53A,57A プリプレグ
35 プリプレグ積層体
36 空隙
40 電子部品内蔵型の2層配線基板
41,42,55,58 配線パターン

Claims (8)

  1. 第1の支持体上に第1の金属膜を形成するとともに、前記第1の金属膜上に接続部材を介して電子部品を接続し、電子部品積層体を形成する工程と、
    第2の支持体上に第2の金属膜を形成し、前記第2の金属膜上に導電性材料からなるバンプを形成するとともに、前記バンプが貫通するようにプリプレグを形成して、プリプレグ積層体を形成する工程と、
    前記プリプレグ積層体を上下反転させ、前記バンプが前記電子部品積層体の前記第1の金属膜と接触するようにして、前記電子部品積層体及び前記プリプレグ積層体を積層するとともに、前記第1の支持体及び前記第2の支持体を介して、前記電子部品積層体及び前記プリプレグ積層体を上下方向から加熱加圧プレスする工程と、
    前記第1の金属膜及び前記第2の金属膜をパターニングして、互いに対向してなる2層の配線パターンを形成することを特徴とする、電子部品内蔵型の2層配線基板の製造方法。
  2. 前記電子部品は前記第1の金属膜上に導体ランドを介して形成することを特徴とする、請求項1に記載の電子部品内蔵型の2層配線基板の製造方法。
  3. 前記加熱加圧プレスの際に、前記バンプ及び前記プリプレグを硬化させ、それぞれ層間接続体及び絶縁部材とすることを特徴とする、請求項1又は2に記載の電子部品内蔵型の2層配線基板の製造方法。
  4. 前記電子部品は、少なくとも一方の主面の少なくとも一部が露出するようにして埋設することを特徴とする、請求項1〜3のいずれか一に記載の電子部品内蔵型の2層配線基板の製造方法。
  5. 前記電子部品は受動部品であることを特徴とする、請求項1〜4のいずれか一に記載の電子部品内蔵型の2層配線基板の製造方法。
  6. 互いに対向してなる2層の配線パターン間に配置した絶縁部材中に、少なくとも一方の主面の少なくとも一部が露出するようにして電子部品が埋設され、前記2層の配線パターンが層間接続体で電気的に接続されてなることを特徴とする、電子部品内蔵型の電子部品内蔵型の2層配線基板。
  7. 前記電子部品は前記2層の配線パターンの一方の上に導体ランドを介して形成されたことを特徴とする、請求項6に記載の電子部品内蔵型の2層配線基板。
  8. 前記電子部品は受動部品であることを特徴とする、請求項6又は7に記載の電子部品内蔵型の2層配線基板。
JP2008233503A 2008-09-11 2008-09-11 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板 Expired - Fee Related JP5766387B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008233503A JP5766387B2 (ja) 2008-09-11 2008-09-11 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008233503A JP5766387B2 (ja) 2008-09-11 2008-09-11 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板

Publications (2)

Publication Number Publication Date
JP2010067834A true JP2010067834A (ja) 2010-03-25
JP5766387B2 JP5766387B2 (ja) 2015-08-19

Family

ID=42193161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008233503A Expired - Fee Related JP5766387B2 (ja) 2008-09-11 2008-09-11 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板

Country Status (1)

Country Link
JP (1) JP5766387B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014091624A1 (ja) * 2012-12-14 2014-06-19 株式会社メイコー 部品内蔵基板および部品内蔵基板の製造方法
WO2014125567A1 (ja) * 2013-02-12 2014-08-21 株式会社メイコー 部品内蔵基板及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209201A (ja) * 2002-01-15 2003-07-25 Sony Corp 半導体ユニット、半導体ユニット製造方法及び半導体装置
JP2005072415A (ja) * 2003-08-27 2005-03-17 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板
JP2005150185A (ja) * 2003-11-12 2005-06-09 Dainippon Printing Co Ltd 電子装置
JP2006156432A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2007295008A (ja) * 2007-07-30 2007-11-08 Dainippon Printing Co Ltd 電子部品内蔵配線基板の製造方法
JP2008034588A (ja) * 2006-07-28 2008-02-14 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
JP2008182071A (ja) * 2007-01-25 2008-08-07 Toppan Printing Co Ltd 電子部品内蔵配線板及びその製造方法、並びに電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209201A (ja) * 2002-01-15 2003-07-25 Sony Corp 半導体ユニット、半導体ユニット製造方法及び半導体装置
JP2005072415A (ja) * 2003-08-27 2005-03-17 Dainippon Printing Co Ltd 部品内蔵配線板の製造方法、部品内蔵配線板
JP2005150185A (ja) * 2003-11-12 2005-06-09 Dainippon Printing Co Ltd 電子装置
JP2006156432A (ja) * 2004-11-25 2006-06-15 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2008034588A (ja) * 2006-07-28 2008-02-14 Dainippon Printing Co Ltd 多層プリント配線板及びその製造方法
JP2008182071A (ja) * 2007-01-25 2008-08-07 Toppan Printing Co Ltd 電子部品内蔵配線板及びその製造方法、並びに電子機器
JP2007295008A (ja) * 2007-07-30 2007-11-08 Dainippon Printing Co Ltd 電子部品内蔵配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014091624A1 (ja) * 2012-12-14 2014-06-19 株式会社メイコー 部品内蔵基板および部品内蔵基板の製造方法
WO2014125567A1 (ja) * 2013-02-12 2014-08-21 株式会社メイコー 部品内蔵基板及びその製造方法
TWI578864B (zh) * 2013-02-12 2017-04-11 Meiko Electronics Co Ltd Base board for built-in parts and method of manufacturing the same

Also Published As

Publication number Publication date
JP5766387B2 (ja) 2015-08-19

Similar Documents

Publication Publication Date Title
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP2010251688A (ja) 部品内蔵印刷配線板及びその製造方法
JP2011159855A (ja) 局所多層回路基板、および局所多層回路基板の製造方法
JPWO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP2008300819A (ja) プリント基板およびその製造方法
KR101442423B1 (ko) 전자부품 내장기판 제조 방법 및 전자부품 내장기판
JP5766387B2 (ja) 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
JP2010010714A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5176500B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007266323A (ja) 電子部品内蔵基板、電子部品内蔵基板の製造方法、及び電子部品の製造方法
JP5575383B2 (ja) 電子部品実装配線板の製造方法及び電子部品実装配線板
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2009188144A (ja) 部品内蔵モジュールの製造方法
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2006179589A (ja) 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法
JP5565953B2 (ja) 配線基板およびその製造方法
JP5003528B2 (ja) 電子部品モジュールの製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP2007027504A (ja) 多層配線基板の製造方法及び製造装置並びに多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140515

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150617

R150 Certificate of patent or registration of utility model

Ref document number: 5766387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees