JP2005150185A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2005150185A
JP2005150185A JP2003382110A JP2003382110A JP2005150185A JP 2005150185 A JP2005150185 A JP 2005150185A JP 2003382110 A JP2003382110 A JP 2003382110A JP 2003382110 A JP2003382110 A JP 2003382110A JP 2005150185 A JP2005150185 A JP 2005150185A
Authority
JP
Japan
Prior art keywords
layer
electronic component
wiring
electronic device
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003382110A
Other languages
English (en)
Other versions
JP4369728B2 (ja
Inventor
Satoru Kuramochi
悟 倉持
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2003382110A priority Critical patent/JP4369728B2/ja
Publication of JP2005150185A publication Critical patent/JP2005150185A/ja
Application granted granted Critical
Publication of JP4369728B2 publication Critical patent/JP4369728B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】電子部品を内蔵し小型化、高密度化が可能で、信頼性の高い多層構造の電子装置を提供する。
【解決手段】電子装置を、熱伝導性基材２の一方の面に複数のフィンを備えるヒートシンクと、上記の熱伝導性基材の他方の面に形成された多層配線部とを備えるものとし、この多層配線部は、電子部品８を内蔵するとともに上下導通ビアポストを備えた電子部品内蔵層５Ａ、５Ｂと、配線層と、電気絶縁層とを所望の積層順序で有し、電気絶縁層に設けた上下導通ビアにて配線層、電子部品内蔵層５Ａ、５Ｂの電子部品８、上下導通ビアポストとの所望の導通がなされたものとし、さらに、多層配線部の表面に入出力端子１０ｅを備えたものとする。
【選択図】図１

Description

本発明は、電子装置、特にＬＳＩチップ等の電子部品を内蔵するとともに放熱用のヒートシンクを備えた電子装置に関する。
従来の多層配線基板は、例えば、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面にビルドアップ法により高密度配線を形成して作製されたものである。また、最近では、ＬＳＩチップ等を多層配線基板上に直接実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体チップが実装される。そして、作製する半導体装置にキャパシターやインダクター等のＬＣＲ回路部品が必要な場合は、半導体チップと同様に、多層配線基板に外付けで実装されている。
しかし、多層配線基板上に形成された配線の接続パッド部は、半導体チップ等の電子部品の実装部位とは別の部位に設けられるため、多層配線基板の面方向の広がりが必要であった。このため、電子装置の小型化には限界があり、実装される電子部品の数が増えるにしたがって、電子装置の小型化は更に困難となる傾向にあった。
これに対応するために、半導体チップを実装した薄い基板と、上下導通ビアを備えた穴明きの枠基板を、それぞれ複数個作製しておき、電子装置の作製時に、この実装基板と枠基板とを１つのモジュールとして一括で積層することにより、面方向の広がりを抑えて小型化された電子装置が開発されている。
しかし、上述のような電子装置の小型、高密度化や、実装される電子部品数の増大にしたがって、電子装置の発熱による温度上昇が重要な問題となる。そこで、動作時の電子部品の温度を所定の温度以下に保つために、ヒートシンクを備えた電子装置が開発されている（特許文献１）。
特開平５−２１６６５号公報
しかしながら、上記のヒートシンクは耐熱性接着剤を用いて電子装置に固着されるものであり、耐熱性接着剤によるヒートシンクへの熱伝導の阻害が生じ、ヒートシンクによる放熱効果が充分に得られないという問題があった。また、熱履歴によりヒートシンクの脱落等が生じるとういう問題があった。さらに、一般のマルチチップモジュール(ＭＣＭ)では、裏面にヒートシンクを取り付けると、入出力端子の形成部位が表面のチップ実装面の周辺に限定されるため、多ピン化および小型化の対応に限界があった。
本発明は、上記のような実情に鑑みてなされたものであり、電子部品を内蔵し小型化、高密度化が可能で、信頼性の高い多層構造の電子装置を提供することを目的とする。
このような目的を達成するために、本発明は、熱伝導性基材の一方の面に複数のフィンを備えるヒートシンクと、前記熱伝導性基材の他方の面に形成された多層配線部とを備え、該多層配線部は、電子部品を内蔵するとともに上下導通ビアポストを備えた電子部品内蔵層と、配線層と、電気絶縁層とを所望の積層順序で有するものであり、前記電気絶縁層に設けた上下導通ビアにて前記配線層、前記電子部品内蔵層の電子部品、上下導通ビアポストとの所望の導通がなされており、前記多層配線部の表面に入出力端子を備えるような構成とした。
本発明の好ましい態様として、前記ヒートシンクは、前記多層配線部との接合面内方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
本発明の好ましい態様として、前記入出力端子上に外部電極部材を備えているような構成とした。
本発明の好ましい態様として、前記電子部品は、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上であるような構成とした。
本発明の好ましい態様として、前記電子部品内蔵層は、電子部品を内蔵するための切欠き部と、上下導通ビアポストを備えた絶縁樹脂層を下層の上に直接形成し、前記切欠き部に電子部品を内蔵させて形成したものであるような構成、あるいは、前記電子部品内蔵層は、下層の上に電子部品を載置し、該電子部品を内蔵するように前記下層の上に上下導通ビアポストを備えた絶縁樹脂層を直接形成したものであるような構成、あるいは、前記電子部品内蔵層は、電子部品を内蔵するとともに上下導通ビアポストを備えたモジュールを所望の導通をとるように下層の上に接合したものであるような構成とした。
本発明の電子装置は、多層配線部に接着剤層を介することなくヒートシンクを一体的に備えるので、多層配線部、特に電子部品内蔵層における発熱がヒートシンクから高い効率で放熱され、チップジャンクション温度を低く抑えることが可能となり、信頼性が高いものであるとともに、ヒートシンクを接着するための耐熱性の高い接着剤を選択して使用する必要がなく、製造が容易であり、さらに、ヒートシンクを一体的に備えた反対面側に、全面格子状に入出力端子を形成することができ多ピン化が可能であるとともに、更なる小型化が可能であるという効果が奏される。
以下、本発明の実施の形態について図面を参照して説明する。
［第１の実施形態］
図１は、本発明の電子装置の一実施形態を示す概略縦断面図である。図１において、本発明の電子装置１は、熱伝導性基材２′の一方の面に複数のフィン３を備えるヒートシンク２と、熱伝導性基材２′の他方の面に形成された多層配線部４とを備えたものである。
ヒートシンク２は、熱伝導性基材２′の一方の面２′ａ（多層配線部４が形成されている面２′ｂの反対面）に複数のフィン３が設けられている。このフィン３の形状は板形状、ピン形状等、何れであってもよく、フィンの寸法、個数は、適宜設定することができる。このヒートシンク２を構成する熱伝導性基材２′は、熱伝導性に優れ、かつ、機械研削が容易な材質あれば特に制限はなく、例えば、シリコンや、Ａｌ、Ｃｕ、ＳＵＳ、Ｆｅ−Ｎｉ４２合金、Ｃｕ−Ｗ合金等の金属、ＡｌＮ、ＳｉＣ等の材料からなるものであってよい。特に、後述する電子部品内蔵層５Ａ、５Ｂに内蔵される電子部品８との熱応力歪を考慮して、熱伝導性基材２′のＸＹ方向（熱伝導性基材２′の面２′ｂに平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内である材料からなることが望ましい。ここで、本発明では、熱膨張係数はＴＭＡ（サーマルメカニカルアナリシス）により測定するものである。
尚、熱伝導性基材２′が導電性を有する金属材料からなる場合、ヒートシンク２と多層配線部４との接合面に絶縁層を介在させる。この場合の絶縁層としては、例えば、金属材料の陽極酸化膜等が好ましい。
多層配線部４は、電子部品を内蔵するとともに上下導通ビアポストを備えた電子部品内蔵層と、配線層と、電気絶縁層とを所望の積層順序で有している。図示例では、多層配線部４は、２層の電子部品内蔵層５Ａ、５Ｂを有している。すなわち、熱伝導性基材２′の一方の面２′ｂに配設された１層目の配線層１０ａ上に電子部品内蔵層５Ａを備えている。この電子部品内蔵層５Ａは、絶縁樹脂層６と、この絶縁樹脂層６に設けられた切欠き部６ａに内蔵された電子部品８と、上下導通ビアポスト７を有している。尚、図示例では、説明を容易にするために、配線層１０ａ、上下導通ビアポスト７や電子部品８の個数、後述する配線層や電気絶縁層の数は簡略化して示している。
電子部品内蔵層５Ａは、電子部品８を内蔵するための切欠き部６ａと上下導通ビアポスト７を備えた絶縁樹脂層６を、配線層１０ａを備えたヒートシンク２上に直接形成し、切欠き部６ａに電子部品８を内蔵させて形成したものである。そして、上下導通ビアポスト７は、それぞれ対応する所定の配線層１０ａに接続されている。尚、電子部品８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品８を内蔵してもよい。
上記の電子部品内蔵層５Ａの上には、１層目の電気絶縁層９ａを介し上下導通ビア７ａにて電子部品内蔵層５Ａの上下導通ビアポスト７や電子部品８の端子部８ａに接続されるように形成された２層目の配線層１０ｂと、この２層目の配線層１０ｂ上に２層目の電気絶縁層９ｂを介し上下導通ビア７ｂにて所定の２層目配線層１０ｂに接続されるように形成された３層目の配線層１０ｃとが形成されている。尚、配線層は必要に応じて更に多層にしてもよい。
上記の配線層１０ｃ上には、電子部品内蔵層５Ｂが形成されている。この電子部品内蔵層５Ｂも、電子部品内蔵層５Ａと同様に、絶縁樹脂層６と、この絶縁樹脂層６に設けられた切欠き部６ａに内蔵された電子部品８と、上下導通ビアポスト７を有している。
電子部品内蔵層５Ｂは、電子部品８を内蔵するための切欠き部６ａと上下導通ビアポスト７を備えた絶縁樹脂層６を３層目の配線層１０ｃ上に直接形成し、切欠き部６ａに電子部品８を内蔵させて形成したものである。そして、上下導通ビアポスト７は、それぞれ所定の３層目の配線層１０ｃに接続されている。電子部品８は、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品８を内蔵してもよく、電子部品内蔵層５Ａに内蔵される電子部品８と別種のものであってもよい。
電子部品内蔵層５Ｂの上には、３層目の電気絶縁層９ｃを介し上下導通ビア７ｃにて電子部品内蔵層５Ｂの上下導通ビアポスト７や電子部品８の端子部８ａに接続されるように形成された４層目の配線層１０ｄが形成されている。この４層目の配線層１０ｄ上に４層目の電気絶縁層９ｄを介し上下導通ビア７ｄにて所定の４層目配線層１０ｄに接続されるように形成された５層目の配線層１０ｅが形成されている。多層配線部４の表面に位置する５層目の配線層１０ｅは入出力端子を有する配線層である。尚、配線層は必要に応じて更に多層にしてもよい。
そして、５層目の配線層（入出力端子）１０ｅには、はんだボール等の外部電極部材（図示例では２点鎖線で示している）が設けられている。
上述のような本発明の電子装置１では、電子部品内蔵層５Ａ，５Ｂを積層して備えるので、外付けで電子部品を実装する場合に比べて、小型化が可能となる。また、ヒートシンク２を多層配線部４に一体的に備えるので、多層配線部４の特に電子部品内蔵層５Ａ，５Ｂにおいて発生した熱がヒートシンク２のフィン３から高い効率で放熱され、チップジャンクション温度を低く抑えることが可能となり、信頼性が高い（故障率が低い）ものである。さらに、ヒートシンク２と多層配線部４との間に接着剤層が不要であり、耐熱性の高い接着剤を選択して使用する必要がなく、製造が容易なものとなる。また、ヒートシンク２を一体的に備えた反対面側の全面に、はんだボール等の外部電極部材を格子状に形成することができ、多ピン化が可能であるとともに、更なる小型化が可能である。
電子部品内蔵層５Ａ，５Ｂを構成する絶縁樹脂層６の材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等することができる。電子部品内蔵層５Ａ，５Ｂを構成する上下導通ビアポスト７の材質、上下導通ビア７ａ，７ｂ，７ｃ、７ｄの材質、配線層１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅの材質は、銅、銀、金、クロム、アルミニウム等の導電材料とすることができる。
また、電気絶縁層９ａ，９ｂ，９ｃ，９ｄの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁材料とすることができる。
本発明では、熱伝導性基材２′として、多層配線部４を形成する面（２′ｂ）に電子部品を内蔵したものを使用してもよい。このような熱伝導性基材２′への電子部品の内蔵は、熱伝導性基材２′にドリルによるザグリ加工やサンドブラスト加工等により凹部を形成し、この凹部に電子部品を嵌着することができる。この場合の電子部品も、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品を内蔵してもよい。
また、本発明の電子装置は、上述の実施例における１層目の配線層１０ａを備えないものであってもよい。
［第２の実施形態］
図２は、本発明の電子装置の他の実施形態を示す概略縦断面図である。図２において、
本発明の電子装置１１は、熱伝導性基材１２′の一方の面に複数のフィン１３を備えるヒートシンク１２と、熱伝導性基材１２′の他方の面に形成された多層配線部１４とを備えている。
ヒートシンク１２は、熱伝導性基材１２′の一方の面１２′ａ（多層配線部１４が形成されている面１２′ｂの反対面）に複数のフィン１３が設けられている。この熱伝導性基材１２′、ヒートシンク１２は、上述の熱伝導性基材２′、ヒートシンク２と同様とすることができ、ここでの説明は省略する。
ヒートシンク１２を構成する熱伝導性基材１２′の一方の面１２′ｂ上には、１層目の配線層２０ａと、この１層目の配線層２０ａ上に１層目の電気絶縁層１９ａを介し上下導通ビア１７ａにて所定の１層目配線層２０ａに接続されるように形成された２層目の配線層２０ｂが形成されている。尚、配線層は必要に応じて更に多層にしてもよい。
上記の２層目の配線層２０ｂ上には、電子部品内蔵層１５Ａが形成されている。この電子部品内蔵層１５Ａは、絶縁樹脂層１６と、この絶縁樹脂層１６に内蔵された電子部品１８と、上下導通ビアポスト１７を有している。尚、図示例では、説明を容易にするために、上下導通ビアポスト１７や電子部品１８の個数、配線層や電気絶縁層の数は簡略化して示している。
電子部品内蔵層１５Ａは、下層である１層目の電気絶縁層１９ａ上に電子部品１８を載置し、この電子部品１８を内蔵するように電気絶縁層１９ａ上に、上下導通ビアポスト１７を備えた絶縁樹脂層１６を直接形成することにより設けた層である。そして、上下導通ビアポスト１７は、それぞれ対応する所定の２層目配線層２０ｂに接続されている。尚、電子部品１８としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品１８を内蔵してもよい。
上記の電子部品内蔵層１５Ａの上には、２層目の電気絶縁層１９ｂを介し上下導通ビア１７ｂにて電子部品内蔵層１５Ａの上下導通ビアポスト１７や電子部品１８の端子部１８ａに接続されるように形成された３層目の配線層２０ｃと、この３層目の配線層２０ｃ上に３層目の電気絶縁層１９ｃを介し上下導通ビア１７ｃにて所定の３層目配線層２０ｃに接続されるように形成された４層目の配線層２０ｄとが形成されている。尚、配線層は必要に応じて更に多層にしてもよい。
上記の配線層２０ｄ上には、電子部品内蔵層１５Ｂが形成されている。この電子部品内蔵層１５Ｂも、電子部品内蔵層１５Ａと同様に、絶縁樹脂層１６と、この絶縁樹脂層１６に内蔵された電子部品１８と、上下導通ビアポスト１７を有している。
電子部品内蔵層１５Ｂは、下層である３層目の電気絶縁層１９ｃ上に電子部品１８を載置し、この電子部品１８を内蔵するように電気絶縁層１９ｃ上に、上下導通ビアポスト１７を備えた絶縁樹脂層１６を直接形成することにより設けた層である。そして、上下導通ビアポスト１７は、それぞれ所定の４層目の配線層２０ｄに接続されている。電子部品１８は、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品１８を内蔵してもよく、電子部品内蔵層１５Ａに内蔵される電子部品１８と別種のものであってもよい。
上記の電子部品内蔵層１５Ｂの上には、４層目の電気絶縁層１９ｄを介し上下導通ビア１７ｄにて電子部品内蔵層１５Ｂの上下導通ビアポスト１７や電子部品１８の端子部１８ａに接続されるように形成された５層目の配線層２０ｅが形成されている。この多層配線部１４の表面に位置する５層目の配線層２０ｅは入出力端子を有する配線層である。尚、更に多層の配線層、電気絶縁層を介して入出力端子を形成してもよい。
上記の５層目の配線層（入出力端子）２０ｅには、はんだボール等の外部電極部材（図示例では２点鎖線で示している）が設けられている。
上述のような本発明の電子装置１１では、電子部品内蔵層１５Ａ，１５Ｂを積層して備えるので、外付けで電子部品を実装する場合に比べて、小型化が可能となる。また、ヒートシンク１２を多層配線部１４に一体的に備えるので、多層配線部１４の特に電子部品内蔵層１５Ａ，１５Ｂにおいて発生した熱がヒートシンク１２のフィン１３から高い効率で放熱され、チップジャンクション温度を低く抑えることが可能となり、信頼性が高い（故障率が低い）ものである。さらに、ヒートシンク１２と多層配線部１４との間に接着剤層を介在させる必要がないので、耐熱性の高い接着剤を選択して使用する必要がなく、製造が容易なものとなる。また、ヒートシンク１２を一体的に備えた反対面側の全面に、はんだボール等の外部電極部材を格子状に形成することができ、多ピン化が可能であるとともに、更なる小型化が可能である。
上記の電子部品内蔵層１５Ａ，１５Ｂを構成する絶縁樹脂層１６の材質は、上述の第１の実施形態の電子部品内蔵層５Ａ，５Ｂを構成する絶縁樹脂層６と同様とすることができる。また、電子部品内蔵層１５Ａ，１５Ｂを構成する上下導通ビアポスト１７の材質、上下導通ビア１７ａ，１７ｂ，１７ｃ，１７ｄの材質、配線層２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅの材質は、上述の第１の実施形態の上下導通ビア、配線層と同様とすることができる。また、電気絶縁層１９ａ，１９ｂ，１９ｃ，１９ｄの材質は、上述の第１の実施形態の電気絶縁層と同様とすることができる。
本実施形態でも、熱伝導性基材１２′として、多層配線部１４形成面（１２′ｂ）側に電子部品を内蔵したものを使用することができる。
また、ヒートシンク１２と電子部品内蔵層１５Ａとの間に配線層、電気絶縁層の層数は図示例に限定されるものではなく、配線層、電気絶縁層を備えないものであってもよい。
本発明の電子装置は、上述の第１および第２の実施形態に示されるものに限定されるものではなく、形成する配線層、電気絶縁層、および、電子部品内蔵層の積層数等には制限はない。また、上述の電子部品内蔵層に代えて、電子部品を実装した薄い基板と、上下導通ビアを備えた穴明きの枠基板とを１つのモジュールとして一括で積層して電子部品内蔵層とした層を備えるものであってもよい。
ここで、本発明の電子装置の製造方法を図面を参照しながら説明する。
（製造方法の第１の例）
図３乃至図５は、本発明の電子装置の製造方法の一例を図１に示される電子装置１を例として説明する工程図である。
まず、熱伝導性基材２′の一方の面２′ｂ上に１層目の配線層１０ａを形成し、この配線層１０ａを覆うように給電層３１を形成する（図３（Ａ））。
１層目の配線層１０ａの形成方法には、特に制限はなく、例えば、以下のように形成することができる。すなわち、熱伝導性基材２′の一方の面２′ｂ上に真空成膜法により導電層を形成し、この導電層上にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして電解めっきにより導電材料を析出させて配線層１０ａを形成し、レジストパターンと導電層を除去する。導電材料としては、銅、銀、金、アルミニウム等を挙げることができる。
上記の給電層３１は、クロム、チタン等の導電性薄膜を真空成膜法等により形成することができる。
次に、給電層３１上にめっき用マスク３２を形成する（図３（Ｂ））。めっき用マスク３２は、例えば、給電層３１上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことにより形成することができる。このめっき用マスク３２は、後述する導電性柱状凸部３７を形成する部位に開口部３２ａ、ブロック体３８を形成する部位に開口部３２ｂを有するものである。めっき用マスク３２の厚みは、導電性柱状凸部３７の高さ、ブロック体３８の厚みを規定するものであり、例えば、２５〜４００μｍの範囲で適宜設定することができる。
次に、めっき用マスク３２を介して電解めっきにより給電層３１上に金属材料を析出させ、その後、めっき用マスク３２を除去することにより、上下導通ビアポスト用の導電性柱状凸部３７、および、電子部品を内蔵するための切欠き部形成用のブロック体３８を形成する（図３（Ｃ））。導電性柱状凸部３７は熱伝導性基材２′上の所望の配線層１０ａ上に位置し、ブロック体３８は熱伝導性基材２′の一方の面２′ｂ上に位置している。
この電解めっきにより形成する導電性柱状凸部３７、ブロック体３８は、銅、銀、金、クロム、アルミニウム等の金属材料等でよく、後述する給電層３１の除去が可能なように、給電層３１の材料を考慮して選択することが好ましい。
次に、露出している給電層３１を除去する（図３（Ｄ））。この給電層３１の除去は、導電性柱状凸部３７およびブロック体３８をマスクとしたウエットエッチング、ドライエッチング等により行うことができる。
次いで、導電性柱状凸部３７とブロック体３８を覆うように絶縁樹脂層６を形成し、その後、導電性柱状凸部３７の頂部とブロック体３８の上面のみが露出するように絶縁樹脂層６を研磨する（図４（Ａ））。これにより、導電性柱状凸部３７は上下導通ビアポスト７となる。絶縁樹脂層６の形成は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、あるいは、これらの有機材料とガラス繊維等を組み合わせたもの等の電気絶縁性樹脂を含有する塗布液を公知の塗布方法で塗布し、その後、加熱、紫外線照射、電子線照射等の所定の硬化処理を施すことにより行うことができる。
次に、ブロック体３８を除去して切欠き部６ａを絶縁樹脂層６に形成する（図４（Ｂ））。尚、ブロック体３８を除去した際に、切欠き部６ａに給電層３１が残存する場合には、これを除去する。
その後、切欠き部６ａに電子部品８を嵌着することにより、電子部品内蔵層５Ａを形成する（図４（Ｃ））。電子部品８は、商品名エイブルボンド３２３０等の耐熱性の高い導電性または絶縁性接着剤により切欠き部６ａ内（熱伝導性基材２′上）に固着してもよい。
次いで、上記の電子部品内蔵層５Ａを覆うように電気絶縁層９ａ，９ｂを介して各配線層１０ｂ，１０ｃを形成する（図４（Ｄ））。上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ｂの形成は、例えば、以下のように行うことができる。まず、電子部品内蔵層５Ａを覆うように感光性の電気絶縁層９ａを形成する。この電気絶縁層９ａを所定のマスクを介して露光し、現像することにより、電子部品内蔵層５Ａの上下導通ビアポスト７と電子部品８の端子部８ａが露出するように小径の穴部を電気絶縁層９ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層９ａ上に真空成膜法により導電層を形成し、この導電層上にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させて上下導通ビア７ａと配線層１０ｂを形成し、レジストパターンと導電層を除去する。
また、上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ｂの形成は、以下のように行うこともできる。すなわち、電子部品内蔵層５Ａを覆うように電気絶縁層９ａを形成し、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて電子部品内蔵層５Ａの上下導通ビア７と電子部品８の端子部８ａが露出するように小径の穴部を電気絶縁層９ａの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層９ａに無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させて上下導通ビア７ａと配線層１０ｂを形成し、レジストパターンと導電層を除去する。
導電材料としては、銅、銀、金、アルミニウム等を挙げることができる。上記の操作と同様にして、上下導通ビア７ｂを有する電気絶縁層９ｂと配線層１０ｃを形成することができる。
次に、２層目の電子部品内蔵層５Ｂを形成する。この電子部品内蔵層５Ｂの形成は、上述の電子部品内蔵層５Ａの形成と同様に行うことができる。
次いで、電子部品内蔵層５Ｂを覆うように電気絶縁層９ｃ，９ｄを介して各配線層１０ｄ，１０ｅ（入出力端子）を形成して、熱伝導性基材２′上への多層配線部４の形成が完了する（図５（Ａ））。上下導通ビア７ｃ，７ｄを有する電気絶縁層９ｃ，９ｄと配線層１０ｄ，１０ｅの形成は、上述の上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ｂの形成と同様に行うことができる。
次に、熱伝導性基材２′の面２′ａを研削して複数のフィン３を形成する（図５（Ｂ））。
フィン３の形成は、例えば、機械的研削、化学的エッチング等の方法により行うことができ、また、面２′ａにマスクを設けた後、サンドブラストによりフィン３を形成することができる。その後、配線層１０ｅ（入出力端子）上に外部電極部材（図示せず）を配設することにより、図１に示されるような電子装置１を得ることができる。外部電極部材は、例えば、各種はんだ、めっきバンプ（突起）、ならびに、めっきバンプ上へのはんだコート等により形成することができる。
尚、上記のようにして切欠き部６ａを形成する代わりに、以下のように切欠き部６ａを形成してもよい。すなわち、下層の配線層を覆うように絶縁樹脂層６を形成し、この絶縁樹脂層６上にサンドブラスト用のマスクを形成し、このマスクを介して絶縁樹脂層６にサンドブラスト処理を施して電子部品を内蔵するための切欠き部６ａと、上下導通ビアポスト用の貫通孔を形成する。この貫通孔には下層の配線層が露出した状態となっている。次いで、貫通孔に導電材料を充填して上下導通ビアポスト７を形成する。この上下導通ビアポスト７の形成は、例えば、切欠き部６ａと、上下導通ビアポスト用の貫通孔内および絶縁樹脂層６にスパッタリング法により給電層を形成し、めっきレジストにより貫通孔内を除く給電層を被覆し、その後、このめっきレジストをマスクとして、貫通孔内に電解めっきにより導電材料を析出させ、めっきレジストと給電層を除去することにより行うことができる。
また、上下導通ビアポスト７用の導電性柱状凸部３７のみを、上述した給電層３１上に設けたドライフィルムレジストをマスクとしためっき析出で形成し、絶縁樹脂層６への切欠き部６ａの形成を上記のサンドブラスト法にて形成してもよい。
本発明では、上記のフィン３の形成と、配線層１０ｅ（入出力端子）上への外部電極部材の形成の工程順は特に制限はない。
（製造方法の第２の例）
図６および図７は、本発明の電子装置の製造方法の他の例を図２に示される電子装置１１を例として説明する工程図である。
まず、熱伝導性基材１２′の一方の面１２′ｂ上に１層目の配線層２０ａを形成し、この配線層２０ａを覆うように電気絶縁層１９ａを介して２層目の配線層２０ｂを形成する（図６（Ａ））。１層目の配線層２０ａは、上述の例における１層目の配線層１０ａと同様にして形成することができ、上下導通ビア１７ａを有する電気絶縁層１９ａと配線層２０ｂの形成は、上述の例における上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ｂの形成と同様に行うことができる。
次に、配線層２０ｂを覆うように給電層５１を形成し、この給電層５１上にめっき用マスク５２を形成する（図６（Ｂ））。給電層５１は、クロム、チタン等の導電性薄膜を真空成膜法等により形成することができる。また、めっき用マスク５２は、例えば、給電層５１上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことにより形成することができる。このめっき用マスク５２は、後述する導電性柱状凸部５７を形成する部位に開口部５２ａを有するものである。めっき用マスク５２の厚みは、導電性柱状凸部５７の高さを規定するものであり、例えば、内蔵する電子部品１８の厚みよりも導電性柱状凸部５７の高さを１０μｍ程度高いように設定することができ、３０〜４００μｍの範囲で適宜設定することができる。
次に、めっき用マスク５２を介して電解めっきにより給電層５１上に金属材料を析出させ、その後、めっき用マスク５２を除去することにより、上下導通ビアポスト用の導電性柱状凸部５７を形成する（図６（Ｃ））。この導電性柱状凸部５７は所定の配線層２０ｂ上に位置している。
このように電解めっきにより形成する導電性柱状凸部５７は、上述の例における導電性柱状凸部３７と同様の材料を用いて形成することができる。
次に、露出している給電層５１を除去し、電気絶縁層１９ａ上に電子部品１８を載置する（図６（Ｄ））。給電層５１の除去は、導電性柱状凸部５７をマスクとしたウエットエッチング、ドライエッチング等により行うことができる。また、電子部品１８の載置では、商品名エイブルボンド３２３０等の耐熱性の高い導電性または絶縁性接着剤により電気絶縁層１９ａ上に固着してもよい。
次いで、電子部品１８と導電性柱状凸部５７を覆うように感光性の絶縁樹脂層１６を形成し、この絶縁樹脂層１６を、導電性柱状凸部５７の頂部が露出するように研磨する（図７（Ａ））。その後、絶縁樹脂層１６を所定のパターンで露光、現像して、電子部品１８の端子部１８ａを露出させる（図７（Ｂ））。これにより、導電性柱状凸部５７は上下導通ビアポスト１７となり、電子部品内蔵層１５Ａが形成される。
絶縁樹脂層１６の形成は、感光性を有するエポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、あるいは、これらの有機材料とガラス繊維等を組み合わせたもの等を含有した塗布液を公知の塗布方法で塗布し、その後、紫外線照射、電子線照射等を用いて露光し現像することにより行うことができる。
次いで、上記の電子部品内蔵層１５Ａを覆うように電気絶縁層１９ｂ，１９ｃを介して各配線層２０ｃ，２０ｄを形成し、配線層２０ｄ上に上述の図６（Ｂ）から図７（Ｂ）と同様の操作により電子部品内蔵層１５Ｂを形成し、さらに、この電子部品内蔵層１５Ｂを覆うように電気絶縁層１９ｄを介して配線層２０ｅ（入出力端子）を形成して、熱伝導性基材１２′上への多層配線部１４の形成が完了する（図７（Ｃ））。
上下導通ビア１７ｂ，１７ｃ，１７ｄを有する電気絶縁層１９ｂ，１９ｃ，１９ｄと配線層２０ｃ，２０ｄ，２０ｅの形成は、上述の例の上下導通ビア７ａを有する電気絶縁層９ａと配線層１０ｂの形成と同様に行うことができる。
次に、熱伝導性基材１２′の面１２′ａを研磨して複数のフィン１３を形成し、その後、配線層２０ｅ（入出力端子）上に外部電極部材（図示せず）を配設することにより、図２に示されるような電子装置１１を得ることができる。フィン１３の形成は、上述の例におけるフィン３の形成と同様に行うことができる。また、外部電極部材も、上述の例と同様に形成することができる。尚、上記のフィン１３の形成と、配線層２０ｅ（入出力端子）上への外部電極部材の形成の工程順は特に制限はない。
本発明の電子装置は、構成する２層以上の電子部品内蔵層が、上述の製造例で挙げた異なる方法で形成されたものであってもよい。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
熱伝導性基材として、直径２００ｍｍ、厚み６２５μｍのシリコンウエハを準備した。このシリコンウエハのＸＹ方向（シリコンウエハの表面に平行な平面）の熱膨張係数は、２．５ｐｐｍであった。
このシリコンウエハの一方の面にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、１層目の配線層形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき（厚み４μｍ）を行い、その後、レジストパターンと導電層を除去した。これにより、１層目の配線層をシリコンウエハ上に形成した。
次に、１層目の配線層が形成されたシリコンウエハ上に、厚み０．０３μｍのクロム層、厚み０．２μｍの銅層からなる給電層をスパッタリング法により形成した。この給電層上にドライフィルムレジスト（旭化成（株）製ＡＸ−１１０）をラミネートして所望のパターン露光、現像を行うことによりめっき用マスク（厚み６０μｍ）を形成した。このめっき用マスクを介して電解銅めっきを行い、その後、めっき用マスクを除去することにより、上下導通ビアポスト用の導電性柱状凸部（高さ５０μｍ）と、電子部品を内蔵するための切欠き部形成用のブロック体（１５ｍｍ×１５ｍｍ）を給電層上に形成した。形成した導電性柱状凸部は１層目の配線層の所定箇所に位置し、ブロック体はシリコンウエハ上に位置したものであった。
次に、露出している給電層をエッチングにより除去した。次いで、導電性柱状凸部とブロック体を覆うように絶縁樹脂組成物（新日鉄化学（株）製Ｘ２０５）をダイコートによりシリコンウエハ全面に塗布した。次に、硬化処理（７０℃、５０分間）を施して絶縁樹脂層を形成した後、導電性柱状凸部の頂部とブロック体の上面のみが露出するように絶縁樹脂層を機械研磨した。これにより、上下導通ビアポストを備えた絶縁樹脂層（厚み５０μｍ）を形成した。
次に、ブロック体をエッチングにより除去し、切欠き部を絶縁樹脂層に形成し、この切欠き部に残存する給電層をエッチングにより除去した。次いで、この切欠き部にＬＳＩチップ（１５ｍｍ×１５ｍｍ）を接着剤（エイブルスティック（株）製 エイブルボンド３２３０）を用いて嵌着することにより、電子部品内蔵層を形成した。
次に、上記の電子部品内蔵層上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布、乾燥して厚み１０μｍの電気絶縁層を形成した。
次に、露光、現像を行って、電子部品内蔵層の上下導通ビアポストおよびＬＳＩチップの端子部が露出するように小径の穴部（内径２０μｍ）を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、２層目の配線層形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき（厚み４μｍ）を行い、その後、レジストパターンと導電層を除去した。これにより、上下導通ビアにより電子部品内蔵層の所定部位と接続された２層目の配線層を電気絶縁層を介して電子部品内蔵層上に形成した。上記の上下導通ビアの径は２０μｍであった。
更に、同様の操作を行い、電気絶縁層を介して３層目の配線層を２層目配線層上に形成した。
次に、３層目の配線上に、上記の電子部品内蔵層の形成工程と同様の工程により、第２の電子部品内蔵層を形成した。その後、上記の配線層の形成工程と同様にして、電気絶縁層を介して４層目の配線層、５層目の配線層（入出力端子）を第２の電子部品内蔵層上に形成した。これにより、シリコンウエハの一方の面に多層配線部を設けた。
次に、シリコンウエハの他方の面にドライエッチングにより冷却用のフィンを形成して、ヒートシンクとした。形成したフィンは、厚み０．２ｍｍ、高さ０．４ｍｍ、長さ１０ｍｍの板形状であり、形成ピッチは０．４ｍｍとした。
次いで、多層配線部の５層目の配線層（入出力端子）上に、はんだボールを形成して、図１に示されるような構成の本発明の電子装置（実施例１）を得た。
［実施例２］
熱伝導性基材として、１５０ｍｍ×１５０ｍｍ、厚み２００μｍのＦｅ−Ｎｉ４２合金基材を準備し、このＦｅ−Ｎｉ４２合金基材の一方の面に電気絶縁層として、厚み１０μｍのＡｌＮを溶射により形成した。
次に、上記の電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、１層目の配線層形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき（厚み４μｍ）を行い、その後、レジストパターンと導電層を除去した。これにより、１層目の配線層をＦｅ−Ｎｉ４２合金基材（電気絶縁層）上に形成した。
１層目の配線層を形成したＦｅ−Ｎｉ４２合金基材上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布、乾燥して厚み１０μｍの電気絶縁層を形成した。
次に、露光、現像を行って、１層目の配線層の所定部位が露出するように小径の穴部（内径２０μｍ）を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、２層目の配線層形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき（厚み４μｍ）を行い、その後、レジストパターンと導電層を除去した。これにより、上下導通ビアにより１層目の配線層の所定部位と接続された２層目の配線層を電気絶縁層を介して形成した。上記の上下導通ビアの径は２０μｍであった。
次いで、２層目の配線層を被覆するように厚み０．０３μｍのクロム層、厚み０．２μｍの銅層からなる給電層をスパッタリング法により形成した。この給電層上にドライフィルムレジスト（旭化成（株）製ＡＸ−１１０）をラミネートして所望のパターン露光、現像を行うことにより、めっき用マスク（厚み９０μｍ）を形成した。このめっき用マスクを介して電解銅めっきを行い、その後、めっき用マスクを除去することにより、給電層上に導通ビアポスト用の導電性柱状凸部（高さ６０μｍ）を形成した。
次いで、露出している給電層をエッチングにより除去し、電気絶縁層上の所定位置にＬＳＩチップ（１５ｍｍ×１５ｍｍ、厚み５０μｍ）を接着剤（エイブルスティック（株）製 エイブルボンド３２３０）を用いて固着載置した。
次に、ＬＳＩチップと導電性柱状凸部を覆うように感光性の絶縁樹脂組成物（新日鉄化学（株）製 ＰＤ１００）をダイコートにより塗布し、導電性柱状凸部の頂部が露出するように絶縁樹脂層を機械研磨した。次に、フォトマスクを介して露光を行って、ＬＳＩチップの端子部を除く部位に硬化処理を施し、その後、現像をおこなって、ＬＳＩチップの端子部を露出させた。これにより、上下導通ビアポストを備えた絶縁樹脂層（厚み６０μｍ）を形成して第１の電子部品内蔵層を設けた。
次いで、上記の電子部品内蔵層上に、上記の配線層の形成工程と同様にして、電気絶縁層を介して３層目の配線層を形成し、さらに、電気絶縁層を介して４層目の配線層を３層目配線層上に形成した。
次に、４層目の配線上に、上記の電子部品内蔵層の形成と同様にして、第２の電子部品内蔵層を設けた。
次に、上記の配線層の形成工程と同様にして、電気絶縁層を介して５層目の配線層（入出力端子）を第２の電子部品内蔵層上に形成した。これにより、Ｆｅ−Ｎｉ４２合金基材の電気絶縁層形成面に多層配線部を設けた。
次に、Ｆｅ−Ｎｉ４２合金基材の他方の面にエッチングにより冷却用のフィンを形成して、ヒートシンクとした。形成したフィンは、厚み０．２ｍｍ、高さ０．１ｍｍ、長さ１０ｍｍの板形状であり、形成ピッチは０．４ｍｍとした。
次いで、多層配線部の５層目の配線層（入出力端子）上に、はんだボールを形成して、図２に示されるような構成の本発明の電子装置（実施例２）を得た。
［比較例］
直径２００ｍｍ、厚み６２５μｍのシリコンウエハを準備した。このシリコンウエハのＸＹ方向（シリコンウエハの表面に平行な平面）の熱膨張係数は、２．５ｐｐｍであった。
このシリコンウエハの一方の面に、実施例１と同様にして、多層配線部を形成した。
次いで、材質がＡｌからなり、一方の面に複数のフィンを備えたヒートシンクの平坦面側を、上記のシリコンウエハの他方の面に、エポキシ接着剤により接着して配設した。上記のフィンは、厚み０．２ｍｍ、高さ０．４ｍｍ、長さ１０ｍｍの板形状であり、形成ピッチは０．４ｍｍであった。
次いで、多層配線部の５層目の配線層（入出力端子）上に、はんだボールを形成して、電子装置（比較例）を得た。
［評 価］
上述のように作製した電子装置（実施例１、実施例２、比較例）に対して、下記の熱サイクル試験を行った。
（熱サイクル試験方法）
−５５℃から１２５℃の温度サイクルで、それぞれの温度において３０分間ずつ熱
処理を行い、これを３０００回繰り返した。
上記の熱サイクル試験の結果、実施例１および実施例２の電子装置はヒートシンクの脱落も発生せず、信頼性が高いことが確認された。
これに対して、比較例の電子装置は、ヒートシンクの脱落が発生した。
小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できる。
本発明の電子装置の第１の実施形態を示す概略縦断面図である。 本発明の電子装置の第２の実施形態を示す概略縦断面図である。 本発明の電子装置の製造例を示す工程図である。 本発明の電子装置の製造例を示す工程図である。 本発明の電子装置の製造例を示す工程図である。 本発明の電子装置の他の製造例を示す工程図である。 本発明の電子装置の他の製造例を示す工程図である。
符号の説明
１，１１…電子装置
２，１２…ヒートシンク
２′，１２′…熱伝導性基材
３，１３…フィン
４，１４…多層配線部
５Ａ，５Ｂ，１５Ａ，１５Ｂ…電子部品内蔵層
６，１６…絶縁樹脂層
６ａ…切欠き部
７，１７…上下導通ビアポスト
８，１８…電子部品
７ａ，７ｂ，７ｃ，７ｄ，１７ａ，１７ｂ，１７ｃ，１７ｄ…上下導通ビア
９ａ，９ｂ，９ｃ，９ｄ，１９ａ，１９ｂ，１９ｃ，１９ｄ…電気絶縁層
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ…配線層
１０ｅ，２０ｅ…入出力端子
３７，５７…導電性柱状凸部
３８…ブロック体

Claims (7)

  1. 熱伝導性基材の一方の面に複数のフィンを備えるヒートシンクと、前記熱伝導性基材の他方の面に形成された多層配線部とを備え、該多層配線部は、電子部品を内蔵するとともに上下導通ビアポストを備えた電子部品内蔵層と、配線層と、電気絶縁層とを所望の積層順序で有するものであり、前記電気絶縁層に設けた上下導通ビアにて前記配線層、前記電子部品内蔵層の電子部品、上下導通ビアポストとの所望の導通がなされており、前記多層配線部の表面に入出力端子を備えることを特徴とする電子装置。
  2. 前記ヒートシンクは、前記多層配線部との接合面内方向の熱膨張係数が２〜２０ｐｐｍの範囲内であることを特徴とする請求項１に記載の電子装置。
  3. 前記入出力端子上に外部電極部材を備えていることを特徴とする請求項１または請求項２に記載の電子装置。
  4. 前記電子部品は、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上であることを特徴とする請求項１乃至請求項３のいずれかに記載の電子装置。
  5. 前記電子部品内蔵層は、電子部品を内蔵するための切欠き部と、上下導通ビアポストを備えた絶縁樹脂層を下層の上に直接形成し、前記切欠き部に電子部品を内蔵させて形成したものであることを特徴とする請求項１乃至請求項４のいずれかに記載の電子装置。
  6. 前記電子部品内蔵層は、下層の上に電子部品を載置し、該電子部品を内蔵するように前記下層の上に上下導通ビアポストを備えた絶縁樹脂層を直接形成したものであることを特徴とする請求項１乃至請求項４のいずれかに記載の電子装置。
  7. 前記電子部品内蔵層は、電子部品を内蔵するとともに上下導通ビアポストを備えたモジュールを所望の導通をとるように下層の上に接合したものであることを特徴とする請求項１乃至請求項４のいずれかに記載の電子装置。
JP2003382110A 2003-11-12 2003-11-12 電子装置の製造方法 Expired - Fee Related JP4369728B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003382110A JP4369728B2 (ja) 2003-11-12 2003-11-12 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003382110A JP4369728B2 (ja) 2003-11-12 2003-11-12 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005150185A true JP2005150185A (ja) 2005-06-09
JP4369728B2 JP4369728B2 (ja) 2009-11-25

Family

ID=34691269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003382110A Expired - Fee Related JP4369728B2 (ja) 2003-11-12 2003-11-12 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4369728B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053360A (ja) * 2005-08-15 2007-03-01 Phoenix Precision Technology Corp 半導体素子埋め込み支持板の積層構造
JP2007080928A (ja) * 2005-09-12 2007-03-29 Sumitomo Bakelite Co Ltd 半導体素子内臓回路基板および半導体装置
JP2010067834A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
JP2010103548A (ja) * 2005-10-04 2010-05-06 Samsung Electro-Mechanics Co Ltd 電子素子を内蔵した印刷回路基板及びその製造方法
JP2010118436A (ja) * 2008-11-12 2010-05-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
JP2013144833A (ja) * 2012-01-16 2013-07-25 Shimane Prefecture セラミック溶射材料、セラミック溶射被膜の形成方法および機能性セラミック溶射被膜
JP2013539220A (ja) * 2010-10-28 2013-10-17 インターナショナル・ビジネス・マシーンズ・コーポレーション ヒート・シンクを介した一体型の送電および配電のための方法、３次元ｖｌｓｉ、データ処理システム（集積回路のためのヒート・シンク一体型送電および配電）
WO2014076779A1 (ja) * 2012-11-14 2014-05-22 株式会社メイコー 部品内蔵基板の製造方法
JP2021185621A (ja) * 2017-02-22 2021-12-09 株式会社アムコー・テクノロジー・ジャパン 電子デバイス

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053360A (ja) * 2005-08-15 2007-03-01 Phoenix Precision Technology Corp 半導体素子埋め込み支持板の積層構造
JP2007080928A (ja) * 2005-09-12 2007-03-29 Sumitomo Bakelite Co Ltd 半導体素子内臓回路基板および半導体装置
JP2010103548A (ja) * 2005-10-04 2010-05-06 Samsung Electro-Mechanics Co Ltd 電子素子を内蔵した印刷回路基板及びその製造方法
US7947906B2 (en) 2005-10-04 2011-05-24 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
JP2010067834A (ja) * 2008-09-11 2010-03-25 Dainippon Printing Co Ltd 電子部品内蔵型の２層配線基板の製造方法及び電子部品内蔵型の２層配線基板
JP2010118436A (ja) * 2008-11-12 2010-05-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
JP2013539220A (ja) * 2010-10-28 2013-10-17 インターナショナル・ビジネス・マシーンズ・コーポレーション ヒート・シンクを介した一体型の送電および配電のための方法、３次元ｖｌｓｉ、データ処理システム（集積回路のためのヒート・シンク一体型送電および配電）
JP2013144833A (ja) * 2012-01-16 2013-07-25 Shimane Prefecture セラミック溶射材料、セラミック溶射被膜の形成方法および機能性セラミック溶射被膜
WO2014076779A1 (ja) * 2012-11-14 2014-05-22 株式会社メイコー 部品内蔵基板の製造方法
JPWO2014076779A1 (ja) * 2012-11-14 2016-09-08 株式会社メイコー 部品内蔵基板の製造方法
JP2021185621A (ja) * 2017-02-22 2021-12-09 株式会社アムコー・テクノロジー・ジャパン 電子デバイス
JP7256240B2 (ja) 2017-02-22 2023-04-11 株式会社アムコー・テクノロジー・ジャパン 電子デバイス及び電子デバイスの製造方法

Also Published As

Publication number Publication date
JP4369728B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP4303563B2 (ja) 電子装置および電子装置の製造方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI415542B (zh) A printed wiring board, and a printed wiring board
TWI361467B (ja)
US8692363B2 (en) Electric part package and manufacturing method thereof
JP4609317B2 (ja) 回路基板
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
JP2007184438A (ja) 半導体装置
KR20060101284A (ko) 배선 기판의 제조 방법
WO2011024939A1 (ja) 半導体装置およびその製造方法
TW200947607A (en) Chip embedded package structure and method for fabricating the same
US6936927B2 (en) Circuit device having a multi-layer conductive path
JP4369728B2 (ja) 電子装置の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP4759981B2 (ja) 電子部品内蔵モジュールの製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP2005243850A (ja) 多層プリント配線基板及びその製造方法
CN110718529A (zh) 半导体装置以及半导体装置的制造方法
JP2001237362A (ja) 半導体装置
JP4414712B2 (ja) 電子装置の製造方法
JP4394928B2 (ja) 多層配線基板およびその製造方法
JP4343777B2 (ja) 電子部品内蔵ウエハ
JP2010166095A (ja) 半導体装置及び回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090828

R150 Certificate of patent or registration of utility model

Ref document number: 4369728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees