JP2007080928A - 半導体素子内臓回路基板および半導体装置 - Google Patents
半導体素子内臓回路基板および半導体装置 Download PDFInfo
- Publication number
- JP2007080928A JP2007080928A JP2005263616A JP2005263616A JP2007080928A JP 2007080928 A JP2007080928 A JP 2007080928A JP 2005263616 A JP2005263616 A JP 2005263616A JP 2005263616 A JP2005263616 A JP 2005263616A JP 2007080928 A JP2007080928 A JP 2007080928A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- circuit board
- resin layer
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 本発明の目的は、機械的強度および誘電特性に優れた半導体素子内臓回路基板およびそれを用いた半導体装置を提供することにある。
【解決手段】 本発明の半導体素子内臓回路基板は、基板と、樹脂層とで構成され、該樹脂層内に半導体素子が設けられる半導体素子内臓回路基板であって、前記樹脂層は、ベンゾシクロブテン樹脂１０〜４０重量％と、無機充填材６０〜９０重量％とを含む樹脂組成物で構成され、かつ該樹脂層の線膨張係数が３０ｐｐｍ／℃以下であることを特徴とする。
また、本発明の半導体装置は、上述の半導体素子内蔵回路基板を有することを特徴とする。
【選択図】 図１
【解決手段】 本発明の半導体素子内臓回路基板は、基板と、樹脂層とで構成され、該樹脂層内に半導体素子が設けられる半導体素子内臓回路基板であって、前記樹脂層は、ベンゾシクロブテン樹脂１０〜４０重量％と、無機充填材６０〜９０重量％とを含む樹脂組成物で構成され、かつ該樹脂層の線膨張係数が３０ｐｐｍ／℃以下であることを特徴とする。
また、本発明の半導体装置は、上述の半導体素子内蔵回路基板を有することを特徴とする。
【選択図】 図１
Description
本発明は、半導体素子内臓回路基板および半導体装置に関する。
近年の電子機器の大容量化、高速化、高密度化、そして小型化が進むにつれ、複数の機能を持つ部品を一つのパッケージ基板に表面実装する方法が多く用いられている。
しかし、パッケージ基板表面に部品を実装する手法は、２次元方向のスペースのみのため基板の面積を搭載する部品の面積よりも小さくすることに制約があり、パッケージ基板の小型化、高密度化に限界があった。
しかし、パッケージ基板表面に部品を実装する手法は、２次元方向のスペースのみのため基板の面積を搭載する部品の面積よりも小さくすることに制約があり、パッケージ基板の小型化、高密度化に限界があった。
そこで、各部品をパッケージ基板の表面のみならず、基板の内部に内蔵し３次元的に配置することでパッケージ基板の小型化、高密度化を実現する方法が考案されている。
このように部品を内蔵する形態の基板においては、部品の高周波化に伴い、信号伝搬速度の高速化が必要とされており、これを実現するために低誘電率、低誘電正接、低吸水率および機械的強度に優れるといった特性を有する絶縁樹脂層が必要とされる。
このような絶縁樹脂層を得る方法には、例えばエポキシ樹脂、フェノール樹脂およびシアネート樹脂から選ばれる少なくとも一つの樹脂組成物に無機充填材を高充填する方法等がある（例えば、特許文献１参照）。
しかし、エポキシ樹脂、フェノール樹脂およびシアネート樹脂に無機充填材を高充填すると誘電率が高くなり、また樹脂自身の吸水率が高いため、高周波用途で重要とされる信号伝搬速度や吸水処理後の接続信頼性に影響が生じる場合があった。
しかし、エポキシ樹脂、フェノール樹脂およびシアネート樹脂に無機充填材を高充填すると誘電率が高くなり、また樹脂自身の吸水率が高いため、高周波用途で重要とされる信号伝搬速度や吸水処理後の接続信頼性に影響が生じる場合があった。
したがって、搭載部品等を内臓することが可能な樹脂層を有する基板が要求されていた。
本発明の目的は、機械的強度および誘電特性に優れた半導体素子内臓回路基板およびそれを用いた半導体装置を提供することにある。
このような目的は、下記（１）〜（８）に記載の本発明により達成される。
（１）基板と、樹脂層とで構成され、該樹脂層内に半導体素子が設けられる半導体素子内臓回路基板であって、前記樹脂層は、ベンゾシクロブテン樹脂１０〜４０重量％と、無機充填材６０〜９０重量％とを含む樹脂組成物で構成され、かつ該樹脂層の線膨張係数が３０ｐｐｍ／℃以下であることを特徴とする半導体素子内臓回路基板。
（２）前記樹脂層は、半導体素子を封止するように形成されているものである上記（１）に記載の半導体素子内臓回路基板。
（３）前記無機充填材は、球状シリカを含むものである上記（１）または（２）に記載の半導体素子内臓回路基板。
（４）前記無機充填材の平均粒子径は、１．０μｍ以上である上記（１）ないし（３）のいずれかに記載の半導体素子内臓回路基板。
（５）さらに、エラストマーを含むものである上記（１）ないし（４）のいずれかに記載の半導体素子内臓回路基板。
（６）前記樹脂層の厚さは、２０〜１００μｍである上記（１）ないし（５）のいずれかに記載の半導体素子内臓回路基板。
（７）上記（１）ないし（６）のいずれかに記載の半導体素子内臓回路基板を有することを特徴とする半導体装置。
（１）基板と、樹脂層とで構成され、該樹脂層内に半導体素子が設けられる半導体素子内臓回路基板であって、前記樹脂層は、ベンゾシクロブテン樹脂１０〜４０重量％と、無機充填材６０〜９０重量％とを含む樹脂組成物で構成され、かつ該樹脂層の線膨張係数が３０ｐｐｍ／℃以下であることを特徴とする半導体素子内臓回路基板。
（２）前記樹脂層は、半導体素子を封止するように形成されているものである上記（１）に記載の半導体素子内臓回路基板。
（３）前記無機充填材は、球状シリカを含むものである上記（１）または（２）に記載の半導体素子内臓回路基板。
（４）前記無機充填材の平均粒子径は、１．０μｍ以上である上記（１）ないし（３）のいずれかに記載の半導体素子内臓回路基板。
（５）さらに、エラストマーを含むものである上記（１）ないし（４）のいずれかに記載の半導体素子内臓回路基板。
（６）前記樹脂層の厚さは、２０〜１００μｍである上記（１）ないし（５）のいずれかに記載の半導体素子内臓回路基板。
（７）上記（１）ないし（６）のいずれかに記載の半導体素子内臓回路基板を有することを特徴とする半導体装置。
本発明によれば、機械的強度および誘電特性に優れた半導体素子内臓回路基板およびそれを用いた半導体装置を得ることができる。
また、平均粒子径１．０μｍ以上の無機充填材を用いた場合、特にプレス成形時の樹脂組成物の流動性が改善されることにより、平均粒子径１．０μｍ以下の無機充填材よりもより多く充填できるため、冷熱サイクル試験における耐クラック性に優れる樹脂層を有する半導体素子内臓回路基板を得ることができる。
また、平均粒子径１．０μｍ以上の無機充填材を用いた場合、特にプレス成形時の樹脂組成物の流動性が改善されることにより、平均粒子径１．０μｍ以下の無機充填材よりもより多く充填できるため、冷熱サイクル試験における耐クラック性に優れる樹脂層を有する半導体素子内臓回路基板を得ることができる。
以下、本発明の半導体素子内臓回路基板および半導体装置について説明する。
本発明の半導体素子内臓回路基板は、基板と、樹脂層とで構成され、該樹脂層内に半導体素子が設けられる半導体素子内臓回路基板であって、前記樹脂層は、ベンゾシクロブテン樹脂１０〜４０重量％と、無機充填材６０〜９０重量％とを含む樹脂組成物で構成され、かつ該樹脂層の線膨張係数が３０ｐｐｍ／℃以下であることを特徴とする。
また、本発明の半導体装置は、上述の半導体素子内蔵回路基板を有することを特徴とする。
本発明の半導体素子内臓回路基板は、基板と、樹脂層とで構成され、該樹脂層内に半導体素子が設けられる半導体素子内臓回路基板であって、前記樹脂層は、ベンゾシクロブテン樹脂１０〜４０重量％と、無機充填材６０〜９０重量％とを含む樹脂組成物で構成され、かつ該樹脂層の線膨張係数が３０ｐｐｍ／℃以下であることを特徴とする。
また、本発明の半導体装置は、上述の半導体素子内蔵回路基板を有することを特徴とする。
まず、半導体素子内臓回路基板について説明する。
半導体素子内臓回路基板１００は、コア基板１と、コア基板１の上側（図１中の上側）には、第１導体部１１と、第１導体部１１を覆うように形成された樹脂層２とが設けられている。
樹脂層２の内部には、半導体素子３が設けられている。
半導体素子３と、コア基板１とは、接着樹脂３１を介して接続されている。
半導体素子３の上側（図１中の上側）には、電極３２が設けられており、樹脂層２の上側に設けられた導体２１と、電極３２とは、樹脂層２に設けられたビア２２に埋め込まれた導電性ペーストで通電されている。
樹脂層２を貫通するようにビア２３が形成されており、ビア２３内部には導電性ペーストが埋め込まれている。
樹脂層２の上側（図１中の上側）には、導体２１が形成されている。導体２１と、第１導体部１１とは、ビア２３内部に設けられた導電性ペーストにより通電されている。
コア基板１の下側（図１中下側）には、第３導体部１２が設けられており、第１導体部１１と、第２導体部１２とは、コア基板１を貫通して設けられたビア１３内部に設けられた導電性ペーストで通電している。
半導体素子内臓回路基板１００は、コア基板１と、コア基板１の上側（図１中の上側）には、第１導体部１１と、第１導体部１１を覆うように形成された樹脂層２とが設けられている。
樹脂層２の内部には、半導体素子３が設けられている。
半導体素子３と、コア基板１とは、接着樹脂３１を介して接続されている。
半導体素子３の上側（図１中の上側）には、電極３２が設けられており、樹脂層２の上側に設けられた導体２１と、電極３２とは、樹脂層２に設けられたビア２２に埋め込まれた導電性ペーストで通電されている。
樹脂層２を貫通するようにビア２３が形成されており、ビア２３内部には導電性ペーストが埋め込まれている。
樹脂層２の上側（図１中の上側）には、導体２１が形成されている。導体２１と、第１導体部１１とは、ビア２３内部に設けられた導電性ペーストにより通電されている。
コア基板１の下側（図１中下側）には、第３導体部１２が設けられており、第１導体部１１と、第２導体部１２とは、コア基板１を貫通して設けられたビア１３内部に設けられた導電性ペーストで通電している。
樹脂層２は、ベンゾシクロブテン樹脂１０〜４０重量％と、無機充填材６０〜９０重量％とを含む樹脂組成物で構成されていることを特徴とする。これにより、半導体素子内臓回路基板１００に要求される樹脂層２の特徴を満足することができる。
（ＢＣＢ樹脂）
前記ベンゾシクロブテン樹脂とは、シクロブテン骨格を含む樹脂であればどのようなものであってもよい。具体的には、以下の一般式（ＩＡ）、（ＩＢ）、または（ＩＣ）で表されるベンゾシクロブテン誘導体をモノマーとして構成された樹脂であることが好ましい。
前記ベンゾシクロブテン樹脂とは、シクロブテン骨格を含む樹脂であればどのようなものであってもよい。具体的には、以下の一般式（ＩＡ）、（ＩＢ）、または（ＩＣ）で表されるベンゾシクロブテン誘導体をモノマーとして構成された樹脂であることが好ましい。
また、上記一般式に示したベンゾシクロブテン誘導体をＢステージ化したものも、成形性、流動性を調整するために好ましく使用される。ベンゾシクロブテン誘導体をＢステージ化したものとしては、たとえばジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの。重量平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）を用いることができる。Ｂステージ化は、通常加熱溶融して行われる。ここで、重量平均分子量は、たとえばゲルパーミエーションクロマトグラフィー（Ｇ．Ｐ．Ｃ．）を用いて測定することができる。
前記ベンゾシクロブテン樹脂の重量平均分子量は、特に限定されないが、１００以上であることが好ましく、特に１，０００〜３００，０００が好ましい。重量平均分子量が前記下限値未満であると前記ベンゾシクロブテン樹脂の硬化が不十分となる場合があり、前記上限値を超えるとＢステージ化した後で樹脂組成物が脆くなり作業性が低下する場合がある。
低分子量のベンゾシクロブテン樹脂を得る方法としては、例えばベンゾシクロブテンモノマーの重合時間を短くしてベンゾシクロブテン樹脂の重合度を下げる方法、ベンゾシクロブテンモノマーと例えば線状モノマーのようなスペーサーとを共重合させて架橋密度を低下させる方法等が挙げられる。
低分子量のベンゾシクロブテン樹脂を得る方法としては、例えばベンゾシクロブテンモノマーの重合時間を短くしてベンゾシクロブテン樹脂の重合度を下げる方法、ベンゾシクロブテンモノマーと例えば線状モノマーのようなスペーサーとを共重合させて架橋密度を低下させる方法等が挙げられる。
前記ベンゾシクロブテン樹脂の含有量は、前記樹脂組成物全体の１０〜４０重量％である。前記ベンゾシクロブテン樹脂の含有量を前記範囲内とすることにより、特に、引っ張り強度、弾性率を損なうことなく誘電特性を向上できる。さらに、積層板で広く使われるエポキシ樹脂と比べ低吸水率とすることができる。
前記ベンゾシクロブテン樹脂の含有量は、より具体的には、前記樹脂組成物の１５〜３５重量％が好ましく、特に２０〜３０重量％が好ましい。
前記ベンゾシクロブテン樹脂の含有量は、より具体的には、前記樹脂組成物の１５〜３５重量％が好ましく、特に２０〜３０重量％が好ましい。
前記ベンゾシクロブテン樹脂（濃度５０％、メシチレン溶媒）の２５℃における溶融粘度は、特に限定されないが、０．５〜３０（Ｐ）であることが好ましく、特に１〜２０（Ｐ）であることが好ましい。溶融粘度が前記範囲内であると、前記無機充填材を６０〜９０重量％添加しても良好な成形性とすることができる。
（無機充填材）
前記樹脂組成物では、無機充填材を前記樹脂組成物全体の６０〜９０重量％含むことを特徴とする。これにより、機械特性を向上することができる。特に、シリコンや銅等の線膨張係数の小さい金属と共に用いた場合のおいて冷熱サイクル時のクラックの発生を防止する効果に優れる。
前記無機充填材の含有量は、より具体的には、前記樹脂組成物の６５〜８５重量％が好ましく、特に７０〜８０重量％が好ましい。
前記樹脂組成物では、無機充填材を前記樹脂組成物全体の６０〜９０重量％含むことを特徴とする。これにより、機械特性を向上することができる。特に、シリコンや銅等の線膨張係数の小さい金属と共に用いた場合のおいて冷熱サイクル時のクラックの発生を防止する効果に優れる。
前記無機充填材の含有量は、より具体的には、前記樹脂組成物の６５〜８５重量％が好ましく、特に７０〜８０重量％が好ましい。
前記無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素等の窒化物等を挙げることができる。
これらの中でもシリカ（特に球状シリカ）が好ましい。これにより、加工性と機械特性とのバランスにより優れる。
これらの中でもシリカ（特に球状シリカ）が好ましい。これにより、加工性と機械特性とのバランスにより優れる。
前記無機充填材の平均粒子径は、特に限定されないが、１．０μｍ以上が好ましく、特に１．５〜５．０μｍが好ましい。平均粒子径が前記下限値未満であると樹脂層２を冷熱サイクル試験した際に微細なクラックが生じる場合があり、前記上限値を超えると接続信頼性が低下する場合がある。ここで、無機充填材の平均粒子径は、たとえば粒度分布計（ＨＯＲＩＢＡ製、ＬＡ−５００）により測定することができる。さらに、平均粒子径１．０μｍ以上の充填材を用いると樹脂組成物の流動性が高まり、ハンドリング性やプレス成形性を向上することができる。
前記無機充填材の比誘電率は、とくに限定されないが、比誘電率を２０以下とするのが好ましく、比誘電率を１０以下とするのがより好ましく、比誘電率を１〜８とするのがさらに好ましい。これにより、前記樹脂組成物を用いて半導体素子内臓回路基板１００を製造した場合に、誘電特性を低下することなく、耐クラック性を向上することができる。また、これにより、信号伝搬速度のさらなる高速化に対応することができる。さらに、比誘電率２０以下の無機充填材と前述したベンゾシクロブテン樹脂との組合せにより、樹脂層２の誘電特性を低下することなく、耐クラック性を向上することができる。
比誘電率２０以下の前記無機充填材としては、たとえば、シリカ、アルミナ、マグネシアまたはベリリア等の酸化物、硫酸バリウム等の硫酸塩を例示することができる。これらの中でも、シリカ、アルミナ、および硫酸バリウムから選択される少なくとも一種以上が好ましい。これにより、前記ベンゾシクロブテン樹脂の低誘電率、低誘電正接という特徴を保持することができる。
（エラストマ−）
前記樹脂組成物は、特に限定されないが、エラストマ−を含むことが好ましい。これにより、冷熱サイクル試験をした際の耐クラック性に特に優れる。
前記エラストマーとしては、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体等のポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマー等の熱可塑性エラストマ−、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエン等の液状エラストマ−が挙げられる。これらの中でもスチレン−ブタジエン共重合体、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエンから選ばれる１種以上が好ましい。これにより、特にベンゾシクロブテン樹脂の誘電特性を低下させることなく金属との密着を向上することができる。
前記樹脂組成物は、特に限定されないが、エラストマ−を含むことが好ましい。これにより、冷熱サイクル試験をした際の耐クラック性に特に優れる。
前記エラストマーとしては、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体等のポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマー等の熱可塑性エラストマ−、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエン等の液状エラストマ−が挙げられる。これらの中でもスチレン−ブタジエン共重合体、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエンから選ばれる１種以上が好ましい。これにより、特にベンゾシクロブテン樹脂の誘電特性を低下させることなく金属との密着を向上することができる。
前記エラストマ−の含有量は、特に限定されないが、前記樹脂組成物全体の１〜３０重量％が好ましく、特に５〜２０重量％が好ましい。含有量が前記範囲内であると、特に冷熱サイクル試験時の耐クラック性に優れる。
（紫外線吸収剤）
本発明の樹脂組成物は、特に限定されないが、紫外線吸収剤を含有しても良い。これにより、最終的に得られる半導体素子内臓回路基板１００のレーザー加工性を向上することができる。
そのために、前記樹脂組成物は、２００〜４００ｎｍに紫外線吸収領域を有するように形成されることが好ましい。これにより、ＵＶレーザーにより微小ビアホールを形成することができ、レーザー加工性を向上することができる。
本発明の樹脂組成物は、特に限定されないが、紫外線吸収剤を含有しても良い。これにより、最終的に得られる半導体素子内臓回路基板１００のレーザー加工性を向上することができる。
そのために、前記樹脂組成物は、２００〜４００ｎｍに紫外線吸収領域を有するように形成されることが好ましい。これにより、ＵＶレーザーにより微小ビアホールを形成することができ、レーザー加工性を向上することができる。
前記樹脂組成物に、このような紫外線吸収領域を付与するために、前記樹脂組成物は、３５０ｎｍ〜３７０ｎｍまたは２４０〜２６０ｎｍの波長領域に４０％以上の吸収率を有する前記紫外線吸収剤を含むことができる。これにより、とくにＵＶレーザーでビア加工する時の生産性を向上することができる。ここで、波長領域に４０％以上の吸収率を有するとは、当該波長領域の一部の範囲で吸収率が４０％以上であっても、全ての範囲で吸収率が４０％以上であってもよい。ここで、吸収率とは、例えばメタノール溶媒１００ｍリットル中に紫外線吸収剤を５ｍｇ含む溶液を試料光路長が１ｃｍのセルに入れたサンプルを光電分光光度計にて紫外領域吸収を測定した場合に得られる波長の形状により得られるものを示す。
前記紫外線吸収剤としては、例えば４，４'−ビスジエチルアミノベンゾフェノン等のベンゾフェノン類、２−ベンジル−２−ジメチルアミノ−１−（４−モルフォリノフェニル）−ブタノン−１，２−（５−（クロロ−２'−ヒドロキシ−３'ｔｅｒｔ−ブチル−５'メチルフェニル）−ベンゾトリアゾール等のベンゾトリアゾール類、１，１'，２，２'−テトラキス（４−グリシジルフェニル）エタン、２，２ジメトキシ−１，２ジフェニルエタン−１−オン、２−メチル−１−［４−（メチルチオ）フェニル］−２−モルフォリノプロパノン−１−ベンゾインイソプロピルエーテル、ベンゾインイソブチルエーテル、ベンジルジメチルケタール、２−ベンジル−２−ジメチルアミノ−１−（４−モルフォリノフェニル）−ブタノン−１、ビス（２，４，６トリメチルベンゾイル）−フェニルフォスフィンオキシド等を挙げることができる。これらの中でもベンゾフェノン類、またはベンゾトリアゾール類が好ましく、４，４'−ビスジエチルアミノベンゾフェノン等のベンゾフェノン類がより好ましい。これにより、前記樹脂組成物のＵＶレーザー加工性を特に向上することができる。
前記紫外線吸収剤の含有量は、特に限定されないが、ベンゾシクロブテン樹脂１００重量部に対して０．０１〜５重量部が好ましく、特に０．１〜１．５重量部が好ましい。含有量が前記下限値未満であるとレーザー加工性を向上する効果が低下する場合があり、前記上限値を超えると誘電特性を向上する効果が低下する場合がある。なお、樹脂組成物が紫外線吸収領域を有することは、例えば紫外線スペクトロフォトメーター（島津製作所 ＵＶ−２６０）により評価することができる。
本発明の樹脂組成物は、上述したベンゾシクロブテン樹脂等を含むが、本発明の目的に反しない範囲において、その他の樹脂、硬化促進剤、カップリング剤、難燃剤、フィラー、その他の成分を添加することができる。
このような樹脂組成物から樹脂層２を得る方法としては、例えば前記樹脂組成物を溶媒に溶解してキャスト法等の塗布する方法、スピンコーティング法、スプレー法により得ることができる。
樹脂層２の厚さとしては、特に限定されないが、２０〜１００μｍが好ましく、特に３０〜８０μｍが好ましい。
樹脂層２の厚さとしては、特に限定されないが、２０〜１００μｍが好ましく、特に３０〜８０μｍが好ましい。
樹脂層２の熱膨張係数は、３０ｐｐｍ／℃以下であることを特徴とする。これにより、熱衝撃信頼性を向上することができる。従来の樹脂層の熱膨張係数は、５０ｐｐｍ／℃程度であった。このような熱膨張係数であると、熱衝撃信頼性が不十分であるといった問題があった。
これに対して、本発明では樹脂層の熱膨張係数を３０ｐｐｍ／℃以下としたので、熱衝撃信頼性を向上することができる。この熱膨張係数は、具体的には２５ｐｐｍ／℃以下であることが好ましく、特に２０ｐｐｍ／℃以下であることが好ましい。
本発明では、前記ベンゾシクロブテン樹脂と、無機充填材とを所定の割合で併用することにより、樹脂層２の熱膨張係数を３０ｐｐｍ／℃以下とすることができるものであり、それによって樹脂層２中に半導体素子を設けることができるものである。
これに対して、本発明では樹脂層の熱膨張係数を３０ｐｐｍ／℃以下としたので、熱衝撃信頼性を向上することができる。この熱膨張係数は、具体的には２５ｐｐｍ／℃以下であることが好ましく、特に２０ｐｐｍ／℃以下であることが好ましい。
本発明では、前記ベンゾシクロブテン樹脂と、無機充填材とを所定の割合で併用することにより、樹脂層２の熱膨張係数を３０ｐｐｍ／℃以下とすることができるものであり、それによって樹脂層２中に半導体素子を設けることができるものである。
次に、半導体素子内臓回路基板１００を製造する方法について説明する。
コア基板１の所定の位置に貫通孔１３を形成し、導電性ペーストを埋め込む。そして、コア基板１の上下（図１中の上下）に、例えばサブトラクティブ、アディティブ方法によって第１導体部１１と、第２導体部１２とを形成する。第１導体部１１と、第２導体部１２とは、貫通孔１３に埋め込まれた導電性ペーストによって電気的に接続されている。
コア基板１としては、例えばガラスクロス入り樹脂基板、セラミック基板等が挙げられる。また、コア基板１としてはアルミニウム基板等の金属基板も挙げられるが、この場合は第１導体部１１、第２導体部１２等を設ける必要は無い。
コア基板１の所定の位置に貫通孔１３を形成し、導電性ペーストを埋め込む。そして、コア基板１の上下（図１中の上下）に、例えばサブトラクティブ、アディティブ方法によって第１導体部１１と、第２導体部１２とを形成する。第１導体部１１と、第２導体部１２とは、貫通孔１３に埋め込まれた導電性ペーストによって電気的に接続されている。
コア基板１としては、例えばガラスクロス入り樹脂基板、セラミック基板等が挙げられる。また、コア基板１としてはアルミニウム基板等の金属基板も挙げられるが、この場合は第１導体部１１、第２導体部１２等を設ける必要は無い。
次に、コア基板１の所定の部位に接着樹脂３１を介して、半導体素子５を設置する。そして、半導体素子５の上側（図１中の上側）に電極３２を設け、これらを覆うように樹脂層２を形成する。
樹脂層２の所定の部位にビア２２、２３を形成した後、導電性ペーストを埋め込む。そして、例えばサブトラクティブ、アディティブ方法によって導体２１を形成して、樹脂層２の上側（図１中の上側）に設けた第２導体部２１と第１導体部１１と、電極３２と第２導体部２１とを電気的に接続して半導体素子内臓回路基板１００を得る。
接着樹脂３１を構成するものとしては、例えばエポキシ樹脂、ポリイミド樹脂、シアネートエステル樹脂、マレイミド樹脂、ベンゾシクロブテン樹脂等の樹脂材料単独および前記樹脂材料に金、銀、銅、ニッケル、シリカ、アルミナ、窒化ホウ素等の中から選ばれる少なくとも一種類以上の充填材を添加したもの等が挙げられる。
接着樹脂３１の厚さは、特に限定されないが、０．１〜２０μｍが好ましく、特に０．２〜１０μｍが好ましい。厚さが前記範囲内であると、放熱性を向上することができる。
このような半導体素子５としては、例えばＳｉ、ＧａＡｓ等の半導体素子が挙げられる。
なお、図１では、樹脂層２が１層のものについて説明したが、本発明はこれに限定されず２層、３層等の多層の基板であっても良い。また、図１では、半導体素子３がコア基板１の片面側に設けられているが、両面に設けられるような構造であっても良い。
このような半導体素子５としては、例えばＳｉ、ＧａＡｓ等の半導体素子が挙げられる。
なお、図１では、樹脂層２が１層のものについて説明したが、本発明はこれに限定されず２層、３層等の多層の基板であっても良い。また、図１では、半導体素子３がコア基板１の片面側に設けられているが、両面に設けられるような構造であっても良い。
次に、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
（実施例１）
１．樹脂層を形成するワニスの調製
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂としてジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）２２重量％と、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）２．５重量％と、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％と、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％と、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．２重量％とをＭＥＫに溶解し、さらに無機充填材としてシリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）７５重量％を加えて分散させ、不揮発分濃度５０重量％になるように樹脂ワニスを調製した。
（実施例１）
１．樹脂層を形成するワニスの調製
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂としてジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）２２重量％と、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）２．５重量％と、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％と、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％と、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．２重量％とをＭＥＫに溶解し、さらに無機充填材としてシリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）７５重量％を加えて分散させ、不揮発分濃度５０重量％になるように樹脂ワニスを調製した。
２．キャリアフィルム付き樹脂層の製造
上述の樹脂ワニスを用いて、キャリアフィルム（厚さ０．０３８ｍｍ、ＰＥＴ）に樹脂ワニスを厚さ０．１４ｍｍで塗工し、８０℃の乾燥機炉で５分、１４０℃の乾燥機炉で５分乾燥させ、樹脂層の厚さが０．０７ｍｍのキャリアフィルム付き樹脂層を作成した。なお、得られた樹脂層の膨張係数は、２０ｐｐｍ／℃であった。
上述の樹脂ワニスを用いて、キャリアフィルム（厚さ０．０３８ｍｍ、ＰＥＴ）に樹脂ワニスを厚さ０．１４ｍｍで塗工し、８０℃の乾燥機炉で５分、１４０℃の乾燥機炉で５分乾燥させ、樹脂層の厚さが０．０７ｍｍのキャリアフィルム付き樹脂層を作成した。なお、得られた樹脂層の膨張係数は、２０ｐｐｍ／℃であった。
３．多層プリント回路板の製造
銅箔を両面に張った両面銅張積層板の銅箔表面を黒化処理（酸化銅形成）した後還元したものをコア基板として、その片面に半導体素子を接着後、コア基板の両面に上述のキャリアフィルム付き樹脂層を１７０℃、１時間、続いてキャリアフィルムを剥離後２００℃、２時間加熱加圧接着し、その後所定の回路をパターニングすることにより半導体素子内臓回路基板を製造した。
銅箔を両面に張った両面銅張積層板の銅箔表面を黒化処理（酸化銅形成）した後還元したものをコア基板として、その片面に半導体素子を接着後、コア基板の両面に上述のキャリアフィルム付き樹脂層を１７０℃、１時間、続いてキャリアフィルムを剥離後２００℃、２時間加熱加圧接着し、その後所定の回路をパターニングすることにより半導体素子内臓回路基板を製造した。
（実施例２）
無機充填材として以下のものを用いた以外は、実施例１と同様にした。
無機充填材としてシリカ（アドマテックス社製「ＳＥ２０５０」、平均粒子径０．５μｍ、最大粒子径５μｍ）を用いた。なお、得られた樹脂層の膨張係数は、２０ｐｐｍ／℃であった。
無機充填材として以下のものを用いた以外は、実施例１と同様にした。
無機充填材としてシリカ（アドマテックス社製「ＳＥ２０５０」、平均粒子径０．５μｍ、最大粒子径５μｍ）を用いた。なお、得られた樹脂層の膨張係数は、２０ｐｐｍ／℃であった。
（実施例３）
樹脂ワニス中のベンゾシクロブテン樹脂および無機充填材の配合を以下のようにした以外は、実施例１と同様にした。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂としてジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）１１．７重量％、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）２．９重量％、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．１重量％、無機充填材としてシリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）８５重量％とした。なお、得られた樹脂層の膨張係数は、１５ｐｐｍ／℃であった。
樹脂ワニス中のベンゾシクロブテン樹脂および無機充填材の配合を以下のようにした以外は、実施例１と同様にした。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂としてジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）１１．７重量％、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）２．９重量％、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．１重量％、無機充填材としてシリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）８５重量％とした。なお、得られた樹脂層の膨張係数は、１５ｐｐｍ／℃であった。
（実施例４）
樹脂ワニス中のベンゾシクロブテン樹脂および無機充填材の配合を以下のようにした以外は、実施例１と同様にした。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂として、ジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）３５．３重量％、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）４．１重量％、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．３重量％、無機充填材として、シリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）６０重量％とした。なお、得られた樹脂層の膨張係数は、２８ｐｐｍ／℃であった。
樹脂ワニス中のベンゾシクロブテン樹脂および無機充填材の配合を以下のようにした以外は、実施例１と同様にした。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂として、ジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）３５．３重量％、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）４．１重量％、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．３重量％、無機充填材として、シリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）６０重量％とした。なお、得られた樹脂層の膨張係数は、２８ｐｐｍ／℃であった。
（実施例５）
エラストマ-を用いずに、樹脂ワニスの配合を以下のようにした以外は、実施例１と同様にした。なお、得られた樹脂層の膨張係数は、１９ｐｐｍ／℃であった。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂として、ジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）２４．５重量％、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．２重量％をメシチレンに溶解し、さらに無機充填材として、シリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）７５重量％を加えて分散させ、不揮発分濃度５０重量％になるように樹脂ワニスを調製した。
エラストマ-を用いずに、樹脂ワニスの配合を以下のようにした以外は、実施例１と同様にした。なお、得られた樹脂層の膨張係数は、１９ｐｐｍ／℃であった。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂として、ジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）２４．５重量％、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．２重量％をメシチレンに溶解し、さらに無機充填材として、シリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）７５重量％を加えて分散させ、不揮発分濃度５０重量％になるように樹脂ワニスを調製した。
（比較例１）
ベンゾシクロブテン樹脂の代わりに以下のようにエポキシ樹脂を用いた以外は実施例１と同様にした。なお、得られた樹脂層の膨張係数は、２０ｐｐｍ／℃であった。
樹脂組成物固形分全体に対して、エポキシ樹脂としてＮＣ−３０００（日本化薬社製）２２重量％、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）２．５重量％、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％、硬化剤として２−フェニルー４−メチルイミダゾール（四国化成工業社製２Ｐ４ＭＺ）０．２重量％、無機充填材としてシリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）７５重量％とした。
ベンゾシクロブテン樹脂の代わりに以下のようにエポキシ樹脂を用いた以外は実施例１と同様にした。なお、得られた樹脂層の膨張係数は、２０ｐｐｍ／℃であった。
樹脂組成物固形分全体に対して、エポキシ樹脂としてＮＣ−３０００（日本化薬社製）２２重量％、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）２．５重量％、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％、硬化剤として２−フェニルー４−メチルイミダゾール（四国化成工業社製２Ｐ４ＭＺ）０．２重量％、無機充填材としてシリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）７５重量％とした。
（比較例２）
無機充填材を用いずに樹脂ワニスの配合を以下のようにした以外は、実施例１と同様にした。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂としてジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）８７．５重量％と、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）１１．６重量％と、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％と、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％と、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．６重量％とをＭＥＫに溶解し、不揮発分濃度５０重量％になるように樹脂ワニスを調製した。なお、得られた樹脂層の膨張係数は、８０ｐｐｍ／℃であった。
無機充填材を用いずに樹脂ワニスの配合を以下のようにした以外は、実施例１と同様にした。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂としてジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）８７．５重量％と、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）１１．６重量％と、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％と、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％と、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．６重量％とをＭＥＫに溶解し、不揮発分濃度５０重量％になるように樹脂ワニスを調製した。なお、得られた樹脂層の膨張係数は、８０ｐｐｍ／℃であった。
（比較例３）
樹脂ワニスの配合を以下のようにした以外は、実施例１と同様にした。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂としてジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）４４．４重量％、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）５重量％、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．３重量％、無機充填材としてシリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）５０重量％とした。なお、得られた樹脂層の膨張係数は、６０ｐｐｍ／℃であった。
樹脂ワニスの配合を以下のようにした以外は、実施例１と同様にした。
樹脂組成物固形分全体に対して、ベンゾシクロブテン樹脂としてジビニルシロキサン−ビスベンゾシクロブテン（Ｂステージ化したもの、数平均分子量１４０，０００、ダウケミカル社製サイクロテンＸＵＲ）４４．４重量％、エラストマーとして末端アクリル化ポリブタジエンエラストマー（数平均分子量２，８００、大阪有機化学工業社製ＢＡＣ−４５）５重量％、紫外線吸収剤として４，４’−ビスジエチルアミノベンゾフェノン０．１重量％、表面処理剤としてγ−メタクリロキシプロピルトリメトキシシラン（東レ・ダウコーニング・シリコーン社製ＳＺ６０３０）０．２重量％、硬化剤として２，６−ジ−（パラアジドベンザル）−４−エチルシクロヘキサノン０．３重量％、無機充填材としてシリカ（アドマテックス社製ＳＥ５０５０、平均粒子径１．５μｍ、最大粒子径５μｍ）５０重量％とした。なお、得られた樹脂層の膨張係数は、６０ｐｐｍ／℃であった。
各実施例および各比較例で得られた基板について、以下の評価を行なった。但し誘電率および誘電正接、機械的強度、線膨張係数については、上述のキャリアフィルム付き樹脂層を１７０℃、１時間、続いてキャリアフィルムを剥離後２００℃、２時間加熱加圧接着し評価を行った。評価項目を内容と共に示す。得られた結果を表１に示す。
１．誘電率および誘電正接
ＪＩＳ Ｃ ６４８１に準拠して、１ＭＨｚ、Ａ状態の条件で測定した。
１．誘電率および誘電正接
ＪＩＳ Ｃ ６４８１に準拠して、１ＭＨｚ、Ａ状態の条件で測定した。
２．機械的強度
ＪＩＳ Ｃ ６４８１に準拠して、引張モードで荷重フルスケール２０ｋｇｆ、速度５ｍｍ／ｍｉｎ．の条件で弾性率、引張強度を測定した。
ＪＩＳ Ｃ ６４８１に準拠して、引張モードで荷重フルスケール２０ｋｇｆ、速度５ｍｍ／ｍｉｎ．の条件で弾性率、引張強度を測定した。
３．線膨張係数
昇温速度１０℃／分で３５〜８５℃の温度範囲で測定した。
昇温速度１０℃／分で３５〜８５℃の温度範囲で測定した。
４．冷熱サイクル試験
液相冷熱試験で、−６５℃と１２５℃で各３０分間処理を１０００および２０００サイクルした後のクラックの有無で評価した。評価には、タバイエスペック製液槽冷熱衝撃装置ＴＳＢ−２型、フロリナート液を用いた。なお、クラックの有無は顕微鏡で判断した。各記号は以下の事項を示す。
◎：１，０００および２，０００サイクルのいずれにおいても、クラックがほとんど発生しなかった。
○：１，０００サイクルではクラックがほとんど発生しなかったが、２，０００サイクルではクラックが一部発生した。
△：１，０００および２，０００サイクルのいずれかにおいて、クラックが一部発生して実用不可であった。
×：１０００サイクルおよび２０００サイクルのいずれにおいても、クラックが多数発生した。
液相冷熱試験で、−６５℃と１２５℃で各３０分間処理を１０００および２０００サイクルした後のクラックの有無で評価した。評価には、タバイエスペック製液槽冷熱衝撃装置ＴＳＢ−２型、フロリナート液を用いた。なお、クラックの有無は顕微鏡で判断した。各記号は以下の事項を示す。
◎：１，０００および２，０００サイクルのいずれにおいても、クラックがほとんど発生しなかった。
○：１，０００サイクルではクラックがほとんど発生しなかったが、２，０００サイクルではクラックが一部発生した。
△：１，０００および２，０００サイクルのいずれかにおいて、クラックが一部発生して実用不可であった。
×：１０００サイクルおよび２０００サイクルのいずれにおいても、クラックが多数発生した。
５．耐吸湿リフロー試験
６０℃、６０％の環境で４０ｈ処理後、半導体素子内臓回路基板を２６０℃×５分間で３回処理し、フクレの発生の有無を顕微鏡で判断した。
◎：クラックが、ほとんど発生しなかった。
○：クラックが一部発生するが、実用上問題の無かった。
△：クラックが、一部発生して実用不可であった。
×：クラックが、多数発生した。
６０℃、６０％の環境で４０ｈ処理後、半導体素子内臓回路基板を２６０℃×５分間で３回処理し、フクレの発生の有無を顕微鏡で判断した。
◎：クラックが、ほとんど発生しなかった。
○：クラックが一部発生するが、実用上問題の無かった。
△：クラックが、一部発生して実用不可であった。
×：クラックが、多数発生した。
表１から明らかなように実施例１〜５は、誘電率および誘電正接が低く、かつ、引張り強度等にも優れ、電気特性および機械特性に優れていることが示された。
また、実施例１〜３および５は、冷熱サイクル試験におけるクラックの発生がほとんど無く、耐クラック性にも特に優れていた。
また、実施例１、２、４および５は、耐吸湿リフロー試験においてもクラックの発生がほとんど無く、吸湿処理後の耐クラック性にも優れていた。
また、実施例１〜３および５は、冷熱サイクル試験におけるクラックの発生がほとんど無く、耐クラック性にも特に優れていた。
また、実施例１、２、４および５は、耐吸湿リフロー試験においてもクラックの発生がほとんど無く、吸湿処理後の耐クラック性にも優れていた。
本発明の半導体素子内臓回路基板およびそれを用いた半導体装置は、携帯電話機、ノート型パソコン等の通信機器の大容量化、高速化、高密度化等に対応することが可能なものである。
１ コア基板
１１ 第１導体部
１２ 第２導体部
１３ 貫通孔
２ 樹脂層
２１ 導体
２２ ビア
２３ ビア
３ 半導体素子
３１ 接着樹脂
３２ 電極
１００ 半導体素子内臓回路基板
１１ 第１導体部
１２ 第２導体部
１３ 貫通孔
２ 樹脂層
２１ 導体
２２ ビア
２３ ビア
３ 半導体素子
３１ 接着樹脂
３２ 電極
１００ 半導体素子内臓回路基板
Claims (7)
- 基板と、樹脂層とで構成され、該樹脂層内に半導体素子が設けられる半導体素子内臓回路基板であって、
前記樹脂層は、ベンゾシクロブテン樹脂１０〜４０重量％と、無機充填材６０〜９０重量％とを含む樹脂組成物で構成され、かつ該樹脂層の線膨張係数が３０ｐｐｍ／℃以下であることを特徴とする半導体素子内臓回路基板。 - 前記樹脂層は、半導体素子を封止するように形成されているものである請求項１に記載の半導体素子内臓回路基板。
- 前記無機充填材は、球状シリカを含むものである請求項１または２に記載の半導体素子内臓回路基板。
- 前記無機充填材の平均粒子径は、１．０μｍ以上である請求項１ないし３のいずれかに記載の半導体素子内臓回路基板。
- さらに、エラストマーを含むものである請求項１ないし４のいずれかに記載の半導体素子内臓回路基板。
- 前記樹脂層の厚さは、２０〜１００μｍである請求項１ないし５のいずれかに記載の半導体素子内臓回路基板。
- 請求項１ないし６のいずれかに記載の半導体素子内臓回路基板を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005263616A JP4821226B2 (ja) | 2005-09-12 | 2005-09-12 | 半導体素子内蔵回路基板および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005263616A JP4821226B2 (ja) | 2005-09-12 | 2005-09-12 | 半導体素子内蔵回路基板および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007080928A true JP2007080928A (ja) | 2007-03-29 |
| JP4821226B2 JP4821226B2 (ja) | 2011-11-24 |
Family
ID=37940947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005263616A Expired - Fee Related JP4821226B2 (ja) | 2005-09-12 | 2005-09-12 | 半導体素子内蔵回路基板および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4821226B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023627A (ja) * | 2009-07-17 | 2011-02-03 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204808A (ja) * | 1998-01-13 | 1999-07-30 | Nichia Chem Ind Ltd | 光半導体素子 |
| JP2000294674A (ja) * | 1999-04-01 | 2000-10-20 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2003522046A (ja) * | 2000-02-02 | 2003-07-22 | ザ ダウ ケミカル カンパニー | 強化ベンゾシクロブテン系ポリマーおよびプリント配線基板の組立における該ポリマーの用途 |
| JP2003215372A (ja) * | 2002-01-25 | 2003-07-30 | Ibiden Co Ltd | 光通信用デバイス、および、光通信用デバイスの製造方法 |
| JP2004004428A (ja) * | 2001-12-28 | 2004-01-08 | Ibiden Co Ltd | 光通信用デバイスおよび光通信用デバイスの製造方法 |
| JP2004221449A (ja) * | 2003-01-17 | 2004-08-05 | Sumitomo Metal Mining Co Ltd | 多層配線基板およびその製造方法 |
| JP2004223837A (ja) * | 2003-01-22 | 2004-08-12 | Sumitomo Bakelite Co Ltd | 樹脂付き金属箔および多層プリント回路板 |
| JP2005135969A (ja) * | 2003-10-28 | 2005-05-26 | Nec Semicon Package Solutions Ltd | 放熱板付きｂｇａ型半導体装置および製造方法 |
| JP2005150185A (ja) * | 2003-11-12 | 2005-06-09 | Dainippon Printing Co Ltd | 電子装置 |
-
2005
- 2005-09-12 JP JP2005263616A patent/JP4821226B2/ja not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11204808A (ja) * | 1998-01-13 | 1999-07-30 | Nichia Chem Ind Ltd | 光半導体素子 |
| JP2000294674A (ja) * | 1999-04-01 | 2000-10-20 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2001094005A (ja) * | 1999-09-22 | 2001-04-06 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2003522046A (ja) * | 2000-02-02 | 2003-07-22 | ザ ダウ ケミカル カンパニー | 強化ベンゾシクロブテン系ポリマーおよびプリント配線基板の組立における該ポリマーの用途 |
| JP2004004428A (ja) * | 2001-12-28 | 2004-01-08 | Ibiden Co Ltd | 光通信用デバイスおよび光通信用デバイスの製造方法 |
| JP2003215372A (ja) * | 2002-01-25 | 2003-07-30 | Ibiden Co Ltd | 光通信用デバイス、および、光通信用デバイスの製造方法 |
| JP2004221449A (ja) * | 2003-01-17 | 2004-08-05 | Sumitomo Metal Mining Co Ltd | 多層配線基板およびその製造方法 |
| JP2004223837A (ja) * | 2003-01-22 | 2004-08-12 | Sumitomo Bakelite Co Ltd | 樹脂付き金属箔および多層プリント回路板 |
| JP2005135969A (ja) * | 2003-10-28 | 2005-05-26 | Nec Semicon Package Solutions Ltd | 放熱板付きｂｇａ型半導体装置および製造方法 |
| JP2005150185A (ja) * | 2003-11-12 | 2005-06-09 | Dainippon Printing Co Ltd | 電子装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023627A (ja) * | 2009-07-17 | 2011-02-03 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4821226B2 (ja) | 2011-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101184139B1 (ko) | 수지 조성물, 수지 부착 금속박, 기재 부착 절연시트 및다층 프린트 배선판 | |
| US8604352B2 (en) | Multilayer circuit board, insulating sheet, and semiconductor package using multilayer circuit board | |
| KR101502653B1 (ko) | 적층판, 회로판 및 반도체 장치 | |
| JP2010004050A (ja) | 半導体装置の製造方法 | |
| JP2011070930A (ja) | 多層絶縁シート及び積層構造体 | |
| JP2012117052A (ja) | 多層配線基板用絶縁樹脂組成物及びこれを含む多層配線基板 | |
| JP2008130796A (ja) | 多層プリント配線板用絶縁樹脂組成物、基材付き絶縁シート、多層プリント配線板及び半導体装置 | |
| WO2007108087A1 (ja) | 絶縁樹脂層、キャリア付き絶縁樹脂層および多層プリント配線板 | |
| WO2008099940A9 (ja) | 回路基板の製造方法、半導体製造装置、回路基板及び半導体装置 | |
| JP2003253018A (ja) | プリプレグ及びそれを用いたプリント配線板 | |
| KR20140127039A (ko) | 저열팽창율 및 고내열성을 갖는 인쇄회로기판용 절연수지 조성물, 이를 이용한 프리프레그, 동박적층판, 및 인쇄회로기판 | |
| JP5056787B2 (ja) | 積層板、多層プリント配線板および半導体装置 | |
| JPWO2009051120A1 (ja) | 半導体素子搭載基板 | |
| KR102390263B1 (ko) | 본딩 시트 및 연성 인쇄 회로 기판 | |
| JP4821226B2 (ja) | 半導体素子内蔵回路基板および半導体装置 | |
| JP2011135034A (ja) | 半導体パッケージおよび半導体装置 | |
| JP2004277671A (ja) | プリプレグおよびそれを用いたプリント配線板 | |
| JP5732729B2 (ja) | 配線板用樹脂組成物、および配線板用樹脂シート | |
| JP5256681B2 (ja) | 半導体装置、半導体装置用プリント配線板及び銅張積層板 | |
| JP2008106126A (ja) | 熱伝導性材料及びこれを用いた放熱基板とその製造方法 | |
| JP2005209489A (ja) | 絶縁シート | |
| JP2007043184A (ja) | 多層プリント配線板用銅箔付き絶縁シートおよびそれを用いたプリント配線板 | |
| JP2008143971A (ja) | 絶縁樹脂組成物、基材付き絶縁樹脂シート、多層プリント配線板、及び、半導体装置 | |
| JP4062597B2 (ja) | 樹脂付き金属箔および多層プリント回路板 | |
| JP2011071348A (ja) | インターポーザ用の金属張積層板とそれを用いた半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |