JP2010004050A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2010004050A
JP2010004050A JP2009163904A JP2009163904A JP2010004050A JP 2010004050 A JP2010004050 A JP 2010004050A JP 2009163904 A JP2009163904 A JP 2009163904A JP 2009163904 A JP2009163904 A JP 2009163904A JP 2010004050 A JP2010004050 A JP 2010004050A
Authority
JP
Japan
Prior art keywords
resin
core material
resin composition
glass transition
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009163904A
Other languages
English (en)
Other versions
JP2010004050A5 (ja
Inventor
Masahiro Wada
雅浩 和田
Hiroyuki Tanaka
宏之 田中
Hiroshi Hirose
浩 廣瀬
Teppei Ito
哲平 伊藤
Kenya Tachibana
賢也 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2009163904A priority Critical patent/JP2010004050A/ja
Publication of JP2010004050A publication Critical patent/JP2010004050A/ja
Publication of JP2010004050A5 publication Critical patent/JP2010004050A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】温度変化にともなう多層基板の変形などにより生じる半導体パッケージ内部の応力を緩和して、温度変化にともなう半導体パッケージの損傷を抑制することができる技術を提供する。
【解決手段】コア材１０４の厚みを薄くした構造を採用したビルドアップ型の多層基板１０８にシリコンチップ１０２をフリップチップ実装する際に、その多層基板に線膨張係数の小さなコア材を用いた上で、そのコア材の厚みおよび線膨張係数にあわせて、アンダーフィル材１１２の線膨張係数およびガラス転移点を適切に設計している。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関する。
近年、携帯電話やデジタルビデオカメラ、デジタルスチルカメラでは、小型・軽量・高性能化を実現する高密度実装が有用な要素技術となっている。この高密度実装を実現するため、シングルチップのＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）では不十分な場合があり、ＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）やＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）といったパッケージ採用が拡大されている。
これらのＭＣＰやＳｉＰといった半導体チップ複合型のパッケージで使われるインターポーザ、マザーボードなどの回路基板では、回路基板上で半導体チップ間の接続が必要となり、配線密度が高いビルドアップ基板の採用が開始されている。また、これらの回路基板への半導体チップの実装方式としては、フリップチップ実装が主流となりつつある。
ここで、フリップチップ実装とは、回路基板上に半導体チップを実装する方法の１つであり、半導体チップ表面と回路基板とを電気的に接続する際、ワイヤ・ボンディングのようにワイヤによって接続するのではなく、アレイ状に並んだバンプと呼ばれる突起状の端子によって接続する。
フリップチップ実装には、ワイヤ・ボンディングに比べて実装面積を小さくできる利点があるとされている。また、フリップチップ実装は、配線が短いために電気的特性が良いという特徴もある。フリップチップ実装は、小型、薄型に対する要求の強い携帯機器の回路や、電気的特性が重視される高周波回路などに向く。
フリップチップ実装において、半導体チップを接続する回路基板の機能は、インターポーザなどのパッケージ基板やマザーボードなどのメイン基板などさまざまであり、その形状もリジッド基板やフレキシブル基板などさまざまである。フリップチップ実装は、半導体チップ間を接続する「チップ・オン・チップ」の実装方法としても採用されている。フリップチップ実装は、接続方法を示す用語として、フリップチップ接続とも呼ばれる。また、フリップチップ実装は、頭文字からＦＣ実装、あるいはＦＣ工法と呼ぶこともある。
フリップチップ実装した半導体素子は、半導体素子、回路基板および接合部の信頼性を確保するため、通常半導体素子および回路基板の隙間に補強用の樹脂組成物（アンダーフィル）を充填する。このようなアンダーフィルには狭い隙間に短時間で含浸し、ボイドやフィラー沈降などがなく、各種基材との接着性が優れ、半導体素子、回路基板および接合部の信頼性を充分に確保できることが求められる。アンダーフィルの材料としては、従来、エポキシ樹脂をはじめとする熱硬化樹脂が広く用いられてきた。例えば、特許文献１には、特定の性質を有する熱硬化樹脂をアンダーフィルとして用いた半導体装置が開示されている。
この文献によれば、この半導体装置は、シリコンチップの能動面を回路基板側に向け導電性材料を介して回路基板に電気的に接続し、シリコンチップと回路基板の間隙を熱硬化性樹脂組成物で充填硬化した半導体装置である。また、この熱硬化性樹脂組成物は、熱硬化性樹脂と化学結合する炭素原子数１０以上３０以下の直鎖状脂肪族炭化水素化合物を有する。この文献によれば、この構成によれば、高い温度サイクル信頼性を有しながら、低い温度、小さなせん断力で、また、シリコンチップや回路基板を損傷することなくシリコンチップの取り外しができると記載されている。
また、インターポーザの分野では、さらなる高密度実装への対応、また動作周波数の高速化への要望に応えるため、コア材の厚みを薄くしたり、コア材を設けずに樹脂などに配線パターンを形成した積層体をインターポーザとして用いるコアレス構造を採用したりすることで、インターポーザ全体の厚さを薄くし、層間接続長を短くして高い周波数に対応させた薄型のビルドアップ型インターポーザが開発されている。
しかしながら、これらの薄型のビルドアップ型インターポーザでは、温度条件の変化にともなうインターポーザの変形が生じやすく、さらにインターポーザ、半導体チップ、アンダーフィルなどの熱膨張の度合いが異なるため、周囲の温度変化のストレスによる半田バンプの破壊・破断などが生じやすかった。
例えばコア材を有さないコアレス構造を採用した薄型のビルドアップ型インターポーザでは、このような周囲の温度変化のストレスによる半田バンプの破壊・破断などを抑制することを目的とした技術として、特許文献２に記載の半導体装置が開示されている。
この文献によれば、この半導体装置は、半導体素子と、該半導体素子を実装する線膨張係数が１６ｐｐｍ／℃以上のインターポーザと、を半田バンプにより接続し、この半導体素子およびインターポーザの間と、半田バンプの間隙とに充填樹脂を充填して硬化させた半導体装置である。また、この充填樹脂のガラス転移点の温度が１００℃〜１２０℃であり、１２５℃における弾性率が０．１ＧＰａ以上であり、かつガラス転移点以下における先膨張係数α１が３０ｐｐｍ／℃以下である。さらに、この文献には、この構成によれば、半導体素子、インターポーザおよびプリント基板各々の間における破壊および破断を低減できる旨記載されている。
特開平１１−２３３５７１号公報 特開２００６−２４８４２号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
第一に、回路基板と半導体チップとは、一般に線膨張係数が異なる。回路基板は有機樹脂を含む材料により構成されており、半導体チップよりも大きな線膨張係数を有する。このため、回路基板上に半導体チップを実装した構造の半導体装置が熱履歴を受けると両者の線膨張係数の相違に起因して回路基板の反りが生じる。
ここで、特許文献１記載の半導体装置では、コア材を有さないコアレス構造を採用した薄型のビルドアップ型インターポーザを対象としているが、コア材の厚みを薄くした構造を採用した薄型のビルドアップ型インターポーザについては一切検討していない。一般に、コアレス構造の場合とコア有り構造の場合とでは、インターポーザの線膨張係数は全く異なり、温度条件の変化にともなうインターポーザの変形具合も全く異なる。
第二に、近年では、半導体チップの構成材料や、半導体チップと回路基板とを接続するバンプの材料として従来と異なるものが利用されるようになり、アンダーフィルについても、これらに適合するよう新たに設計されることが求められるようになってきた。例えば、半導体チップについては、配線層を構成する絶縁膜材料として、Ｌｏｗ−ｋと呼ばれる低誘電率膜が用いられるようになってきた。このような膜を用いることにより、配線間のクロストークが抑制され、高い信頼性で高速動作する半導体装置を実現することができる。また、バンプの構成材料としては、環境調和の観点から鉛を含まない材料が主流となりつつある。
上述したクラック等の損傷の発生は、Ｌｏｗ−ｋ膜や鉛フリー半田を用いた場合、より顕著となる。Ｌｏｗ−ｋ膜は一般に機械的強度が充分ではない。このため、パッケージが反る等して、半導体チップに応力が発生すると、その程度が極端でなくともＬｏｗ−ｋ膜中にクラックが発生することがあった。また、鉛フリー半田は靱性が充分ではないため、バンプと、半導体チップや回路基板との界面において、クラックが発生しやすい。
本発明は上記事情に鑑みてなされたものであり、コア材の厚みを薄くした構造を採用したビルドアップ型回路基板に半導体素子をフリップチップ実装する際、その回路基板の特性にあわせてアンダーフィルを適切に設計することにより、温度変化にともなう半導体装置の損傷を抑制する技術を提供することを目的とする。
本発明によれば、コア材の両面にビルドアップ層を積層して多層回路基板を作製する工程と、
前記回路基板に金属バンプを介して半導体素子を接続する工程と、前記半導体素子および前記回路基板の間に封止樹脂組成物を充填する工程と、を含む半導体装置の製造方法であって、前記コア材の厚みは５００μｍ以下であり、前記コア材の室温からガラス転移温度までの面内方向の線膨張係数は１５ｐｐｍ／℃以下であり、前記コア材の室温からガラス転移温度までの厚み方向の線膨張係数は１８ｐｐｍ／℃以下であり、前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下であり、前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法が提供される。
この構成によれば、コア材の厚みを薄くした構造を採用したビルドアップ型回路基板に半導体素子をフリップチップ実装する際に、その回路基板に線膨張係数の小さなコア材を用いた上で、そのコア材の厚みおよび線膨張係数にあわせて、アンダーフィルの線膨張係数およびガラス転移点を適切に設計するため、温度変化にともなう回路基板の変形などにより生じる半導体装置内部の応力を緩和して、温度変化にともなう半導体装置の損傷を抑制することができる。
また、本発明によれば、コア材の両面にビルドアップ層を積層して多層回路基板を作製する工程と、前記回路基板に金属バンプを介して半導体素子を接続する工程と、前記半導体素子および前記回路基板の間に封止樹脂組成物を充填する工程と、を含む半導体装置の製造方法であって、前記回路基板の備えるビルドアップ層は３層以下であり、前記コア材の厚みは５００μｍ以下であり、前記コア材の室温からガラス転移温度までの面内方向の線膨張係数は１５ｐｐｍ／℃以下であり、前記コア材の室温からガラス転移温度までの厚み方向の線膨張係数は１８ｐｐｍ／℃以下であり、前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下であり、前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、５０Ｔ＋７５≦Ｔｇ＜１２５Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法が提供される。
この構成によれば、コア材の厚みを薄くした構造を採用したビルドアップ型回路基板に半導体素子をフリップチップ実装する際に、その回路基板に線膨張係数の小さなコア材を用いた上で、そのコア材の厚みおよび線膨張係数にあわせて、アンダーフィルの線膨張係数およびガラス転移点をビルドアップ層の層数が３以下の場合に特有の条件で適切に設計するため、温度変化にともなう回路基板の変形などにより生じる半導体装置内部の応力を緩和して、温度変化にともなう半導体装置の損傷を抑制することができる。
また、本発明によれば、コア材の両面にビルドアップ層を積層して多層回路基板を作製する工程と、前記回路基板に金属バンプを介して半導体素子を接続する工程と、前記半導体素子および前記回路基板の間に封止樹脂組成物を充填する工程と、を含む半導体装置の製造方法であって、前記コア材の厚みは５００μｍ以下であり、前記コア材はシアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材に含浸させて硬化させてなり、前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下であり、前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法が提供される。
この構成によれば、コア材の厚みを薄くした構造を採用したビルドアップ型回路基板に半導体素子をフリップチップ実装する際に、その回路基板に特有の組成のコア材を用いた上で、そのコア材の厚みおよび組成にあわせて、アンダーフィルの線膨張係数およびガラス転移点を適切に設計するため、温度変化にともなう回路基板の変形などにより生じる半導体装置内部の応力を緩和して、温度変化にともなう半導体装置の損傷を抑制することができる。
また、本発明によれば、コア材の両面にビルドアップ層を積層して多層回路基板を作製する工程と、前記回路基板に金属バンプを介して半導体素子を接続する工程と、前記半導体素子および前記回路基板の間に封止樹脂組成物を充填する工程と、を含む半導体装置の製造方法であって、前記回路基板の備えるビルドアップ層は３層以下であり、前記コア材の厚みは５００μｍ以下であり、前記コア材はシアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材に含浸させて硬化させてなり、前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下であり、前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、５０Ｔ＋７５≦Ｔｇ＜１２５Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法が提供される。
この構成によれば、コア材の厚みを薄くした構造を採用したビルドアップ型回路基板に半導体素子をフリップチップ実装する際に、その回路基板に特有の組成のコア材を用いた上で、そのコア材の厚みおよび組成にあわせて、アンダーフィルの線膨張係数およびガラス転移点をビルドアップ層の層数が３以下の場合に特有の条件で適切に設計するため、温度変化にともなう回路基板の変形などにより生じる半導体装置内部の応力を緩和して、温度変化にともなう半導体装置の損傷を抑制することができる。
本発明によれば、コア材の厚みを薄くした構造を採用したビルドアップ型回路基板に半導体素子をフリップチップ実装する際、その回路基板の特性にあわせてアンダーフィルを適切に設計するため、温度変化にともなう半導体装置の損傷を抑制することができる。
実施の形態に係る半導体装置の構成を説明するための写真である。 インターポーザの薄型化の開発状況を説明するための断面図である。 ビルドアップ型インターポーザの設計を説明するための概念図である。 実施の形態に係る半導体装置の構成を説明するための断面図である。 実施の形態に係る半導体装置の構成を説明するための断面図である。 薄型ＦＣ−ＢＧＡ型の半導体装置の故障事例を説明するための断面図である。 薄型ＦＣ−ＢＧＡ型の半導体装置でのクラック発生状況について説明するための断面写真である。 薄型ＦＣ−ＢＧＡ型の半導体装置での半田バンプのクラック発生メカニズムについて説明するための概念図である。 １−２−１型のインターポーザを用いた薄型ＦＣ−ＢＧＡ型の半導体装置でのサーマルサイクル試験の結果を説明するためのグラフである。 ２−２−２型のインターポーザを用いた薄型ＦＣ−ＢＧＡ型の半導体装置でのサーマルサイクル試験の結果を説明するためのグラフである。 ３−２−３型のインターポーザを用いた薄型ＦＣ−ＢＧＡ型の半導体装置でのサーマルサイクル試験の結果を説明するためのグラフである。 ４−２−４型のインターポーザを用いた薄型ＦＣ−ＢＧＡ型の半導体装置でのサーマルサイクル試験の結果を説明するためのグラフである。
１００ 半導体パッケージ
１０２ シリコンチップ
１０４ コア材
１０６ ビルドアップ層
１０８ 多層基板
１１０ 半田バンプ
１１２ アンダーフィル材
１１４ 回路配線
１２０ マザーボード
１２２ ２次ボール
１０００ 電子デバイス
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
＜実施形態１＞ １−２−１型の多層基板を用いた半導体パッケージ
１−２−１型の多層基板では、コア材の両面に配線層が設けられており、さらにその両側に配線層を有するビルドアップ層が設けられている。すなわち、下側から見て、ビルドアップ層の表面に１層、コア材の両側に２層、ビルドアップ層の表面に１層の配線層が設けられているために１−２−１型の多層基板と称される。
本実施形態の概要について
本実施形態においては、インターポーザをはじめとする回路基板への半導体素子の実装方式としては、フリップチップ実装を採用している。図１は、実施の形態に係る半導体パッケージ１００を含む電子デバイス１０００の構成を説明するための写真である。この半導体パッケージ１００では、半導体素子であるシリコンチップ１０２が、回路基板である多層基板（ラミネート）１０８上にフリップチップ方式により接続されている。また、シリコンチップ１０２および多層基板１０８の間には封止樹脂組成物であるアンダーフィル材１１２が封入されている。そして、これらの構成要素を含む半導体パッケージ１００は、マザーボード１２０上に接続され、全体として電子デバイス１０００を構成している。
ここで、半導体パッケージ１００では、多層基板１０８上にシリコンチップ１０２を実装する際、フリップチップ実装を行っているため、シリコンチップ１０２表面と、多層基板１０８とを電気的に接続する際、ワイヤ・ボンディングのようにワイヤによって接続するのではなく、アレイ状に並んだ突起状の端子である半田バンプ（不図示）によって接続されている。また、半導体パッケージ１００自体も、マザーボード１２０上に半田バンプ（不図示）を介して接続されている。
フリップチップ実装には、ワイヤ・ボンディングに比べて実装面積を小さくできる利点があるため、高密度実装が可能になる利点がある。また、フリップチップ実装は、配線が短いために電気的特性が良いという特徴もある。よって、本実施形態の電子デバイス１０００に含まれる半導体パッケージ１００は、多層基板１０８上にシリコンチップ１０２をフリップチップ実装しているため、小型、薄型に対する要求の強い携帯機器の回路や、電気的特性が重視される高周波回路などに向いている。
図２は、インターポーザの薄型化の開発状況を説明するための断面図である。インターポーザをはじめとする多層基板のコア材としては、従来は、図２（ａ）に示すように、０．８ｍｍ程度の厚みのものが使用されていた。これに対して、近年、多層基板の基板コスト（部材コスト・加工コスト）の低減、電気特性向上などの利点が多いことから、図２（ｂ）および図２（ｃ）に示すように、多層基板の薄型化（コア材およびビルドアップ層の薄型化）が進められている。
しかし、多層基板の薄型化により、従来から多層基板において問題となっていた幾つかの課題がよりシビアになりつつある。すなわち、多層基板の薄型化（コア材およびビルドアップ層の薄型化）を進めることにより、半導体パッケージ全体の反りが増大するため、力学的に脆い傾向のあるＬｏｗ−Ｋ層を備える半導体チップにかかるストレスが大きくなって半導体チップの破損が生じやすくなっている。また、このように半導体パッケージ全体の反りが増大するため、半導体パッケージのマザーボードなどへの２次実装への影響も出やすくなっている。
さらに、このように半導体パッケージ全体の反りが増大するため、近年の環境規制により使用が増えている力学的に脆い傾向のある鉛フリーバンプの保護性が低下しつつあり、半導体パッケージおよび多層基板の接続部分における破損が生じやすくなっている。
このように、近年、半導体パッケージの薄型化の要請により、半導体チップの構成材料や、半導体チップと回路基板とを接続するバンプの材料として従来と異なるものが利用されるようになり、アンダーフィルについても、これらに適合するよう新たに設計されることが求められるようになってきている。
図３は、ビルドアップ型インターポーザの設計を説明するための概念図である。なお、この図では、３−２−３型のビルドアップ型インターポーザの設計について説明するが、他の１−２−１型、２−２−２型、４−２−４型などのビルドアップ型インターポーザの設計についても同様である。
本実施形態における薄型のビルドアップ型インターポーザをはじめとして、ビルドアップ型の多層基板１０８は、コア材１０４の両面に銅箔などからなる回路配線１１４を貼り付け、さらにその上にビルドアップ層１０６を貼り付け、さらにその上に回路配線１１４を貼り付けることによって作製する。なお、このビルドアップ層１０６および回路配線１１４の貼り付け（ラミネート）は、３−２−３型の場合には、両面ともにそれぞれ３回ずつ繰り返す。こうして、３−２−３型のビルドアップ型インターポーザは作製される。
このとき、多層基板１０８の線膨張係数および温度変化に伴う変形具合は、コア材１０４の厚みおよび線膨張係数によって大きな影響を受ける。また、多層基板１０８の線膨張係数および温度変化に伴う変形具合は、コア材１０４だけでなく、ビルドアップ層１０６の線膨張係数によってもある程度の影響を受ける。また、多層基板１０８の線膨張係数および温度変化に伴う変形具合は、これらの要素以外にも、多層基板１０８の層構造、ビルドアップ層１０６の厚み、銅箔などからなる回路配線１１４の厚みなどの各種要素によっても多少の影響を受ける。
しかし、多層基板１０８の線膨張係数および温度変化に伴う変形具合は、これらの各種要素の中でも、コア材１０４の厚みおよび線膨張係数によって受ける影響が特に大きいため、多層基板１０８の設計の際には、コア材１０４の厚みおよび線膨張係数を規定することにより、多層基板１０８の線膨張係数および温度変化に伴う変形具合をかなりの精度で規定することができる。
以下、本実施形態の構成について詳しく説明する。
図４（ａ）は、実施の形態に係る半導体パッケージ１００の構成を説明するための断面図である。以下に具体的に説明する本実施形態の半導体パッケージ１００では、上述の高密度実装の要請を満たすために５００μｍ以下の厚みの薄型多基板（薄型のコア材およびビルドアップ層）１０８を用いている。
しかし、本実施形態では、多層基板１０８の薄型化により深刻化する各種課題を解決するために、後述するように、薄型多層基板１０８のコア材１０４の厚みおよび線膨張係数に基づいて、適切なアンダーフィル材１１２の線膨張係数およびガラス転移点を設計している。そのため、後述する実験データで実証するように、温度条件の変化による信頼性の低下を好適に抑制している。
この半導体パッケージ１００は、コア材１０４およびビルドアップ層１０６を備える多層基板１０８と、多層基板１０８に半田バンプ１１０を介して接続されているシリコンチップ１０２と、を備える。また、シリコンチップ１０２および多層基板１０８の間には、アンダーフィル材１１２が封入されている。なお、多層基板１０８に含まれるビルドアップ層１０６は、コア材１０４の両側にそれぞれ１層ずつである。
なお、半導体パッケージ１００は、一種の半導体装置であると言える。また、多層基板１０８は、コア材１０４およびビルドアップ層１０６にくわえて、銅箔からなる回路をコア材１０４の両面およびビルドアップ層１０６の表面に備えており、一種の回路基板であると言える。そして、シリコンチップ１０２は、半導体であるシリコンを基材とする素子であり、一種の半導体素子であると言える。
さらに、半田バンプ１１０は、鉛を含まない金属からなるバンプであり、一種の金属バンプであると言える。また、アンダーフィル材１１２は、シリコンチップ１０２および多層基板１０８の間の空隙を封止するための樹脂組成物であり、一種の封止樹脂組成物であると言える。
この多層基板１０８では、コア材１０４の厚みは５００μｍ以下であり、好ましくは４００μｍ以下、さらに好ましくは２００μｍ以下である。コア材の厚みがこれらの値以下であれば、多層基板１０８の製造コスト（部材コストおよび加工コスト）を低減することができ、電気特性も向上することができる。さらに、信号遅延やクロストークノイズの発生、電源ラインの電位の変動等を抑制することが可能となる。なお、コア材１０４の厚みの下限は特に無いが、製造上の観点および強靱さの観点からは好ましくは２０μｍ以上である。
また、この多層基板１０８では、コア材１０４の室温からガラス転移温度までの面内方向の線膨張係数（ＴＭＡ法、Ｘ方向およびＹ方向）は１５ｐｐｍ／℃以下であり、好ましくは１３ｐｐｍ／℃以下である。コア材１０４の面内方向の線膨張係数がこれらの値以下であれば、温度条件の変化によるコア材１０４の面内方向の伸縮を抑制することができるため、多層基板１０８の面内方向の伸縮も同様に抑制することができる。なお、コア材１０４の面内方向の線膨張係数の下限は特に無いが、製造上の観点からは好ましくは１０ｐｐｍ／℃以上である。
さらに、この多層基板１０８では、コア材１０４の室温からガラス転移温度までの厚み方向の線膨張係数（ＴＭＡ法、Ｚ方向、α１）は１８ｐｐｍ／℃以下であり、好ましくは１６ｐｐｍ／℃以下である。コア材１０４の厚み方向の線膨張係数がこれらの値以下であれば、温度条件の変化によるコア材１０４の厚み方向の伸縮を抑制することができるため、多層基板１０８の厚み方向の伸縮も同様に抑制することができる。なお、コア材１０４の厚み方向の線膨張係数の下限は特に無いが、製造上の観点からは好ましくは１０ｐｐｍ／℃以上である。
なお、上記のコア材の線膨張係数（ＣＴＥ）の測定方法は、以下の通りである。
厚さ０．１ｍｍの両面銅張積層板を全面エッチングし、得られた積層板から縦・横方向それぞれ４ｍｍ×２０ｍｍのテストピースを切り出し、ＴＭＡ（ＴＡインスツルメント（株）製）を用いて縦・横方向の線膨張係数を５℃／分で測定する（縦方向は圧縮モード、横方向は引っ張りモード）。
また、この多層基板１０８では、コア材１０４はシアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材に含浸させて硬化させてなるものである。このような組成のコア材１０４は、強度をはじめとするコア材１０４に必要な各種特性を維持しつつ上述の線膨張係数の条件を満たすことができる。シアネート樹脂とフィラー（無機充填材）の組合せやエポキシ樹脂とフィラーの組合せにおいて添加量を最適化することにより、上記の線膨張係数（ＣＴＥ）を適宜設計範囲内に容易に調整することができる。なお、その中でもノボラックシアネート樹脂とフィラーの組合せが好ましい。
この多層基板１０８では、ビルドアップ層１０６の１層あたりの厚みは６０μｍ以下であり、好ましくは４０μｍ以下である。また、ビルドアップ層１０６の厚みは、１０μｍ以上であり、好ましくは２０μｍ以上である。ビルドアップ層１０６の１層あたりの厚みがこれらの範囲内であれば、後述するアンダーフィル材１１２のＴｇの関数が好適に成立する。また、ビルドアップ層１０６の１層あたりの厚みがこれらの範囲内であれば、ビルドアップ層１０６の強靱さおよび製造安定性を確保しつつ、ビルドアップ層１０６の製造コスト（部材コストおよび加工コスト）を低減することができ、さらに電気特性を向上することができる。
この多層基板１０８では、コア材１０４の両面およびビルドアップ層１０６の表面に設けられている配線層（不図示）の１層あたりの厚みは、３５μｍ以下であり、好ましくは２０μｍ以下である。また、この配線層の１層あたりの厚みは、３μｍ以上であり、好ましくは１０μｍ以上である。配線層の１層あたりの厚みがこれらの範囲内であれば、後述するアンダーフィル材１１２のＴｇの関数が好適に成立する。また、配線層の１層あたりの厚みがこれらの範囲内であれば、この配線層の電気伝導性および製造安定性を確保しつつ、配線層の製造コスト（部材コストおよび加工コスト）を低減することができる。
また、この多層基板１０８では、ビルドアップ層１０６の室温からガラス転移温度までの面内方向の線膨張係数は３５ｐｐｍ／℃以下であり、好ましくは３０ｐｐｍ／℃以下であり、さらに好ましくは１８ｐｐｍ／℃以下である。ビルドアップ層１０６の線膨張係数がこれらの値以下であれば、温度条件の変化によるビルドアップ層１０６の変形を抑制することができるため、多層基板１０８の変形も同様に抑制することができる。また、ビルドアップ層１０６の線膨張係数の下限は特に無いが、製造上の観点からは好ましくは１０ｐｐｍ／℃以上である。
なお、上記のビルドアップ層の線膨張係数（ＣＴＥ）の測定方法は、以下の通りである。
銅箔付き絶縁シート２枚の樹脂面を内側にはり合わせ、真空プレスにて圧力２ＭＰａ、温度２２０℃で１時間加熱加圧成形を行い、銅箔を全面エッチングし絶縁樹脂硬化物を得る。得られた絶縁樹脂硬化物から４ｍｍ×２０ｍｍのテストピースを切り出し、ＴＭＡ（ＴＡインスツルメント（株）製）を用いて線膨張係数を１０℃／分で測定する。なお、ビルドアップ層は面内方向及び厚み方向のＣＴＥが同じであるため、面内方向の引張りモード測定のみを実施すればよい。
また、この多層基板１０８では、ビルドアップ層１０６はシアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を硬化させてなるものである。このような組成のビルドアップ層１０６は、絶縁性をはじめとするビルドアップ層１０６に必要な各種特性を維持しつつ上述の線膨張係数の条件を満たすことができる。シアネート樹脂とフィラー（無機充填材）の組合せやエポキシ樹脂とフィラーの組合せにおいて添加量を最適化することにより、上記の線膨張係数（ＣＴＥ）を適宜設計範囲内に容易に調整することができる。なお、その中でもノボラックシアネート樹脂とフィラーの組合せが好ましい。
一方、アンダーフィル材１１２の室温からガラス転移温度までの線膨張係数（ＴＭＡ法）は１５ｐｐｍ／℃以上であり、好ましくは１７ｐｐｍ／℃以上である。また、アンダーフィル材１１２の室温からガラス転移温度までの線膨張係数（ＴＭＡ法）は３０ｐｐｍ／℃未満であり、好ましくは２８ｐｐｍ／℃以下である。アンダーフィル材１１２の線膨張係数がこれらの範囲内であれば、温度変化にともなう多層基板１０８の変形などにより生じる半導体パッケージ１００内部の応力を緩和して、温度変化にともなう半導体パッケージ１００の損傷を抑制することができる。
なお、アンダーフィルのＴｇの測定方法は、以下の通りである。
まず、樹脂組成物を１５０℃×１２０分で硬化後、切削により５×５×１０ｍｍの試験片を得る。この試験片をセイコー製ＴＭＡ／ＳＳ１２０を用いて圧縮荷重５ｇ、−１００℃から３００℃の温度範囲を昇温速度１０℃／分の条件で測定する。このように、ＴＭＡ式測定装置によりＣＴＥとＴｇの両方を算出することができる。
また、アンダーフィル材１１２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材１０４の厚みをＴ（ｍｍ）とすると、７５≦Ｔｇの式を満たし、好ましくは２５Ｔ＋７５≦Ｔｇの式を満たし、さらに好ましくは５０Ｔ＋７５≦Ｔｇの式を満たす。また、アンダーフィル材１１２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、Ｔｇ＜１１２．５Ｔ＋９５の式を満たし、好ましくは≦１００Ｔ＋９５の式を満たし、さらに好ましくは７５Ｔ＋９５の式を満たす。アンダーフィル材１１２のガラス転移温度Ｔｇがこれらの範囲内であれば、温度変化にともなう多層基板１０８の変形などにより生じる半導体パッケージ１００内部の応力を緩和して、温度変化にともなう半導体パッケージ１００の損傷を抑制することができる。なお、これらのガラス転移温度Ｔｇ（℃）の数値限定は、基本的には、多層基板１０８の層構造に関係なく成立するものであり、多層基板１０８のビルドアップ層１０６の一層あたりの厚みが２０〜６０μｍ、銅箔（不図示）の一層あたりの厚みが３〜２０μｍの範囲にある場合には、特に好適に成立するものである。
なお、実施形態１では、多層基板１０８の備えるビルドアップ層１０６は３層以下であるため、アンダーフィル材１１２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材１０４の厚みをＴ（ｍｍ）とすると、５０Ｔ＋７５≦Ｔｇ＜１２５Ｔ＋９５の式を満たすことが特に好ましい。ビルドアップ層１０６が３層以下の場合には、後述する実験データからわかるように、アンダーフィル材１１２のガラス転移温度Ｔｇがこれらの範囲内であれば、温度変化にともなう半導体パッケージ１００の損傷を特に顕著に抑制することができるからである。なお、このガラス転移温度Ｔｇ（℃）の数値限定は、多層基板１０８の層構造に基づいて成立するものであり、多層基板１０８のビルドアップ層１０６の層数が３層以下の場合に、好適に成立するものである。
上記のアンダーフィル材１１２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）の関係式の導入根拠を以下説明する。
本発明者らは、ＦＣ−ＢＧＡ型の半導体装置において基板の層構造・厚み・物性を種々変更してそれらに最適なアンダーフィルの特性を応力計算（シミュレーション）によって求め、本実施形態１および後述する実施形態２〜４に示す半導体パッケージ１００においては、アンダーフィル材１１２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）が所定の関係式を満たす場合に、従来の薄型ＦＣ−ＢＧＡ型の半導体装置に比べて温度衝撃試験における信頼性が格段に向上することを見出した。
なお、応力計算は、半導体装置を構成するシリコンチップ・金属バンプ・多層基板（コア材、ビルドアップ材、銅配線などを含む）の構造（寸法）、ＣＴＥ、Ｔｇ、弾性率のパラメーターを用いてＦＣ−ＢＧＡ装置のモデルを作成し、ここに封止するアンダーフィル材のＴｇ、ＣＴＥ、弾性率のパラメーターを、統計的手法をもちいて種々変更し、半導体装置各部の変形、応力あるいは応力開放値を算出し、破壊や変形が許容限界以下となるアンダーフィル材の特性を求めた。
このとき、応力計算する際の要件として、
（ｉ）シリコンチップ１０２の回路面にＬｏｗ−Ｋ膜を想定し、ここに加わる応力がＬｏｗＫ材料の層間剥離を進展させないこと
（ｉｉ）半田バンプ（ここではＳｎＡｇＣｕを想定）１００の予測寿命が温度衝撃試験（−５５℃３０分、１２５℃３０分）１０００サイクル以上であること
（ｉｉｉ）半導体装置の反り変形によるシリコンチップ１０２の破壊がないこと
（ｉｖ）チップシリコンチップ１０２の側面とアンダーフィル材１１２界面の剥離応力がアンダーフィルの密着強度以下であること
の４つの観点で応力計算を行い、それぞれの要件を満たすアンダーフィル材の特性を求め、それらを総括した結果、上記のＴｇの関係式を得るに至った。
なお、ここでは、本実施形態の概要、構成およびアンダーフィル材のＴｇの関係式の導入根拠についてのみ説明し、本実施形態で用いられる材料の組成や、本実施形態による作用効果などについては、改めて後述する。この点は、下記の実施形態２〜４についても同様である。
＜実施形態２＞ ２−２−２型の多層基板を用いた半導体パッケージ
２−２−２型の多層基板では、コア材の両面に配線層が設けられており、さらにその両側に配線層を有するビルドアップ層がそれぞれ２層ずつ設けられている。すなわち、下側から見て、２層のビルドアップ層の表面にそれぞれ１層ずつで合計２層、コア材の両側に２層、２層のビルドアップ層の表面にそれぞれ１層ずつで合計２層の配線層が設けられているために２−２−２型の多層基板と称される。
図２（ｂ）は、実施の形態に係る半導体パッケージ１００の構成を説明するための断面図である。この実施形態２は、基本的には実施形態１と同様の構成であるが、多層基板１０８に含まれるビルドアップ層１０６の数が、コア材１０４の両側にそれぞれ２層ずつである点が異なっている。
この場合にも、アンダーフィル材１１２の室温からガラス転移温度までの線膨張係数（ＴＭＡ法）およびＴＭＡ法によるガラス転移温度Ｔｇ（℃）が、上述の実施形態１で説明した関数を満たすことにより、実施形態１の場合と同様に、温度変化にともなう多層基板１０８の変形などにより生じる半導体パッケージ１００内部の応力を緩和して、温度変化にともなう半導体パッケージ１００の損傷を抑制することができる。
なお、実施形態２の場合には、多層基板１０８の備えるビルドアップ層１０６は４層以上６層以下であるため、アンダーフィル材１１２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材１０４の厚みをＴ（ｍｍ）とすると、２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式を満たすことが特に好ましい。ビルドアップ層１０６が４層以上６層以下の場合には、後述する実験データからわかるように、アンダーフィル材１１２のガラス転移温度Ｔｇがこれらの範囲内であれば、温度変化にともなう半導体パッケージ１００の損傷を特に顕著に抑制することができるからである。
＜実施形態３＞ ３−２−３型の多層基板を用いた半導体パッケージ
３−２−３型の多層基板では、コア材の両面に配線層が設けられており、さらにその両側に配線層を有するビルドアップ層がそれぞれ３層ずつ設けられている。すなわち、下側から見て、３層のビルドアップ層の表面にそれぞれ１層ずつで合計３層、コア材の両側に２層、３層のビルドアップ層の表面にそれぞれ１層ずつで合計３層の配線層が設けられているために３−２−３型の多層基板と称される。
図３（ｃ）は、実施の形態に係る半導体パッケージ１００の構成を説明するための断面図である。この実施形態３は、基本的には実施形態１と同様の構成であるが、多層基板１０８に含まれるビルドアップ層１０６の数が、コア材１０４の両側にそれぞれ３層ずつである点が異なっている。
この場合にも、アンダーフィル材１１２の室温からガラス転移温度までの線膨張係数（ＴＭＡ法）およびＴＭＡ法によるガラス転移温度Ｔｇ（℃）が、上述の実施形態１で説明した関数を満たすことにより、実施形態１の場合と同様に、温度変化にともなう多層基板１０８の変形などにより生じる半導体パッケージ１００内部の応力を緩和して、温度変化にともなう半導体パッケージ１００の損傷を抑制することができる。
なお、実施形態３の場合には、多層基板１０８の備えるビルドアップ層１０６は４層以上６層以下であるため、アンダーフィル材１１２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材１０４の厚みをＴ（ｍｍ）とすると、２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式を満たすことが特に好ましい。ビルドアップ層１０６が４層以上６層以下の場合には、後述する実験データからわかるように、アンダーフィル材１１２のガラス転移温度Ｔｇがこれらの範囲内であれば、温度変化にともなう半導体パッケージ１００の損傷を特に顕著に抑制することができるからである。
＜実施形態４＞ ４−２−４型の多層基板を用いた半導体パッケージ
４−２−４型の多層基板では、コア材の両面に配線層が設けられており、さらにその両側に配線層を有するビルドアップ層がそれぞれ４層ずつ設けられている。すなわち、下側から見て、４層のビルドアップ層の表面にそれぞれ１層ずつで合計４層、コア材の両側に２層、４層のビルドアップ層の表面にそれぞれ１層ずつで合計４層の配線層が設けられているために３−２−３型の多層基板と称される。
図３（ｄ）は、実施の形態に係る半導体パッケージ１００の構成を説明するための断面図である。この実施形態４は、基本的には実施形態１と同様の構成であるが、多層基板１０８に含まれるビルドアップ層１０６の数が、コア材１０４の両側にそれぞれ４層ずつである点が異なっている。
この場合にも、アンダーフィル材１１２の室温からガラス転移温度までの線膨張係数（ＴＭＡ法）およびＴＭＡ法によるガラス転移温度Ｔｇ（℃）が、上述の実施形態１で説明した関数を満たすことにより、実施形態１の場合と同様に、温度変化にともなう多層基板１０８の変形などにより生じる半導体パッケージ１００内部の応力を緩和して、温度変化にともなう半導体パッケージ１００の損傷を抑制することができる。
なお、実施形態４の場合には、多層基板１０８の備えるビルドアップ層１０６は７層以上であるため、アンダーフィル材１１２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材１０４の厚みをＴ（ｍｍ）とすると、７５≦Ｔｇ≦７５Ｔ＋９５の式を満たすことが特に好ましい。ビルドアップ層１０６が７層以上の場合には、後述する実験データからわかるように、アンダーフィル材１１２のガラス転移温度Ｔｇがこれらの範囲内であれば、温度変化にともなう半導体パッケージ１００の損傷を特に顕著に抑制することができるからである。
以下、実施形態１〜４の半導体装置の作用効果について説明する。
なお、実施形態１〜４の半導体装置１００の作用効果について理解を容易にするために、従来のＦＣ−ＢＧＡの有していた課題について触れつつ、図６に示す従来の薄型ＦＣ−ＢＧＡ型の半導体装置の故障事例を説明するための断面図を用いて説明する。
一般に図６に示すような従来の半導体パッケージ１００においては、多層基板１０８とシリコンチップ１０２とは、線膨張係数が異なる。すなわち、多層基板１０８は有機樹脂を含む材料により構成されており、シリコンチップ１０２よりも大きな線膨張係数を有する。このため、多層基板１０８上にシリコンチップ１０２を実装した構造の半導体パッケージ１００が熱履歴を受けると、図６に示すように、両者の線膨張係数の相違に起因して多層基板１０８の反りが生じる。
その結果、図６に示すように、従来の半導体パッケージ１００においては、シリコンチップ１０２の割れ、多層基板１０８およびマザーボード１２２の２次ボール１２２を介した接続部分の導電不良などが生じる場合がある。さらに、シリコンチップ１０２の側面に形成されるアンダーフィル材１１２のフィレットの剥離、フィレット中でのクラック（亀裂）などが生じる場合もある。
さらに、近年では、シリコンチップ１０２の構成材料や、シリコンチップ１０２と多層基板１０８とを接続する半田バンプ１１０の材料として従来と異なるものが利用されるようになり、アンダーフィル材１１２についても、これらに適合するよう新たに設計されることが求められるようになってきている。
例えば、シリコンチップ１０２については、配線層を構成する絶縁膜材料として、Ｌｏｗ−ｋと呼ばれる低誘電率膜が用いられるようになってきている。このような膜を用いることにより、配線間のクロストークが抑制され、高い信頼性で高速動作するシリコンチップ１０２を実現することができる。また、半田バンプ１１０の構成材料としては、環境調和の観点から鉛を含まない材料が主流となりつつある。
図７は、薄型ＦＣ−ＢＧＡ型の半導体装置でのクラック発生状況について説明するための断面写真である。Ｌｏｗ−ｋ膜を用いた場合、Ｌｏｗ−ｋ膜は誘電率を低減するために空孔化（脆化）が進みつつあるために、上述したクラック等の損傷の発生はより顕著となる。その結果、図に示すように、シリコンチップ１０２の回路層に含まれるＬｏｗ−ｋ層でクラックが発生することや、シリコンチップ１０２のポリイミド樹脂コートおよびアンダーフィル材１１２の界面でクラックが発生することが多かった。
一方、図８は、薄型ＦＣ−ＢＧＡ型の半導体装置での半田バンプのクラック発生メカニズムについて説明するための概念図である。このように、従来の多層基板１０８を用いた場合には、シリコンチップ１０２の線膨張係数は約３〜４ｐｐｍ／℃程度であり、例えばＸＹ方向の線膨張係数が１７．６ｐｐｍ／℃程度であり、Ｚ方向の線膨張係数が６４．１程度であるため、温度条件の変化に伴ってシリコンチップ１０２および多層基板１０８の間に設けられた半田バンプ１１０に大きな応力が加わる。
それにも関わらず、鉛フリー半田バンプ１１０は靱性が充分ではないため、半田バンプ１１０と、シリコンチップ１０２や多層基板１０８との界面において、クラックが発生しやすい。このように、従来の薄型ＦＣ−ＢＧＡ型の半導体装置では、鉛フリー半田バンプ１１０を用いると、鉛フリー半田バンプは鉛含有半田バンプにくらべて脆化している場合が多いため、温度衝撃試験で半田バンプ１１０の疲労破壊が生じやすかった。
これに対して、本発明者らは、実施形態１で既述の応力計算により、薄型ＦＣ−ＢＧＡ型の半導体装置での最適アンダーフィル特性を得るためにアンダーフィル材のＴＭＡ法によるＴｇが満たすべき関係式を得、実施形態１〜４に示した半導体パッケージ１００においては、従来の薄型ＦＣ−ＢＧＡ型の半導体装置に比べて温度衝撃試験における信頼性が格段に向上することを見出した。
すなわち、実施形態１〜４に示した半導体パッケージ１００の構成によれば、コア材１０４の厚みを薄くした構造を採用した多層基板１０８にシリコンチップ１０２をフリップチップ実装する際に、その多層基板１０８に線膨張係数の小さなコア材１０４を用いた上で、そのコア材１０４の厚みおよび線膨張係数にあわせて、アンダーフィル材１１２の線膨張係数およびガラス転移点を適切に設計するため、温度変化にともなう多層基板１０８の変形などにより生じる半導体パッケージ１００内部の応力を緩和して、温度変化にともなう半導体パッケージ１００の損傷を抑制することができる。
ここで、既述の応力計算によれば、従来の薄型ＦＣ−ＢＧＡ型の半導体パッケージ１００では、コア材１０４の線膨張係数が大きかったため、コア材１０４の厚みが５００μｍ以下の領域では、アンダーフィル材１１２の線膨張係数およびガラス転移点をどのように調整しても、（ｉ）シリコンチップ１０２のＬｏｗ−Ｋ膜保護、（ｉｉ）半田バンプ１００保護、（ｉｉｉ）シリコンチップ１０２反り小、（ｉｖ）シリコンチップ１０２の側面におけるアンダーフィル材１１２のフィレット剥離保護という４つの要請を満たすことは困難である。
一方で、既述の応力計算の結果によれば、実施形態１〜４の半導体パッケージ１００では、コア材１０４の線膨張係数が小さいため、コア材１０４の厚みが５００μｍ以下の領域でも、アンダーフィル材１１２の線膨張係数およびガラス転移点を調整することにより、（ｉ）シリコンチップ１０２のＬｏｗ−Ｋ膜保護、（ｉｉ）半田バンプ１００保護、（ｉｉｉ）シリコンチップ１０２反り小、（ｉｖ）シリコンチップ１０２の側面におけるアンダーフィル材１１２のフィレット剥離保護という４つの要請をバランスよく満たすことが可能であることを、本発明者らは、実施形態１〜４の半導体パッケージ１００について分析した結果見出した。
すなわち、実施形態１〜４の半導体パッケージ１００は、いずれもコア材１０４およびビルドアップ層１０６を備える多層基板１０８と、多層基板１０８に半田バンプ１１０を介して接続されているシリコンチップ１０２と、シリコンチップ１０２および多層基板１０８の間に封入されているアンダーフィル材１０２と、を備える半導体パッケージ１００である。また、コア材１０４の厚みは５００μｍ以下であり、コア材１０４の室温からガラス転移温度までの面内方向の線膨張係数は１５ｐｐｍ／℃以下であり、コア材１０４の室温からガラス転移温度までの厚み方向の線膨張係数は２０ｐｐｍ／℃以下である。そして、アンダーフィル材１０２の室温からガラス転移温度までの線膨張係数は１５ｐｐｍ／℃以上３０ｐｐｍ／℃未満であり、アンダーフィル材１０２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材１０４の厚みをＴ（ｍｍ）とすると、７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たす。
この構成によれば、コア材１０４の厚みを薄くした構造を採用したビルドアップ型の多層基板１０８にシリコンチップ１０２をフリップチップ実装する際に、その多層基板１０８に線膨張係数の小さなコア材１０４を用いた上で、そのコア材１０４の厚みおよび線膨張係数にあわせて、アンダーフィル材１１２の線膨張係数およびガラス転移点を適切に設計しているため、温度変化にともなう多層基板１０８の変形などにより生じる半導体パッケージ１００内部の応力を緩和して、温度変化にともなう半導体パッケージ１００の損傷を抑制することができる。
また、別の観点から見れば、実施形態１〜４の半導体パッケージ１００のいずれにおいても、コア材１０４はシアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材に含浸させて硬化させてなるものであるため、強度をはじめとするコア材１０４に必要な各種特性を維持しつつ上述の線膨張係数の条件を満たすことができる。その結果、そのコア材１０４の厚みおよび組成にあわせて、アンダーフィル材１１２の線膨張係数およびガラス転移点を適切に設計することにより、温度変化にともなう多層基板１０８の変形などにより生じる半導体パッケージ１００内部の応力を緩和して、温度変化にともなう半導体パッケージ１００の損傷を抑制することができる。
また、別の観点から見れば、実施形態１の半導体パッケージ１００では、他の構成は他の実施形態２〜４と同様であるものの、多層基板１０８の備えるビルドアップ層が３層以下であるため、後述する実験データで示すように、アンダーフィル材１１２のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材１０４の厚みをＴ（ｍｍ）とすると、他の層構成では満たされない５０Ｔ＋７５≦Ｔｇ＜１２５Ｔ＋９５の式が特別に満たされている。
以下、実施形態１〜４で用いられる多層基板の材料および製造方法について説明する。
＜コア材について＞
実施形態１〜４で用いられるコア材１０４は、上述の厚みおよび線膨張係数の条件を満たし、適切な強度を有していればよく、特に限定するものではないが、例えば、シアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材（例えばガラス繊維シートなど）に含浸させて硬化させてなる板状の基材（いわゆるプリプレグ）を好適に用いることができる。
コア材１０４を形成する樹脂組成物にシアネート樹脂を含有させることにより、コア材１０４の熱膨張係数を小さくすることができ、コア材１０４の電気特性（低誘電率、低誘電正接）、機機械強度等も向上させることができる。なお、シアネート樹脂とは、シアネート樹脂のみならず、シアネート樹脂のプレポリマーを含むものとする。
上記のシアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成するからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。さらに、コア材１０４を厚さ０．５ｍｍ（５００μｍ）以下にした場合であっても、コア材１０４を硬化させて作製した積層板に優れた剛性を付与することができる。特に加熱時における剛性に優れるので、半導体素子実装時の信頼性にも特に優れる。
上記のノボラック型シアネート樹脂としては、例えば式（Ｉ）で示されるものを使用することができる。
上記の式（Ｉ）で示されるノボラック型シアネート樹脂の平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜７が好ましい。平均繰り返し単位ｎが前記下限値未満であるとノボラック型シアネート樹脂は耐熱性が低下し、加熱時に低量体が脱離、揮発する場合がある。また、平均繰り返し単位ｎが前記上限値を超えると溶融粘度が高くなりすぎ、コア材１０４の成形性が低下する場合がある。
上記のシアネート樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜４，５００が好ましく、特に６００〜３，０００が好ましい。重量平均分子量がこれらの下限値未満であるとコア材１０４を作製した場合にタック性が生じ、コア材１０４同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、重量平均分子量がこれらの上現値を超えると反応が速くなりすぎ、基板（特に回路基板）とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。上記のシアネート樹脂等の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
また、特に限定されないが、上記シアネート樹脂は、１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
上記の熱硬化性樹脂の含有量は、特に限定されないが、上記の樹脂組成物全体の５〜５０重量％が好ましく、特に２０〜４０重量％が好ましい。含有量がこれらの下限値未満であるとコア材１０４を形成するのが困難となる場合があり、これらの上限値を超えるとコア材１０４の強度が低下する場合がある。
また、コア材１０４を形成する樹脂組成物に無機充填材を含有させることにより、コア材１０４を薄膜化（厚さ０．５ｍｍ以下）にしても優れた強度を維持することができる。さらに、コア材１０４の低熱膨張化を向上することもできる。
上記の無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物、チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等を挙げることができる。なお、無機充填材として、これらの中の１種類を単独で用いることもできるし、２種類以上を併用したりすることもできる。これらの中でも特に、シリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。その形状は破砕状、球状があるが、繊維基材への含浸性を確保するために樹脂組成物の溶融粘度を下げるには球状シリカを使う等、その目的にあわせた使用方法が採用される。
上記の無機充填材の平均粒子径は、特に限定されないが、０．０１〜５．０μｍが好ましく、特に０．１〜２．０μｍが好ましい。無機充填材の粒径がこれらの下限値未満であるとワニスの粘度が高くなるため、コア材１０４作製時の作業性に影響を与える場合がある。また、これらの上限値を超えると、ワニス中で無機充填剤の沈降等の現象が起こる場合がある。この平均粒子径は、例えば粒度分布計（ＨＯＲＩＢＡ製、ＬＡ−５００）により測定することができる。
また上記の無機充填材は、特に限定されないが、平均粒子径が単分散の無機充填材を用いることもできるし、平均粒子径が多分散の無機充填材を用いることができる。さらに平均粒子径が単分散及び／または、多分散の無機充填材を１種類または２種類以上とを併用したりすることもできる。
更に平均粒子径５．０μｍ以下の球状シリカ（特に球状溶融シリカ）が好ましく、特に平均粒子径０．０１〜２．０μｍの球状溶融シリカが好ましい。これにより、無機充填剤の充填性を向上させることができる。
上記の無機充填材の含有量は、特に限定されないが、樹脂組成物全体の２０〜８０重量％が好ましく、特に３０〜７０重量％が好ましい。含有量が前記範囲内であると、特に低熱膨張、低吸水とすることができる。
コア材１０４を形成する樹脂組成物にエポキシ樹脂（実質的にハロゲン原子を含まない）を含有させることにより、コア材１０４の吸湿半田耐熱性および難燃性を向上させることができる。
上記のエポキシ樹脂としては、例えばビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂等のアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等が挙げられる。エポキシ樹脂として、これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。これらエポキシ樹脂の中でも特にアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性を向上させることができる。
上記のアリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば式（II）で示すことができる。
上記の式（ＩＩ）で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜５が好ましい。平均繰り返し単位ｎが前記下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。
上記のエポキシ樹脂の含有量は、特に限定されないが、樹脂組成物全体の１〜５５重量％が好ましく、特に２〜４０重量％が好ましい。含有量がこれらの下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、これらの上限値を超えると耐熱性が低下する場合がある。
上記のエポキシ樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜２０，０００が好ましく、特に８００〜１５，０００が好ましい。重量平均分子量がこれらの下限値未満であるとコア材１０４にタック性が生じる場合が有り、これらの上限値を超えるとコア材１０４作製時、ガラス繊維基材への含浸性が低下し、均一な製品が得られない場合がある。上記のエポキシ樹脂の重量平均分子量は、例えばＧＰＣで測定することができる。
コア材１０４を形成する樹脂組成物にフェノール樹脂を含有させることにより、さらにコア材１０４の吸湿半田耐熱性を向上させることができる。
上記のフェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂等が挙げられる。フェノール樹脂として、これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも特に、アリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。
上記のアリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂等が挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば式（ＩＩＩ）で示すことができる。
上記の式（ＩＩＩ）で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位ｎは、特に限定されないが、１〜１２が好ましく、特に２〜８が好ましい。平均繰り返し単位ｎがこれらの下限値未満であると耐熱性が低下する場合がある。また、これらの上限値を超えると他の樹脂との相溶性が低下し、作業性が低下する場合がある。
上述のシアネート樹脂（特にノボラック型シアネート樹脂）とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし反応性を容易に制御できる。
上記のフェノール樹脂の含有量は、特に限定されないが、樹脂組成物全体の１〜５５重量％が好ましく、特に５〜４０重量％が好ましい。含有量がこれらの下限値未満であると耐熱性が低下する場合があり、これらの上限値を超えると低熱膨張の特性が損なわれる場合がある。
上記のフェノール樹脂の重量平均分子量は、特に限定されないが、重量平均分子量４００〜１８，０００が好ましく、特に５００〜１５，０００が好ましい。重量平均分子量がこれらの下限値未満であるとコア材１０４にタック性が生じる場合が有り、これらの上限値を超えるとコア材１０４作製時、ガラス繊維基材への含浸性が低下し、均一な製品が得られない場合がある。上記のフェノール樹脂の重量平均分子量は、例えばＧＰＣで測定することができる。
更に、上記のシアネート樹脂（特にノボラック型シアネート樹脂）と上記のフェノール樹脂（アリールアルキレン型フェノール樹脂、特にビフェニルジメチレン型フェノール樹脂）と上記のエポキシ樹脂（アリールアルキレン型エポキシ樹脂、特にビフェニルジメチレン型エポキシ樹脂）との組合せを用いてコア材１０４を作製した場合、特に優れた寸法安定性を得ることが出来る。
上記の樹脂組成物は、特に限定されないが、カップリング剤を用いることが好ましい。上記のカップリング剤は、上記の熱硬化性樹脂と、上記の無機充填材との界面の濡れ性を向上させることにより、繊維基材に対して熱硬化性樹脂等および無機充填材を均一に定着させ、耐熱性、特に吸湿後の半田耐熱性を改良することができる。
上記のカップリング剤としては、通常用いられるものなら何でも使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる１種以上のカップリング剤を使用することが好ましい。これにより、無機充填材の界面との濡れ性を高くすることができ、それによって耐熱性をより向上させることできる。
上記のカップリング剤の添加量は、上記の無機充填材の比表面積に依存するので特に限定されないが、無機充填材１００重量部に対して０．０５〜３重量部が好ましく、特に０．１〜２重量部が好ましい。含有量がこれらの下限値未満であると無機充填材を十分に被覆できないため耐熱性を向上する効果が低下する場合があり、これらの上限値を超えると反応に影響を与え、曲げ強度等が低下する場合がある。
上記の樹脂組成物には、必要に応じて硬化促進剤を用いても良い。上記の硬化促進剤としては公知の物を用いることが出来る。例えばナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト（ＩＩ）、トリスアセチルアセトナートコバルト（ＩＩＩ）等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２，２，２］オクタン等の３級アミン類、２−フェニル−４−メチルイミダゾール、２−エチル−４−エチルイミダゾール、２−フェニル−４−メチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシイミダゾール、２−フェニル−４，５−ジヒドロキシイミダゾール等のイミダゾール類、フェノール、ビスフェノールＡ、ノニルフェノール等のフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸等の有機酸等、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて１種類を単独で用いることもできるし、これらの誘導体も含めて２種類以上を併用したりすることもできる。
上記の硬化促進剤の含有量は、特に限定されないが、上記の樹脂組成物全体の０．０５〜５重量％が好ましく、特に０．２〜２重量％が好ましい。含有量がこれらの下限値未満であると硬化を促進する効果が現れない場合があり、これらの上限値を超えるとコア材１０４の保存性が低下する場合がある。
上記の樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリスチレン樹脂等の熱可塑性樹脂、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体等のポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマー等の熱可塑性エラストマ−、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエン等のジエン系エラストマーを併用しても良い。
また、上記の樹脂組成物には、必要に応じて、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤等の上記成分以外の添加物を添加しても良い。
次に、プリプレグについて説明する。
上記の樹脂組成物を繊維基材（例えばガラス繊維シートなど）に含浸させて硬化させてなる板状の基材（いわゆるプリプレグ）であるコア材１０４は、誘電特性、高温多湿下での機械的、電気的接続信頼性等の各種特性に優れたプリント配線板であるインターポーザやマザーボードなどを製造するのに好適である。
ここで用いる繊維基材としては、ガラス織布、ガラス不織布等のガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等を主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙等を主成分とする紙基材等の有機繊維基材等が挙げられる。これらの中でもガラス繊維基材が好ましい。これにより、コア材１０４の強度、吸水率を向上することができる。また、コア材１０４の熱膨張係数を小さくすることができる。
上記の樹脂組成物を繊維基材に含浸させる方法には、例えば、上記の樹脂組成物を用いて樹脂ワニスを調製し、繊維基材を樹脂ワニスに浸漬する方法、各種コーターにより塗布する方法、スプレーにより吹き付ける方法等が挙げられる。これらの中でも、繊維基材を樹脂ワニスに浸漬する方法が好ましい。これにより、繊維基材に対する樹脂組成物の含浸性を向上することができる。なお、繊維基材を樹脂ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。
上記の樹脂ワニスに用いられる溶媒は、上記の樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが望ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶媒としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系等が挙げられる。
上記の樹脂ワニスの固形分は、特に限定されないが、上記の樹脂組成物の固形分４０〜８ ０重量％が好ましく、特に５０〜６５重量％ が好ましい。これにより、樹脂ワニスの繊維基材への含浸性を更に向上できる。上記の繊維基材に上記の樹脂組成物を含浸させ、所定温度、例えば８０〜２００℃等で乾燥させることによりコア材１０４を得ることが出来る。
＜ビルドアップ層について＞
以下、実施形態１〜４に用いられるビルドアップ層１０６を形成する樹脂組成物について説明する。ビルドアップ層１０６を形成する樹脂組成物は、特に限定されないが、熱硬化性樹脂を含む樹脂組成物で構成されていることが好ましい。これにより、絶縁樹脂層の耐熱性を向上することができる。
ビルドアップ層１０６に用いる熱硬化性樹脂としては、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノール樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等のエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネート樹脂等が挙げられる。
これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。またこれらの中でも、特にシアネート樹脂（シアネート樹脂のプレポリマーを含む）が好ましい。これにより、絶縁樹脂層の熱膨張係数を小さくすることができる。さらに、絶縁樹脂層の電気特性（低誘電率、低誘電正接）、機機械強度等にも優れる。
上記のシアネート樹脂は、例えばハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂、ビスフェノールＥ型シアネート樹脂、テトラメチルビスフェノールＦ型シアネート樹脂等のビスフェノール型シアネート樹脂等を挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。これにより、架橋密度増加による耐熱性向上と、樹脂組成物等の難燃性を向上することができる。ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成するからである。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。
上記のノボラック型シアネート樹脂としては、例えば式（Ｉ）で示されるものを使用することができる。
上記の式（Ｉ）で示されるノボラック型シアネート樹脂の平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜７が好ましい。平均繰り返し単位ｎが前記下限値未満であるとノボラック型シアネート樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎが前記上限値を超えると溶融粘度が高くなりすぎ、絶縁樹脂層の成形性が低下する場合がある。
上記のシアネート樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜４，５００が好ましく、特に６００〜３，０００が好ましい。重量平均分子量が前記下限値未満であると絶縁樹脂層を硬化物の機械的強度が低下する場合があり、さらに絶縁樹脂層を作製した場合にタック性が生じ、樹脂の転写が生じたりする場合がある。また、重量平均分子量が前記上現値を超えると硬化反応が速くなり、基板（特に回路基板）とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。上記のシアネート樹脂等の重量平均分子量は、例えばＧＰＣ（ゲルパーミエーションクロマトグラフィー、標準物質：ポリスチレン換算）で測定することができる。
また、特に限定されないが、上記のシアネート樹脂はその誘導体も含め、１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。
上記の熱硬化性樹脂の含有量は、特に限定されないが、上記の樹脂組成物全体の５〜５０重量％が好ましく、特に１０〜４０重量％が好ましい。含有量がこれらの下限値未満であると絶縁樹脂層を形成するのが困難となる場合があり、これらの上限値を超えると絶縁樹脂層の強度が低下する場合がある。
ビルドアップ層１０６に用いる熱硬化性樹脂としてシアネート樹脂（特にノボラック型シアネート樹脂）を用いる場合は、エポキシ樹脂（実質的にハロゲン原子を含まない）を併用することが好ましい。上記のエポキシ樹脂としては、例えばビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂、ビスフェノールＥ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビスフェノールＺ型エポキシ樹脂、ビスフェノールＰ型エポキシ樹脂、ビスフェノールＭ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂等のアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂等が挙げられる。
エポキシ樹脂として、これらの中の１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。これらエポキシ樹脂の中でも特にアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性を向上させることができる。
上記のアリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば式（II）で示すことができる。
上記の式（ＩＩ）で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位ｎは、特に限定されないが、１〜１０が好ましく、特に２〜５が好ましい。平均繰り返し単位ｎがこれらの下限値未満であるとビフェニルジメチレン型エポキシ樹脂は結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位ｎがこれらの上限値を超えると樹脂の流動性が低下し、成形不良等の原因となる場合がある。平均繰り返し単位ｎの数を上記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。
上記のエポキシ樹脂の含有量は、特に限定されないが、樹脂組成物全体の１〜５５重量％が好ましく、特に５〜４０重量％が好ましい。含有量がこれらの下限値未満であるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合があり、これらの上限値を超えると低熱膨張性、耐熱性が低下する場合がある。
上記のエポキシ樹脂の重量平均分子量は、特に限定されないが、重量平均分子量５００〜２０，０００が好ましく、特に８００〜１５，０００が好ましい。重量平均分子量がこれらの下限値未満であると絶縁樹脂層の表面にタック性が生じる場合が有り、これらの上限値を超えると半田耐熱性が低下する場合がある。重量平均分子量を上記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。上記のエポキシ樹脂の重量平均分子量は、例えばＧＰＣで測定することができる。
ビルドアップ層１０６に用いる樹脂組成物は製膜性樹脂を含有することが好ましい。これにより、基材付き絶縁樹脂層を製造する際の製膜性やハンドリング性をさらに向上させることができる。上記製膜性樹脂としては、例えば、フェノキシ系樹脂、ビスフェノールＦ系樹脂、オレフィン系樹脂等が挙げられる。
上記の製膜性樹脂として、これらの中の誘導体も含めて１種類を単独で用いることもできるし、異なる重量平均分子量を有する２種類以上を併用したり、１種類または２種類以上と、それらのプレポリマーを併用したりすることもできる。これらの中でも、フェノキシ系樹脂が好ましい。これにより、耐熱性および難燃性を向上させることができる。
上記フェノキシ樹脂として、特に限定はされないが、例えば、ビスフェノールＡ骨格を有するフェノキシ樹脂、ビスフェノールＦ骨格を有するフェノキシ樹脂、ビスフェノールＳ骨格を有するフェノキシ樹脂、ビスフェノールＭ骨格を有するフェノキシ樹脂、ビスフェノールＰ骨格を有するフェノキシ樹脂、ビスフェノールＺ骨格を有するフェノキシ樹脂等ビスフェノール骨格を有するフェノキシ樹脂、ノボラック骨格を有するフェノキシ樹脂、アントラセン骨格を有するフェノキシ樹脂、フルオレン骨格を有するフェノキシ樹脂、ジシクロペンタジエン骨格を有するフェノキシ樹脂、ノルボルネン骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂、アダマンタン骨格を有するフェノキシ樹脂等が挙げられる。
またフェノキシ樹脂として、これら中の骨格を複数種類有した構造を用いることもできるし、それぞれの骨格の比率が異なるフェノキシ樹脂を用いることができる。さらに異なる骨格のフェノキシ樹脂を複数種類用いることもできるし、異なる重量平均分子量を有するフェノキシ樹脂を複数種類用いたり、それらのプレポリマーを併用したりすることもできる。
これらの中でも、ビフェニル骨格と、ビスフェノールＳ骨格とを有するフェノキシ樹脂を用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移温度を高くすることができるとともに、ビスフェノールＳ骨格により、多層プリント配線板を製造する際のメッキ金属の付着性を向上させることができる。
また、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するフェノキシ樹脂を用いることができる。これにより、多層プリント配線板の製造時に内層回路基板への密着性を向上させることができる。さらに、上記ビフェニル骨格とビスフェノールＳ骨格とを有するフェノキシ樹脂と、ビスフェノールＡ骨格とビスフェノールＦ骨格とを有するフェノキシ樹脂とを併用してもよい。
上記製膜性樹脂の分子量としては特に限定されないが、重量平均分子量が１０００〜１０００００であることが好ましい。さらに好ましくは１００００〜６００００である。製膜性樹脂の重量平均分子量がこれらの下限値未満であると、製膜性を向上させる効果が充分でない場合がある。一方、これらの上限値を超えると、製膜性樹脂の溶解性が低下する場合がある。製膜性樹脂の重量平均分子量を上記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。
製膜性樹脂の含有量としては特に限定されないが、樹脂組成物全体の１〜４０重量％であることが好ましい。さらに好ましくは５〜３０重量％である。製膜性樹脂の含有量がこれらの下限値未満であると、製膜性を向上させる効果が充分でないことがある。一方、これらの上限値を超えると、相対的にシアネート樹脂の含有量が少なくなるため、低熱膨張性を付与する効果が低下することがある。製膜性樹脂の含有量を上記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。
ビルドアップ層１０６で用いられる上記熱硬化性樹脂及び、製膜性樹脂は、いずれも、実質的にハロゲン原子を含まないものであることが好ましい。これにより、ハロゲン化合物を用いることなく、難燃性を付与することができる。ここで、実質的にハロゲン原子を含まないとは、例えば、エポキシ樹脂あるいはフェノキシ樹脂中のハロゲン原子の含有量が０，１５重量％以下(ＪＰＣＡ−ＥＳ０１−２００３)のものをいう。
ビルドアップ層１０６で用いられる樹脂組成物には、必要に応じて硬化促進剤を用いても良い。上記の硬化促進剤としては公知の物を用いることが出来る。例えばイミダゾール化合物、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト（ＩＩ）、トリスアセチルアセトナートコバルト（ＩＩＩ）等の有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ［２，２，２］オクタン等の３級アミン類、フェノール、ビスフェノールＡ、ノニルフェノール等のフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸等の有機酸等、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて１種類を単独で用いることもできるし、これらの誘導体も含めて２種類以上を併用したりすることもできる。
これら硬化促進剤の中でも特にイミダゾール化合物が好ましい。これにより、吸湿半田耐熱性を向上させることができる。そして、上記イミダゾール化合物は、特に限定されないが、上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分との相溶性を有することが望ましい。
ここで、上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分との相溶性を有するとは、イミダゾール化合物を上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分と混合、あるいは、イミダゾール化合物を上記シアネート樹脂、エポキシ樹脂、製膜性樹脂成分と有機溶剤とともに混合した場合に、実質的に分子レベルまで溶解、または、それに近い状態まで分散することができるような性状を指すものである。
上記の樹脂組成物は、このようなイミダゾール化合物を用いることにより、シアネート樹脂やエポキシ樹脂の反応を効果的に促進させることができ、また、イミダゾール化合物の配合量を少なくしても同等の特性を付与することができる。さらに、このようなイミダゾール化合物を用いた樹脂組成物は、樹脂成分との間で微小なマトリックス単位から高い均一性で硬化させることができる。これにより、多層プリント配線板に形成された樹脂層の絶縁性、耐熱性を高めることができる。
そして、このような上記の樹脂組材料から形成された絶縁樹脂層であるビルドアップ層１０６は、例えば過マンガン酸塩、重クロム酸塩等の酸化剤を用いて表面の粗化処理を行うと、粗化処理後の絶縁層表面に均一性の高い微小な凹凸形状を多数形成することができる。このような粗化処理後の絶縁樹脂層表面に金属メッキ処理を行うと、粗化処理面の平滑性が高いため、微細な導体回路を精度よく形成することができる。また、微小な凹凸形状によりアンカー効果を高め、絶縁樹脂層とメッキ金属との間に高い密着性を付与することができる。
上記の樹脂組成物で用いられる上記イミダゾール化合物としては、例えば、１−ベンジル−２−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、２−フェニル−４−メチルイミダゾール、２−エチル−４−メチルイミダゾール、２，４−ジアミノ−６−〔２’−メチルイミダゾリル−（１’）〕−エチル−ｓ−トリアジン、２，４−ジアミノ−６−（２’−ウンデシルイミダゾリル）−エチル−ｓ−トリアジン、２，４−ジアミノ−６−〔２’−エチル−４−メチルイミダゾリル−（１’）〕−エチル−ｓ−トリアジン、２−フェニルー４，５−ジヒドロキシメチルイミダゾール、２−フェニル−４−メチルー５−ヒドロキシメチルイミダゾールなどを挙げることができる。
これらの中でも、１−ベンジル−２−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、及び、２−エチル−４−メチルイミダゾールから選ばれるイミダゾール化合物であることが好ましい。これらのイミダゾール化合物は、特に優れた相溶性を有することで、均一性の高い硬化物が得られるとともに、微細かつ均一な粗化面を形成することができるので、微細な導体回路を容易に形成することができるとともに、多層プリント配線板に高い耐熱性を発現させることができる。
上記イミダゾール化合物の含有量としては特に限定されないが、上記シアネート樹脂とエポキシ樹脂との合計に対して、０．０１〜５重量％が好ましく、特に０．０５〜３重量％が好ましい。これにより、特に耐熱性を向上させることができる。
また、ビルドアップ層１０６に用いる樹脂組成物は、無機充填材を含むことが好ましい。これにより、低熱膨張性及び難燃性の向上を図ることができる。また、上記シアネート樹脂及び／又はそのプレポリマー（特にノボラック型シアネート樹脂）と無機充填材との組合せにより、弾性率を向上させることができる。
上記の無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、シリカ、溶融シリカ等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素等の窒化物、チタン酸ストロンチウム、チタン酸バリウム等のチタン酸塩等を挙げることができる。無機充填材として、これらの中の１種類を単独で用いることもできるし、２種類以上を併用したりすることもできる。これらの中でも特に、シリカが好ましく、溶融シリカ（特に球状溶融シリカ）が低熱膨張性に優れる点で好ましい。その形状は破砕状、球状があるが、繊維基材への含浸性を確保するために樹脂組成物の溶融粘度を下げるには球状シリカを使う等、その目的にあわせた使用方法が採用される。
上記の無機充填材の平均粒子径としては特に限定されないが、０．０１〜５．０μｍであることが好ましい。さらに好ましくは０．１〜２．０μｍである。無機充填材の平均粒子径がこれらの下限値未満であると、上記の樹脂組成物を用いて樹脂ワニスを調製する際に、樹脂ワニスの粘度が高くなるため、基材付き絶縁シートを作製する際の作業性に影響を与える場合がある。一方、これらの上限値を超えると、樹脂ワニス中で無機充填材の沈降等の現象が起こる場合がある。無機充填材の平均粒子径を上記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。
また上記の無機充填材は、特に限定されないが、平均粒子径が単分散の無機充填材を用いることもできるし、平均粒子径が多分散の無機充填材を用いることができる。さらに平均粒子径が単分散及び／または、多分散の無機充填材を１種類または２種類以上とを併用したりすることもできる。
上記の無機充填材の含有量として特に限定されないが、樹脂組成物全体の２０〜７０重量％であることが好ましい。さらに好ましくは３０〜６０重量％である。無機充填材の含有量がこれらの下限値未満であると、低熱膨脹性、低吸水性を付与する効果が低下する場合がある。また、これらの上限値を超えると、樹脂組成物の流動性の低下により絶縁樹脂層の成形性が低下することがある。無機充填材の含有量を上記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。
ビルドアップ層１０６に用いる樹脂組成物は、特に限定されないが、カップリング剤を用いることが好ましい。上記のカップリング剤は、上記の熱硬化性樹脂と、上記の無機充填材との界面の濡れ性を向上させることにより、耐熱性、特に吸湿半田耐熱性を向上させることができる。
上記のカップリング剤としては、通常用いられるものなら何でも使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる１種以上のカップリング剤を使用することが好ましい。これにより、無機充填材の界面との濡れ性を高くすることができ、それによって耐熱性をより向上させることできる。
上記のカップリング剤の含有量としては特に限定されないが、無機充填材１００重量部に対して０．０５〜３．００重量部であることが好ましい。カップリング剤の含有量がこれらの下限値未満であると、無機充填材を被覆して耐熱性を向上させる効果が充分でないことがある。一方、これらの上限値を超えると、基材付き絶縁樹脂層の曲げ強度が低下することがある。カップリング剤の含有量を上記範囲内とすることにより、これらの特性のバランスに優れたものとすることができる。
ビルドアップ層１０６に用いる樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリスチレン樹脂等の熱可塑性樹脂、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体等のポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマー等の熱可塑性エラストマ−、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエン等のジエン系エラストマーを併用しても良い。
また、ビルドアップ層１０６に用いる樹脂組成物には、必要に応じて、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤等の上記成分以外の添加物を添加しても良い。
なお、ビルドアップ層１０６に用いる樹脂組成物は、ガラス繊維シートをはじめとする繊維基材に含浸させてもよく、樹脂組成物をそのまま硬化させてもよい。ここで、樹脂組成物を基材に含浸させる方法としては特に限定されないが、例えば、樹脂組成物を溶剤などに溶解・分散させて樹脂ワニスを調製して、各種コーター装置を用いて樹脂ワニスを基材に塗工した後、これを乾燥する方法、樹脂ワニスをスプレー装置を用いて基材に噴霧塗工した後、これを乾燥する方法、などが挙げられる。
これらの中でも、コンマコーター、ダイコーターなどの各種コーター装置を用いて、樹脂ワニスを基材に塗工した後、これを乾燥する方法が好ましい。これにより、ボイドがなく、均一な絶縁樹脂層の厚みを有する基材付き絶縁樹脂層を効率よく製造することができる。
＜多層基板の製造方法について＞
次に、多層基板の製造方法について説明する。
図３は、ビルドアップ型インターポーザの設計を説明するための概念図である。実施形態１〜４に用いる積層板である多層基板１０８は、上述のコア材１０４を少なくとも１枚、上述のビルドアップ層を少なくとも１枚、さらにそれらの表面に銅箔などからなる回路配線１１４を少なくとも１枚積層してなるものである。これにより、誘電特性、高温多湿化での機械的、電気的接続信頼性に優れた積層板を得ることができる。
コア材１０４がプリプレグ１枚からなるときは、その上下両面もしくは片面に金属箔（例えば銅箔）からなる回路配線１１４あるいはフィルムからなるダミー回路を重ねる。また、プリプレグを２枚以上積層することもできる。コア材１０４がプリプレグ２枚以上積層してなるときは、積層したプリプレグの最も外側の上下両面もしくは片面に金属箔（例えば銅箔）からなる回路配線１１４あるいはフィルムからなるダミー回路を重ねる。次に、プリプレグと金属箔等とを重ねたものを加熱、加圧することでコア材１０４を得ることができる。加熱する温度は、特に限定されないが、１２０〜２２０℃が好ましく、特に１５０〜２００℃が好ましい。また、加圧する圧力は、特に限定されないが、２〜５ＭＰａが好ましく、特に２．５〜４ＭＰａが好ましい。
上記の金属箔を構成する金属としては、例えば銅及び銅系合金、アルミ及びアルミ系合金、銀及び銀系合金、金及び金系合金、亜鉛及び亜鉛系合金、ニッケル及びニッケル系合金、錫及び錫系合金、鉄および鉄系合金等が挙げられる。また、フィルムとしては、例えばポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリイミド、フッ素系樹脂等を挙げることができる。
以下、実施形態１〜４で用いられるアンダーフィルの材料および製造方法について説明する。
＜アンダーフィルについて＞
実施形態１〜４で用いられるアンダーフィル材１１２は、上述の線膨張係数およびガラス転移温度の条件を満たしていればよく、特に限定するものではないが、エポキシ樹脂と、硬化剤と、無機充填材と、シランカップリング剤と、を含むことが好ましい。
ここで、アンダーフィル材１１２に用いるエポキシ樹脂とは、一分子中にエポキシ基を２個以上有するものであれば特に分子量や構造は限定されるものではない。例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールＡノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂等のフェノール樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、Ｎ，Ｎ−ジグリシジルアニリン、Ｎ，Ｎ−ジグリシジルトルイジン、ジアミノジフェニルメタン型グリシジルアミン、アミノフェノール型グリシジルアミンのような芳香族グリシジルアミン型エポキシ樹脂、ハイドロキノン型エポキシ樹脂、ビフェニル型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、トリフェノールプロパン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂、ナフトール型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェニレンおよび／またはビフェニレン骨格を有するフェノールアラルキル型エポキシ樹脂、フェニレンおよび／またはビフェニレン骨格を有するナフトールアラルキル型エポキシ樹脂等のアラルキル型エポキシ樹脂等のエポキシ樹脂、ビニルシクロヘキセンジオキシド、ジシクロペンタジエンオキシド、アリサイクリックジエポキシ−アジペイド等の脂環式エポキシ等の脂肪族エポキシ樹脂が挙げられる。
この場合、芳香族環にグリシジルエーテル構造あるいはグリシジルアミン構造が結合した構造を含むものが耐熱性、機械特性、耐湿性という観点から好ましく、脂肪族または脂環式エポキシ樹脂は信頼性、特に接着性という観点から使用する量を制限するほうが好ましい。これらは単独でも２種以上混合して使用しても良い。本発明ではアンダーフィル用液状封止樹脂組成物の態様のため、エポキシ樹脂として最終的に常温(２５℃)で液状であることがこのましいが、常温で固体のエポキシ樹脂であっても常温で液状のエポキシ樹脂に溶解させ、結果的に液状の状態であればよい。
アンダーフィル材１１２に用いる硬化剤とは、エポキシ樹脂中のエポキシ基と共有結合を形成することが可能な官能基を１分子中に２個以上含むもの、ただし官能基が酸無水物基である場合には酸無水物官能基を１個以上含むものであれば特に分子量や構造は限定されるものではない。官能基の具体例としてはフェノール性水酸基、酸無水物、１級アミン、２級アミンなどがある。
フェノール性水酸基を２個以上含む硬化剤の例としてはフェノールノボラック樹脂、クレゾールノボラック樹脂等のノボラック型フェノール樹脂、トリフェノールメタン型フェノール樹脂、トリフェノールプロパン型フェノール樹脂、テルペン変性フェノール樹脂、ジシクロペンタジエン変性フェノール樹脂等の変性フェノール樹脂、フェニレンおよび／またはビフェニレン骨格を有するフェノールアラルキル樹脂、フェニレンおよび／またはビフェニレン骨格を有するナフトールアラルキル樹脂等のアラルキル型フェノール樹脂、ビスフェノール化合物等が挙げられる。
酸無水物官能基を１個以上含む硬化剤の例としては、テトラヒドロ酸無水物、ヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、メチルナジック酸無水物、水素化メチルナジック酸無水物、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンテトラカルボン酸２無水物、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸２無水物、エチレングリコールビスアンヒドロトリメリテート、グリセリンビス（アンヒドロトリメリテート）モノアセテート、ドデセニル無水コハク酸などがある。
１級アミンまたは２級アミンを２個以上含む硬化剤の例としては、ジエチレントリアミン、トリエチレンテトラアミン、テトラエチレンペンタミン、ｍ−キシレンジアミン、トリメチルヘキサメチレンジアミン、２−メチルペンタメチレンジアミン脂肪族ポリアミン、イソフォロンジアミン、１，３−ビスアミノメチルシクロヘキサン、ビス（４−アミノシクロヘキシル）メタン、ノルボルネンジアミン、１，２−ジアミノシクロヘキサンなどの脂環式ポリアミン、Ｎ−アミノエチルピペラジン、１，４−ビス（２−アミノ−２−メチルプロピル）ピペラジンなどのピペラジン型のポリアミン、ジアミノジフェニルメタン、ｍ−フェニレンジアミン、ジアミノジフェニルスルホン、ジエチルトルエンジアミン、トリメチレンビス（４−アミノベンゾエート）、ポリテトラメチレンオキシド−ジ−Ｐ−アミノベンゾエート、下記式で示されるものなどの芳香族ポリアミンが挙げられる。
Ｒ：水素基またはアルキル基
Ｘ：水素基またはアルキル基
上記の硬化剤は、単独で用いても、同じ官能基を含む２種以上の硬化剤を配合して用いても良く、さらにポットライフやエポキシ樹脂との硬化性を損なわない範囲であれば、異なる官能基を含む硬化剤を２種以上配合して用いてもよい。半導体装置の封止用途を考慮すると、耐熱性、電気的機械的特性という観点からフェノール樹脂及び芳香族ポリアミン型硬化剤が好ましい。更に密着性、耐湿性を兼ね備えるという観点からは芳香族ポリアミン型硬化剤が好ましい。さらに本発明の様態がアンダーフィル用液状封止樹脂組成物であることを踏まえると、室温（２５℃）で液状を呈するものが好ましく、そのような芳香族ポリアミン硬化剤の具体例としては、特開平１０−１５８３６５に開示してある硬化剤(式１において、ｎ＝０〜２、Ｘ＝Ｃ２Ｈ５、Ｒ＝Ｈ)、特開２００４−３５６６８、１３７９７０に開示している硬化剤 (式１において、ｎ＝平均０．３、Ｘ＝Ｈ、Ｒ＝ＣＨ３)等が入手可能である。
硬化剤の配合量は、エポキシ樹脂のエポキシ当量に対して硬化剤の活性水素当量で０．６〜１．４の範囲であり、より好ましくは０．７〜１．３の範囲である。ここで硬化剤の活性水素当量が０．６未満または１．４を超える場合には反応性や組成物の耐熱性が著しく損なわれるため好ましくない。ただし、硬化剤に含まれる官能基が酸無水物基の場合は、１個の酸無水物官能基から２個のカルボン酸官能基が誘導されることから、酸無水物官能基１個につき２個の活性水素が含まれるものとして計算する。
アンダーフィル材１１２に用いる無機充填材には、タルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、溶融シリカ（溶融球状シリカ、溶融破砕シリカ）、合成シリカ、結晶シリカ等のシリカ粉末等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素等の窒化物等を挙げることができる。これらの無機充填材は、単独でも混合して使用しても良い。これらの中でも樹脂組成物の耐熱性、耐湿性、強度等を向上できることから溶融シリカ、結晶シリカ、合成シリカ粉末が好ましい。
無機充填材の形状は、特に限定されないが、充填特性の観点から形状は球状であることが好ましい。この場合、無機充填材の平均粒子径は、好ましくは０．１〜２０ミクロンであり、特に好ましくは０．２〜８ミクロンである。平均粒子径が０．１ミクロンを超える場合は樹脂組成物の粘度が低下するため充填性が向上し、２０ミクロンを超えない場合は組成物が半導体装置の隙間へ充填する際に樹脂詰まりが生じにくいので好ましい。
アンダーフィル材１１２に用いるシランカップリング剤とは、その化学構造としては一分子中にアルコキシ基が結合した珪素原子と官能基が結合した炭化水素部を含む化学構造を有するものであれば、特に分子量や構造は限定されるものではない。例えば３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルトリエトキシシラン、３−グリシドキシプロピルメチルジメトキシシラン、３−グリシドキシプロピルエチルジエトキシシラン、２−（３，４エポキシシクロヘキシル）エチルトリメトキシシランなどのエポキシシランカップリング剤、３−メタクリロキシプロピルトリメトキシシラン、３−メタクリロキシプロピルトリエトキシシラン、３−メタクリロキシプロピルメチルジメトキシシラン、３−メタクリロキシプロピルエチルジエトキシシラン、３−アクリロキシプロピルトリメトキシシランなどのアクリレート基が結合したシランカップリング剤、Ｎ−アミノエチル化アミノプロピルメチルジアルコキシシラン、Ｎ−アミノエチル化アミノプロピルトリアルコキシシラン、3-アミノプロピルトリメトキシシラン、3-アミノプロピルトリエトキシシラン、Ｎ−フェニル-γ-アミノプロピルトリメトキシシラン、Ｎ−フェニル-γ-アミノプロピルトリエトキシシラン、Ｎ−フェニル-γ-アミノブチルトリメトキシシラン、Ｎ−フェニル-γ-アミノブチルトリエトキシシランなどのアミノシランカップリング剤、Ｎ−（１，３−ジメチルブチリデン）−３−（トリエトキシシリル）プロピルアミン、Ｎ−（ベンジリデン）−３−（トリエトキシシリル）プロピルアミンなどアミノシランカップリング剤の１級アミノ基をケトンまたはアルデヒドを反応させて保護した潜在性アミノシランカップリング剤、３−メルカプトプロピルトリメトキシシラン、３−メルカプトプロピルメチルジメトキシシランのようなメルカプトシランカップリング剤、ビス（３−トリエトキシシリルプロピル）テトラスルフィド、ビス（３−トリエトキシシリルプロピル）ジスルフィドのような熱分解することによってメルカプトシランカップリング剤と同様の機能を発現するシランカップリング剤などがある。またこれらのシランカップリング剤は予め加水分解反応させたものを配合しても良い。これらは単独でも２種以上混合して使用しても良い。本発明の場合、エポキシシランカップリング剤は基板、半導体装置の部材表面（基板表面のソルダーレジスト、シリコンチップ表面のポリイミド、シリコンチップの側面）への密着性が比較的良好であるという観点から好ましい。アミノシランカップリング剤、潜在性アミノシランカップリング剤およびメルカプトシランカップリング剤はシリコンチップ表面のポリイミドおよび窒化珪素表面との密着性が非常に良好であるため好ましい。
シランカップリング剤の配合方法としては、樹脂組成物を製造する過程でシリカフィラーと有機材料とを混合する際に同時にカップリング剤を配合、分散、混合するインテグラルブレンド法式、エポキシ樹脂、芳香族アミン硬化剤および、またはシリカフィラー以外の他の有機添加剤に事前にカップリング剤を分散・溶解させたのち樹脂組成物へ配合されるマスターバッチ法式、事前にカップリング剤をシリカフィラー表層へ化学修飾する方式などがあり、いずれの配合方法をとっても、これらを組み合わせた配合方法を行ってもよい。より好ましくは、マスターバッチ方式またはマスターバッチ方式とシリカ表層へ化学修飾する方法を組み合わせた配合方法が均一な樹脂組成物を得ることができる。
アンダーフィル材１１２は、必要に応じて、エポキシ基を有するポリブタジエンを含有する。エポキシ基を有するポリブタジエンとは、分子中に１，３−ブタジエンモノマーを繰り返し単位として含む重合体であり、かつ分子中にエポキシ基を含むものであれば、分子量や結合構造は特に限定されるものではない。数平均分子量は４００以上４０００以下の範囲が好ましく、より好ましい範囲は６００以上３０００以下である。分子量４００以上では、樹脂組成物はガラス転移温度を維持することができ、分子量が４０００を越えない場合においては、樹脂組成物の粘度が過剰に高くなることがなく、良好な作業性を発現することができる。なお、ここで数平均分子量とはＧＰＣ法によるスチレン換算分子量である。エポキシ基の含有率は、３〜１０％が好ましい。３％以上ではエポキシ樹脂および芳香族アミン硬化剤と分離することなく混合・相溶することができ、１０％を越えない場合は、硬化後に海島構造を形成でき、結果として低応力化、可撓性付与効果が得ることができる
また上記の要件を満たしていれば、構造中に他のモノマーを含むランダム共重合体またはブロック共重合体でもよいが、この場合、１，３ブタジエンモノマーの繰り返し単位が３０重量％以上含まれることが好ましい。そのようなポリマー例としてはＳＢＲ（スチレンブタジエンゴム）、ＮＢＲ（ニトリルゴム）、ＡＢＳのエポキシ化したものが挙げられる。
アンダーフィル材１１２には必要に応じて、前記成分の他に希釈剤、顔料、難燃剤、界面活性剤、レベリング剤、消泡剤等の添加物を用いても差し支えない。アンダーフィル材１１２を構成する樹脂組成物の製造方法としては各成分、添加物等をプラネタリーミキサー、三本ロール、二本熱ロール、ライカイ機などの装置をもちいて分散混練したのち、真空下で脱泡処理して製造する。予めまたは製造途中段階で原材料中の揮発分を除去する目的で、大気圧または減圧雰囲気の下、エポキシ樹脂と硬化剤の反応や各成分の分解反応が起こらない温度範囲、例えば５０℃〜２００℃で加熱処理を行なっても差し支えない。また分散混合工程の途中段階または最終段階に、５℃から３５℃の温度で１２〜９６時間の範囲で養生を行っても良い。
アンダーフィル材１１２の半導体パッケージ１００のシリコンチップ１０２および多層基板１０８の間隙への充填・封止の方法としては、半導体装置１００およびアンダーフィル材１１２を形成する樹脂組成物を加熱しながら、シリコンチップ１０２の端に樹脂組成物を塗布し、毛細管現象により隙間へ行き渡らせるのが常法であるが、生産サイクルを短縮させる目的から、半導体装置１００を傾斜させる、圧力差を利用して注入を加速させるなどの方法を併用しても良い。充填された樹脂は１００℃〜１７０℃の温度範囲で１〜１２時間加熱を行うことにより硬化する。ここで温度プロファイルはたとえば、１００℃１時間加熱した後にひきつづき１５０℃２時間加熱するような段階的に温度を変化させながら加熱硬化を行っても良い。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上記実施の形態では多層基板１０８の層構造を、コア材１０４を有する多層基板１０８としたが、特に限定する趣旨ではなく、コアレス基板であってもよい。また、コアレス基板の具体的な例としては、６層（樹脂層）や８層（樹脂層）からなるコアレス基板が挙げられる。
また、上記実施の形態では多層基板１０８の層構造を１−２−１型、２−２−２型、３−２−３型、４−２−４型としたが、他の層構成としてもよい。例えば、１−２−３型、１−２−５型、３−２−１型、５−２−１型などの層構成としても、アンダーフィル材１１２の線膨張係数およびガラス転移点について上記実施の形態の場合と同様の条件式が成り立つ。また、多層基板１０８はコアレス基板であってもよく、この場合には６層や８層のものが用いられる。
また、上記実施の形態では多層基板１０８をインターポーザとしたが、マザーボードなどの他の回路基板としてもよい。この場合、シリコンチップ１０２を直接マザーボードにフリップチップ実装しても、マザーボードのコア材１０４の線膨張係数が充分に小さく、アンダーフィル材１１２の線膨張係数およびガラス転移点の条件が満たされれば、同様に温度条件の変化に対して優れた耐久性を示す
以下、本発明を実施例および比較例により説明するが、本発明はここで例示された形態に限定されるものではない。
以下の実施例を行う前に、本発明者らは、住友ベークライトの社内に蓄積されたフリップチップ実装に関する技術データベースを用いて、薄型ＦＣ−ＢＧＡの最適アンダーフィル特性について、実施形態１で説明した応力計算のシミュレーションを行った。本発明者らは、応力計算のシミュレーションの条件としては、ＦＣ−ＢＧＡ実装において、３−２−３構造の回路基板を用いて、パッケージサイズは５０ｍｍ角であり、シリコンチップのサイズは１５ｍｍ角、７２５μｍ厚の条件を採用した。
シミュレーションの結果、従来の薄型ＦＣ−ＢＧＡ型の半導体パッケージ１００では、コア材１０４の線膨張係数が大きかったため、コア材１０４の厚みが５００μｍ以下（コア厚４００μｍおよび１００μｍ）の領域では、アンダーフィル材１１２の線膨張係数およびガラス転移点をどのように調整しても、（ｉ）シリコンチップ１０２のＬｏｗ−Ｋ膜保護、（ｉｉ）半田バンプ１００保護、（ｉｉｉ）シリコンチップ１０２反り小、（ｉｖ）シリコンチップ１０２の側面におけるアンダーフィル材１１２のフィレット剥離保護という４つの要請を満たすことは困難であった。
一方で、実施形態１〜４の半導体パッケージ１００では、コア材１０４の線膨張係数が小さいため、コア材１０４の厚みが５００μｍ以下（コア厚４００μｍおよび１００μｍ）の領域でも、アンダーフィル材１１２の線膨張係数およびガラス転移点を調整することにより、（ｉ）シリコンチップ１０２のＬｏｗ−Ｋ膜保護、（ｉｉ）半田バンプ１００保護、（ｉｉｉ）シリコンチップ１０２反り（そり）小、（ｉｖ）シリコンチップ１０２の側面におけるアンダーフィル材１１２のフィレット剥離保護という４つの要請をバランスよく満たすことが可能であると予測された。
以下の実施例は、上記のシミュレーションの結果を実験データにより実証し、さらには回路基板の層構造が３−２−３構造以外の場合にも成立することを実証するために行ったものである。なお、下記の実施例は、基本的にシミュレーションの条件であるパッケージサイズ、チップサイズなどの各種条件に基づいて行った。あらかじめ結論を述べておくと、本発明者らは、以下の実施例により、上記のシミュレーションの結果が正しいことが証明されていると考えている。
１．液状樹脂組成物の原料
絶縁樹脂層形成用の液状樹脂組成物の原料は以下の通りである。
（１）シアネート樹脂１：ノボラック型シアネート樹脂（ロンザジャパン社製、「プリマセット ＰＴ−３０」、Ｍｗ約７００）
（２）シアネート樹脂２：ノボラック型シアネート樹脂（ロンザジャパン社製、「プリマセット ＰＴ−６０」、Ｍｗ約２，６００）
（３）シアネート樹脂３：ビスフェノールＡ型シアネート樹脂（旭化成エポキシ社製、「ＡｒｏＣｙＢ−３０」）
（４）エポキシ樹脂：ビフェニルジメチレン型エポキシ樹脂（日本化薬社製、「ＮＣ−３０００」、エポキシ当量２７５）
（５）フェノール樹脂：ビフェニルジメチレン型フェノール樹脂（日本化薬社製、「ＧＰＨ−１０３」、水酸基当量２０３）
（６）フェノキシ樹脂１／ビフェニルエポキシ樹脂とビスフェノールＳエポキシ樹脂との共重合体であり、末端部はエポキシ基を有している：ジャパンエポキシレジン社製・「ＹＸ−８１００Ｈ３０」、重量平均分子量３００００）
（７）フェノキシ樹脂２／ビスフェノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ樹脂との共重合体であり、末端部はエポキシ基を有している：ジャパンエポキシレジン社製・「エピコート４２７５」、重量平均分子量６００００）
（８）硬化促進剤／イミダゾール化合物：四国化成工業社製・「１−ベンジル−２−フェニルイミダゾール」
（９）無機充填材１：球状溶融シリカ（電気化学工業社製、「ＳＦＰ−１０Ｘ」、平均粒径０．３μｍ）
（１０）無機充填材２：球状溶融シリカ（アドマテックス社製、「ＳＯ−３２Ｒ」、平均粒径１．５μｍ）
（１１）無機充填材３：球状溶融シリカ（アドマテックス社製、「ＳＯ−２５Ｒ」、平均粒径０．５μｍ）
（１２）カップリング剤：エポキシシラン型カップリング剤（日本ユニカー社製、「Ａ−１８７」）
２．絶縁樹脂層形成用の液状樹脂組成物の調製
以下、各成分の配合量は固形分基準である。
２．１ 絶縁樹脂層形成用の液状樹脂組成物１の調製
シアネート樹脂１を１５重量部、シアネート樹脂２を５重量部、エポキシ樹脂を１０重量部、フェノール樹脂を１０重量部、各々用い、これらを常温でメチルエチルケトンに溶解した。
次いで、無機充填材１を１０重量部、無機充填材２を５０重量部、及び、無機充填材１と無機充填材２との合計１００重量部に対して、カップリング剤を０．５重量部添加し、高速攪拌装置を用いて１０分間攪拌混合して液状樹脂組成物１を調製した。
３．絶縁樹脂層付きキャリアの製造
３．１ 絶縁樹脂層付きキャリアＡ−１の製造
キャリアとして厚み３５μｍ、幅４８０ｍｍのポリエチレンテレフタレートフィルム（三菱化学ポリエステル社製・ダイヤホイル）を用いた。
上記キャリアに、上記で得られた液状樹脂組成物１をコンマコーター装置で塗工し、１５０℃の乾燥装置で３分間乾燥させ、厚さ２０μｍ、幅４１０ｍｍの絶縁樹脂層を、幅方向においてキャリアの中心に位置するように形成した。
この絶縁樹脂層側に、保護フィルム（ポリエチレン）をラミネートして、絶縁樹脂層付きキャリアＡ−１を製造した。
４．キャリア付きプリプレグの製造
繊維布としてガラス織布（ユニチカグラスファイバー社製・「Ｅ０２Ｚ−ＳＫ」、幅３６０ｍｍ、坪量１７ｇ／ｍ２）を用いた。
また、上記で得られた絶縁樹脂層付きキャリアＡ−１（２枚）を、第一及び第二の絶縁樹脂層付きキャリアとして用いた。
第一及び第二の絶縁樹脂層付きキャリアの保護フィルムをはがしながら、絶縁樹脂層付きキャリアの絶縁樹脂層側を繊維布の両面側に、繊維布が幅方向においてキャリアの中心に位置するようにそれぞれ重ね合わせ、７５０Ｔｏｒｒの減圧条件下で、８０℃のラミネートロール２４を用いて接合した。
ここで、繊維布の幅方向寸法の内側領域においては、第一及び第二の絶縁樹脂層付きキャリアの絶縁樹脂層側を繊維布の両面側にそれぞれ接合するとともに、繊維布の幅方向寸法の外側領域においては、第一及び第二の絶縁樹脂層付きキャリアの絶縁樹脂層どうしを接合した。
次いで、上記接合したものを、１２０℃に設定した横搬送型の熱風乾燥装置内を２分間通すことによって、圧力を作用させることなく加熱処理して、キャリア付きプリプレグを製造した。
５．多層プリント配線板の製造
内層回路基板として、絶縁層厚み０．６ｍｍ、回路厚み１２μｍ、回路幅及び回路間幅：Ｌ／Ｓ＝５０μｍ／５０μｍの回路加工が施されたプリント配線板を用いた。
上記のキャリア付きプリプレグの、片側のキャリアを剥離除去し、絶縁樹脂層を露出させ、もう一方の側はキャリアを有した状態とした。上記の内層回路基板の両面側に、キャリア付きプリプレグの絶縁樹脂層側をそれぞれ重ね合わせ、名機製作所社製「ベクレルラミネータ ＭＶＬＰ」を用いて、常圧から７５０Ｔｏｒｒ減圧した条件下で、８０℃、０．５ＭＰａで３０秒間、次いで、１２０℃、１．５ＭＰａで６０秒間成形を行った。その後、２００℃の乾燥装置で１時間加熱処理して、評価用の１−２−１型の多層プリント配線板を製造した。
さらに、上記の工程を繰り返して、２−２−２型、３−２−３型、４−２−４型の多層プリント配線板をそれぞれ製造した。
６．アンダーフィル材の製造
アンダーフィル材の製造で用いた液状樹脂組成物の原料は以下の通りである。
（１）エポキシ樹脂１：ビスフェノール型エポキシ樹脂（大日本インキ化学工業（株）製、ＥＸＡ−８３０ＬＶＰ、エポキシ当量１６１）
（２）エポキシ樹脂２：３官能グリシジルアミン（ジャパン・エポキシ・レジン（株）社製、Ｅ−６３０、Ｎ，Ｎ−ビス（２，３−エポキシプロピル）−４−（２，３−エポキシプロポキシ）アニリン、エポキシ当量９７．５）
（３）硬化剤：芳香族１級アミン型硬化剤（日本化薬（株）社製 「カヤハードＡＡ」 ３，３’―ジエチル−４，４’―ジアミノジフェニルメタン アミン当量６３．５）
（４）シランカップリング剤：エポキシシランカップリング剤（信越化学工業化学（株）製 ＫＢＭ−４０３Ｅ: ３−グリシドキシプロピルトリメトキシシラン、分子量２３６．３）
（５）添加剤１：低応力剤（日本石油化学（株）製、Ｅ−１８００−６．５、数平均分子量１８００、エポキシ変性ポリブタジエンゴム）
（６）添加剤２：希釈剤（和光純薬工業(株) 社製試薬 ジエチレングリコ−ルモノエチルエ−テル（ＤＧＭＥ））
（７）充填材：球状合成シリカ（株式会社アドマテックス社製合成球状シリカ ＳＥ−６２００（平均粒径２．５μｍ）、ＳＯ−Ｅ３（平均粒径１）、ＳＯ−Ｅ２（平均粒径０．５ｕｍ）を各々４５：４０：１５の重量比率で配合したもの）
これらの原料を用いて、表１に示すような配合割合（重量部）でアンダーフィル樹脂ＵＦ１〜ＵＦ−９を作製した。そして、得られたアンダーフィル樹脂ＵＦ１〜ＵＦ−９のＴＭＡ法によるガラス転移温度（℃）、線膨張係数（ｐｐｍ／℃）を測定した。測定結果を表１に示す。
６．半導体パッケージの製造
さらに、上記のようにして得られた１−２−１型、２−２−２型、３−２−３型、４−２−４型の多層プリント配線板と、アンダーフィル樹脂ＵＦ１〜ＵＦ−９と、シリコンチップと、を用いて、表２〜表６に示す組合せによりフリップチップ実装による半導体パッケージを作製した。
そして、作製した半導体パッケージについて、ＳＡＴ観察および導電試験を行った。結果を表２〜表６に示す。なお、比較例５を除いて、いずれの半導体パッケージにおいても、コア材およびビルドアップ層の組成としては、表７に示したものを用いた。
＜評価結果のまとめ＞
図９は、１−２−１型のインターポーザを用いた薄型ＦＣ−ＢＧＡ型の半導体装置でのサーマルサイクル試験の結果を説明するためのグラフである。アンダーフィルの線膨張係数は２６ｐｐｍ／℃で固定した条件で実験を行った。なお、この図の横軸はコア材の厚み（ｍｍ）を示し、縦軸はアンダーフィルのＴＭＡ法によるガラス転移温度（℃）を示す。後述する図１０〜図１２についても同様である。
評価項目としては、（ｉ）シリコンチップ１０２のＬｏｗ−Ｋ膜保護、（ｉｉ）半田バンプ１００保護、（ｉｉｉ）シリコンチップ１０２反り（そり）小、（ｉｖ）シリコンチップ１０２の側面におけるアンダーフィル材１１２のフィレット剥離保護という４つの項目で評価した。この図の黒丸は、実験でいずれかの項目において不良が発生したことを示し、灰色丸はやや抵抗値が高いがクラックなどがないので合格であることを示し、白丸はいずれの項目も合格であることを示す。後述する図１０〜図１２についても同様である。
この図を見てわかるように、アンダーフィルのＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材の厚みをＴ（ｍｍ）とすると、７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たすことがわかる。また、それよりも狭い条件である２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式も当然に満たしている。さらに、１−２−１型のインターポーザのビルドアップ層は３層以下であるため、５０Ｔ＋７５≦Ｔｇ＜１２５Ｔ＋９５の式も満たしている。
図１０は、２−２−２型のインターポーザを用いた薄型ＦＣ−ＢＧＡ型の半導体装置でのサーマルサイクル試験の結果を説明するためのグラフである。アンダーフィルの線膨張係数は２６ｐｐｍ／℃で固定した条件で実験を行った。
この図を見てわかるように、アンダーフィルのＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材の厚みをＴ（ｍｍ）とすると、１−２−１型の場合と同様に７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たすことがわかる。また、それよりも狭い条件である２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式も当然に満たしている。さらに、２−２−２型のインターポーザのビルドアップ層は４層以上６層以下であるため、２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式も満たしている。
図１１は、３−２−３型のインターポーザを用いた薄型ＦＣ−ＢＧＡ型の半導体装置でのサーマルサイクル試験の結果を説明するためのグラフである。アンダーフィルの線膨張係数は２６ｐｐｍ／℃で固定した条件で実験を行った。
この図を見てわかるように、アンダーフィルのＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材の厚みをＴ（ｍｍ）とすると、１−２−１型、２−２−２型の場合と同様に７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たすことがわかる。また、それよりも狭い条件である２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式も当然に満たしている。さらに、２−２−２型のインターポーザのビルドアップ層は４層以上６層以下であるため、２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式も満たしている。
図１２は、４−２−４型のインターポーザを用いた薄型ＦＣ−ＢＧＡ型の半導体装置でのサーマルサイクル試験の結果を説明するためのグラフである。アンダーフィルの線膨張係数は２６ｐｐｍ／℃で固定した条件で実験を行った。
この図を見てわかるように、アンダーフィルのＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、コア材の厚みをＴ（ｍｍ）とすると、１−２−１型、２−２−２型、３−２−３型の場合と同様に７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たすことがわかる。また、それよりも狭い条件である２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式も当然に満たしている。さらに、２−２−２型のインターポーザのビルドアップ層は７層以上であるため、７５≦Ｔｇ≦７５Ｔ＋９５の式も満たしている。
以上の実験結果より、シミュレーションの結果の最適領域に含まれる実験条件のサンプルが、（ｉ）シリコンチップ１０２のＬｏｗ−Ｋ膜保護、（ｉｉ）半田バンプ１００保護、（ｉｉｉ）シリコンチップ１０２反り小、（ｉｖ）シリコンチップ１０２の側面におけるアンダーフィル材１１２のフィレット剥離保護という４つの要請を実際に満たすことを確認し、シミュレーションの結果が信頼性のおけるものであることが明らかとなった。
また、１−２−１型、２−２−２型、３−２−３型、４−２−４型のいずれの場合においても同様に７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たすことがわかった。また、いずれの場合にも、それよりも狭い条件である２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式も当然に満たすこともわかった。すなわち、これらの条件式は、インターポーザの層構造にかかわらずに成立する条件式であることが明らかとなった。
さらに、インターポーザのビルドアップ層が３層以下の場合には、７５≦Ｔｇ＜１１２．５Ｔ＋９５の式よりも一部広い範囲をカバーする、５０Ｔ＋７５≦Ｔｇ＜１２５Ｔ＋９５の式が成立することが明らかとなった。しかし、この場合でも、インターポーザのビルドアップ層が３層以下の場合に、７５≦Ｔｇ＜１１２．５Ｔ＋９５の式の成立性が否定されたり、矛盾したりしているわけではない。
以上、本発明を実施例に基づいて説明した。この実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
以上のように、本発明にかかる半導体装置は、温度変化にともなう半導体装置の損傷を抑制することができ、携帯電話やデジタルビデオカメラ、デジタルスチルカメラなどの小型・軽量・高性能化を実現する高密度実装の信頼性を向上する上で有用である。

Claims (9)

  1. コア材の両面にビルドアップ層を積層して多層回路基板を作製する工程と、
    前記回路基板に金属バンプを介して半導体素子を接続する工程と、
    前記半導体素子および前記回路基板の間に封止樹脂組成物を充填する工程と、を含む半導体装置の製造方法であって、
    前記コア材の厚みは５００μｍ以下であり、
    前記コア材の室温からガラス転移温度までの面内方向の線膨張係数は１５ｐｐｍ／℃以下であり、
    前記コア材の室温からガラス転移温度までの厚み方向の線膨張係数は１８ｐｐｍ／℃以下であり、
    前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下であり、
    前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記コア材の厚みは２００μｍ以下であることを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記ビルドアップ層の室温からガラス転移温度までの面内方向の線膨張係数は３５ｐｐｍ／℃以下であることを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法において、
    前記回路基板の備えるビルドアップ層は７層以上であり、
    前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、７５≦Ｔｇ≦７５Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    前記回路基板の備えるビルドアップ層は４層以上６層以下であり、
    前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、２５Ｔ＋７５≦Ｔｇ≦１００Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法。
  7. コア材の両面にビルドアップ層を積層して多層回路基板を作製する工程と、
    前記回路基板に金属バンプを介して半導体素子を接続する工程と、
    前記半導体素子および前記回路基板の間に封止樹脂組成物を充填する工程と、を含む半導体装置の製造方法であって、
    前記回路基板の備えるビルドアップ層は３層以下であり、
    前記コア材の厚みは５００μｍ以下であり、
    前記コア材の室温からガラス転移温度までの面内方向の線膨張係数は１５ｐｐｍ／℃以下であり、
    前記コア材の室温からガラス転移温度までの厚み方向の線膨張係数は１８ｐｐｍ／℃以下であり、
    前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下であり、
    前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、５０Ｔ＋７５≦Ｔｇ＜１２５Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法。
  8. コア材の両面にビルドアップ層を積層して多層回路基板を作製する工程と、
    前記回路基板に金属バンプを介して半導体素子を接続する工程と、
    前記半導体素子および前記回路基板の間に封止樹脂組成物を充填する工程と、を含む半導体装置の製造方法であって、
    前記コア材の厚みは５００μｍ以下であり、
    前記コア材はシアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材に含浸させて硬化させてなり、
    前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下であり、
    前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、７５≦Ｔｇ＜１１２．５Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法。
  9. コア材の両面にビルドアップ層を積層して多層回路基板を作製する工程と、
    前記回路基板に金属バンプを介して半導体素子を接続する工程と、
    前記半導体素子および前記回路基板の間に封止樹脂組成物を充填する工程と、を含む半導体装置の製造方法であって、
    前記回路基板の備えるビルドアップ層は３層以下であり、
    前記コア材の厚みは５００μｍ以下であり、
    前記コア材はシアネート樹脂とフェノール樹脂とエポキシ樹脂と無機充填材とを含む樹脂組成物を繊維基材に含浸させて硬化させてなり、
    前記封止樹脂組成物の室温からガラス転移温度までの線膨張係数は１５ｐｐｍ／℃以上３０ｐｐｍ／℃以下であり、
    前記封止樹脂組成物のＴＭＡ法によるガラス転移温度Ｔｇ（℃）は、前記コア材の厚みをＴ（ｍｍ）とすると、５０Ｔ＋７５≦Ｔｇ＜１２５Ｔ＋９５の式を満たすことを特徴とする半導体装置の製造方法。
JP2009163904A 2006-09-13 2009-07-10 半導体装置の製造方法 Pending JP2010004050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009163904A JP2010004050A (ja) 2006-09-13 2009-07-10 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006248473 2006-09-13
JP2009163904A JP2010004050A (ja) 2006-09-13 2009-07-10 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008534303A Division JP4802246B2 (ja) 2006-09-13 2007-09-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2010004050A true JP2010004050A (ja) 2010-01-07
JP2010004050A5 JP2010004050A5 (ja) 2010-10-14

Family

ID=39183681

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008534303A Expired - Fee Related JP4802246B2 (ja) 2006-09-13 2007-09-05 半導体装置
JP2009163904A Pending JP2010004050A (ja) 2006-09-13 2009-07-10 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008534303A Expired - Fee Related JP4802246B2 (ja) 2006-09-13 2007-09-05 半導体装置

Country Status (9)

Country Link
US (1) US8008767B2 (ja)
EP (1) EP1956648A4 (ja)
JP (2) JP4802246B2 (ja)
KR (2) KR20080091086A (ja)
CN (1) CN101356643B (ja)
CA (1) CA2630824C (ja)
SG (1) SG160403A1 (ja)
TW (1) TW200830486A (ja)
WO (1) WO2008032620A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013216086A (ja) * 2012-03-14 2013-10-24 Sumitomo Bakelite Co Ltd 金属張積層板、プリント配線基板、半導体パッケージ、および半導体装置
JP2021028133A (ja) * 2019-08-09 2021-02-25 キヤノン株式会社 インクジェット記録ヘッドおよびインクジェット記録装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
WO2009150985A1 (ja) * 2008-06-12 2009-12-17 住友ベークライト株式会社 半導体素子搭載基板
US8399773B2 (en) * 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
SG176825A1 (en) * 2009-06-22 2012-01-30 Sumitomo Bakelite Co Resin composition for encapsulating semiconductor and semiconductor device
CN101735562B (zh) * 2009-12-11 2012-09-26 广东生益科技股份有限公司 环氧树脂组合物及其制备方法及采用其制作的层压材料及覆铜箔层压板
JP2011222946A (ja) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP5593897B2 (ja) * 2010-07-12 2014-09-24 住友ベークライト株式会社 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP2012049423A (ja) * 2010-08-30 2012-03-08 Sumitomo Bakelite Co Ltd 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
KR101728203B1 (ko) 2010-09-30 2017-04-18 히타치가세이가부시끼가이샤 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치
CN103189464B (zh) * 2010-10-22 2015-11-25 日立化成株式会社 粘接剂组合物、半导体装置的制造方法以及半导体装置
US20120156474A1 (en) * 2010-12-20 2012-06-21 E. I. Du Pont De Nemours And Company Article having curable coating comprising imidazolium monocarboxylate salt
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
US9218875B2 (en) 2013-03-14 2015-12-22 Globalfoundries Singapore Pte. Ltd. Resistive non-volatile memory
US9196356B2 (en) * 2013-03-14 2015-11-24 Globalfoundries Singapore Pte. Ltd. Stackable non-volatile memory
KR102130547B1 (ko) * 2013-03-27 2020-07-07 삼성디스플레이 주식회사 가요성 기판 및 이를 포함하는 가요성 표시 장치
US9155191B2 (en) 2013-05-31 2015-10-06 Qualcomm Incorporated Substrate comprising inorganic material that lowers the coefficient of thermal expansion (CTE) and reduces warpage
KR102116962B1 (ko) 2013-06-25 2020-05-29 삼성전자주식회사 반도체 패키지
US9778510B2 (en) * 2013-10-08 2017-10-03 Samsung Electronics Co., Ltd. Nanocrystal polymer composites and production methods thereof
MX2016011858A (es) * 2014-03-28 2016-12-02 Huntsman Advanced Mat Licensing (Switzerland) Gmbh Un procedimiento para la preparacion de un articulo de material compuesto con fibra reforzada, los articulos compuestos obtenidos y el uso de los mismos.
JP6212011B2 (ja) * 2014-09-17 2017-10-11 東芝メモリ株式会社 半導体製造装置
TWI526129B (zh) 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
JP6793517B2 (ja) * 2016-10-17 2020-12-02 株式会社ダイセル シート状プリプレグ
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
US20180130768A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
JP6991014B2 (ja) * 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置
KR102397902B1 (ko) 2018-01-29 2022-05-13 삼성전자주식회사 반도체 패키지
JP7135364B2 (ja) * 2018-03-23 2022-09-13 三菱マテリアル株式会社 絶縁回路基板、及び、絶縁回路基板の製造方法
WO2020170847A1 (ja) * 2019-02-21 2020-08-27 パナソニックＩｐマネジメント株式会社 半導体封止材料及び半導体装置
EP4007458B1 (en) * 2019-07-31 2023-08-09 Fuji Corporation Method for manufacturing circuit wiring by three-dimensional additive manufacturing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134679A (ja) * 2002-10-11 2004-04-30 Dainippon Printing Co Ltd コア基板とその製造方法、および多層配線基板
JP2004277671A (ja) * 2003-03-19 2004-10-07 Sumitomo Bakelite Co Ltd プリプレグおよびそれを用いたプリント配線板
JP2005162787A (ja) * 2003-11-28 2005-06-23 Sumitomo Bakelite Co Ltd 樹脂組成物およびそれを用いた基板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
JP3238340B2 (ja) 1996-12-04 2001-12-10 住友ベークライト株式会社 液状エポキシ樹脂封止材料
JPH11116659A (ja) 1997-10-20 1999-04-27 Sumitomo Bakelite Co Ltd デバイス封止用紫外線硬化型液状樹脂組成物
JPH11233571A (ja) 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
US6225704B1 (en) 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
JP2001313314A (ja) 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2002050718A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 半導体装置
US7192997B2 (en) 2001-02-07 2007-03-20 International Business Machines Corporation Encapsulant composition and electronic package utilizing same
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JPWO2003021664A1 (ja) 2001-08-31 2005-07-07 株式会社日立製作所 半導体装置、構造体及び電子装置
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
JP2005527113A (ja) * 2002-05-23 2005-09-08 スリーエム イノベイティブ プロパティズ カンパニー ナノ粒子充填アンダーフィル
JP2004035668A (ja) 2002-07-02 2004-02-05 Sanyo Chem Ind Ltd 注型用エポキシ樹脂組成物
JP2005097524A (ja) 2003-09-05 2005-04-14 Sumitomo Bakelite Co Ltd 樹脂組成物、プリプレグおよび積層板
US7285321B2 (en) * 2003-11-12 2007-10-23 E.I. Du Pont De Nemours And Company Multilayer substrates having at least two dissimilar polyimide layers, useful for electronics-type applications, and compositions relating thereto
US7148577B2 (en) * 2003-12-31 2006-12-12 Intel Corporation Materials for electronic devices
JP2005236067A (ja) 2004-02-20 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
JP2005236220A (ja) 2004-02-23 2005-09-02 Dainippon Printing Co Ltd 配線基板と配線基板の製造方法、および半導パッケージ
JP2005254680A (ja) 2004-03-12 2005-09-22 Sumitomo Bakelite Co Ltd 積層板の連続製造方法および装置
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
CN100531528C (zh) * 2004-05-27 2009-08-19 揖斐电株式会社 多层印刷配线板
JP4449608B2 (ja) 2004-07-09 2010-04-14 凸版印刷株式会社 半導体装置
JP2006080356A (ja) 2004-09-10 2006-03-23 Toshiba Corp 半導体装置及びその製造方法
US7335608B2 (en) * 2004-09-22 2008-02-26 Intel Corporation Materials, structures and methods for microelectronic packaging
US7459782B1 (en) * 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package
US20070298260A1 (en) * 2006-06-22 2007-12-27 Kuppusamy Kanakarajan Multi-layer laminate substrates useful in electronic type applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134679A (ja) * 2002-10-11 2004-04-30 Dainippon Printing Co Ltd コア基板とその製造方法、および多層配線基板
JP2004277671A (ja) * 2003-03-19 2004-10-07 Sumitomo Bakelite Co Ltd プリプレグおよびそれを用いたプリント配線板
JP2005162787A (ja) * 2003-11-28 2005-06-23 Sumitomo Bakelite Co Ltd 樹脂組成物およびそれを用いた基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013216086A (ja) * 2012-03-14 2013-10-24 Sumitomo Bakelite Co Ltd 金属張積層板、プリント配線基板、半導体パッケージ、および半導体装置
JP2021028133A (ja) * 2019-08-09 2021-02-25 キヤノン株式会社 インクジェット記録ヘッドおよびインクジェット記録装置
US11345149B2 (en) 2019-08-09 2022-05-31 Canon Kabushiki Kaisha Ink jet recording head and ink jet recording apparatus
JP7346150B2 (ja) 2019-08-09 2023-09-19 キヤノン株式会社 インクジェット記録ヘッドおよびインクジェット記録装置

Also Published As

Publication number Publication date
JPWO2008032620A1 (ja) 2010-01-21
KR20110000761A (ko) 2011-01-05
JP4802246B2 (ja) 2011-10-26
CA2630824A1 (en) 2008-03-20
SG160403A1 (en) 2010-04-29
KR20080091086A (ko) 2008-10-09
CN101356643A (zh) 2009-01-28
EP1956648A1 (en) 2008-08-13
TWI374523B (ja) 2012-10-11
KR101195408B1 (ko) 2012-10-29
EP1956648A4 (en) 2011-09-21
WO2008032620A1 (fr) 2008-03-20
US8008767B2 (en) 2011-08-30
CN101356643B (zh) 2012-04-25
CA2630824C (en) 2013-01-08
TW200830486A (en) 2008-07-16
US20090267212A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
JP4802246B2 (ja) 半導体装置
JP5660272B2 (ja) フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板
JP5608977B2 (ja) 半導体パッケージ、コア層材料、ビルドアップ層材料および封止樹脂組成物
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP6217165B2 (ja) プライマー層付きプリプレグ、プライマー層付き金属箔、金属張積層板、プリント配線基板、半導体パッケージおよび半導体装置
JP4888147B2 (ja) 樹脂組成物、フィルム付きまたは金属箔付き絶縁樹脂シート、多層プリント配線板、多層プリント配線板の製造方法および半導体装置
JPWO2008018557A1 (ja) 半導体パッケージ及びその製造方法、並びに封止樹脂
JP5533657B2 (ja) 積層板、回路板および半導体装置
WO2012157665A1 (ja) 半導体モジュール部品及び液状封止用樹脂組成物
JP5256681B2 (ja) 半導体装置、半導体装置用プリント配線板及び銅張積層板
WO2013001801A1 (ja) 基板、金属膜、基板の製造方法および金属膜の製造方法
JP2010080609A (ja) 半導体装置
JP2008251891A (ja) 回路基板及びその半導体装置
JP2009094216A (ja) 半導体装置の製造方法および半導体装置用プリント配線板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204