KR101728203B1 - 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR101728203B1
KR101728203B1 KR1020137029828A KR20137029828A KR101728203B1 KR 101728203 B1 KR101728203 B1 KR 101728203B1 KR 1020137029828 A KR1020137029828 A KR 1020137029828A KR 20137029828 A KR20137029828 A KR 20137029828A KR 101728203 B1 KR101728203 B1 KR 101728203B1
Authority
KR
South Korea
Prior art keywords
resin
adhesive composition
semiconductor device
semiconductor
filler
Prior art date
Application number
KR1020137029828A
Other languages
English (en)
Other versions
KR20130143667A (ko
Inventor
가즈타카 혼다
아키라 나가이
데츠야 에노모토
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20130143667A publication Critical patent/KR20130143667A/ko
Application granted granted Critical
Publication of KR101728203B1 publication Critical patent/KR101728203B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K9/00—Use of pretreated ingredients
    • C08K9/04—Ingredients treated with organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)

Abstract

본 발명은, 반도체칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치 또는 복수의 반도체칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에서 접속부를 밀봉하는 접착제 조성물로서, 에폭시 수지와, 경화제와, 아크릴계 표면 처리 충전재를 함유하는 접착제 조성물에 관한 것이다.

Description

접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치 {ADHESIVE COMPOSITION, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE}
본 발명은, 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치에 관한 것이다.
최근, 반도체칩을 기판에 실장하여 접속하기 위해서는, 금 와이어 등의 금속세선을 이용하는 와이어 본딩 방식이 널리 이용되고 있다. 한편, 반도체 장치에 대한 소형화, 박형화, 고기능, 고집적화, 고속화 등의 요구에 대응하기 위해, 반도체칩 및 기판간에 범프라 불리는 도전성 돌기를 형성하여, 반도체칩과 기판과 접속하는 플립 칩 접속 방식(FC 접속 방식)이 확대되고 있다.
예를 들면, 반도체칩 및 기판간의 접속에 대하여 BGA(Ball Grid Array), CSP(Chip Size Package) 등에 활발히 이용되고 있는 COB(Chip On Board)형의 접속 방식도 FC 접속 방식에 해당한다. 또한, FC 접속 방식은, 반도체칩 상에 접속부(범프나 배선)를 형성하여, 반도체칩간을 접속하는 COC(Chip On Chip)형의 접속 방식에도 널리 이용되고 있다(예를 들면, 특허문헌 1 참조).
그러나, 한층 더 소형화, 박형화, 고기능화의 요구에 대응하기 위해, 상술한 접속 방식을 적층ㆍ다단화한 칩 스택형 패키지나 POP(Package On Package), TSV(Through-Silicon Via) 등도 널리 보급되기 시작하고 있다. 이러한 적층ㆍ다단화 기술은, 반도체칩 등을 삼차원적으로 배치하기 때문에, 이차원적으로 배치하는 방법에 비해 패키지를 작게 할 수 있다. 특히, TSV 기술은, 반도체의 성능 향상, 노이즈 감소, 실장 면적의 삭감, 전력 절약화에도 유효하며, 차세대 반도체 배선 기술로서 주목받고 있다.
그런데, 상기 접속부(범프나 배선)에 이용되는 주된 금속으로서는, 땜납, 주석, 금, 은, 구리, 니켈 등이 있으며, 이들 복수종을 포함한 도전 재료도 이용되고 있다. 접속부에 이용되는 금속은, 표면이 산화되어 산화막이 생성되거나, 표면에 산화물 등의 불순물이 부착됨으로써, 접속부의 접속면에 불순물이 발생하는 경우가 있다. 이러한 불순물이 잔존하면, 반도체칩 및 기판간이나 2개의 반도체칩간에서의 접속성ㆍ절연 신뢰성이 저하되어, 상술한 접속 방식을 채용하는 메리트가 손상될 염려가 있다.
이들 불순물의 발생을 억제함과 함께 접속성을 향상시키는 방법으로서는, 접속 전에 기판이나 반도체칩의 표면에 전처리를 실시하는 방법을 들 수 있으며, OSP(Organic Solderbility Preservatives) 처리에 이용되는 프리플럭스나 방청 처리제를 실시하는 방법을 들 수 있다. 그러나, 전처리 후에 프리플럭스나 방청 처리제가 잔존하여 열화됨으로써, 접속성이 저하되는 경우도 있다.
한편, 반도체칩 및 기판간 등의 접속부를 반도체 밀봉 재료(반도체 밀봉용 접착제)로 밀봉하는 방법에 따르면, 반도체칩 및 기판이나 반도체칩끼리의 접속과 동시에 접속부를 밀봉하는 것이 가능해진다. 그 때문에, 접속부에 이용되는 금속의 산화나, 접속부로의 불순물의 부착을 억제하여, 접속부를 외부 환경으로부터 보호할 수 있다. 따라서, 효과적으로 접속성ㆍ절연 신뢰성, 작업성, 생산성을 향상시킬 수 있다.
또한, 플립 칩 접속 방식으로 제조된 반도체 장치에서는, 반도체칩과 기판과의 열팽창 계수차나 반도체칩끼리의 열팽창 계수차에서 유래하는 열 응력이 접속부에 집중되어 접속 불량을 일으키지 않도록 하기 위해, 반도체칩 및 기판간 등의 공극을 반도체 밀봉 재료로 밀봉할 필요가 있다. 특히, 반도체칩과 기판에서는 열팽창 계수가 상이한 성분이 이용되는 경우가 많고, 반도체 밀봉 재료에 의해 밀봉하여 내열충격성을 향상시키는 것이 요구된다.
상술한 반도체 밀봉 재료에 의한 밀봉 방식에는 크게 나누어, 모세관-유동(Capillary-Flow) 방식과 예비-적용(Pre-applied) 방식을 들 수 있다(예를 들면, 특허문헌 2 내지 6 참조). 모세관-유동 방식이란, 반도체칩 및 기판의 접속 후에 반도체칩 및 기판간의 공극에 액상의 반도체 밀봉 재료를 모세관 현상에 의해 주입하는 방식이다. 예비-적용 방식이란, 반도체칩 및 기판의 접속 전에 반도체칩 또는 기판에 페이스트상이나 필름상의 반도체 밀봉 재료를 공급한 후, 반도체칩과 기판을 접속하는 방식이다. 이들 밀봉 방식에 대하여, 최근 반도체 장치의 소형화의 진전에 따라 반도체칩 및 기판간 등의 공극이 좁아지고 있으며, 모세관-유동 방식에서는 주입에 장시간 필요하여 생산성이 저하되는 경우나, 주입할 수 없는 경우, 또한 주입할 수 있더라도 미충전 부분이 존재하여 공극의 원인이 되는 경우가 있다. 그 때문에, 작업성ㆍ생산성ㆍ신뢰성의 관점에서 예비-적용 방식이 고기능ㆍ고집적ㆍ고속화 가능한 패키지의 제작 방법으로서 주류를 이루고 있다.
일본 특허 공개 제2008-294382호 공보 일본 특허 공개 제2001-223227호 공보 일본 특허 공개 제2002-283098호 공보 일본 특허 공개 제2005-272547호 공보 일본 특허 공개 제2006-169407호 공보 일본 특허 공개 제2006-188573호 공보
상술한 예비-적용 방식에서는, 가열 가압에 의한 접속과 동시에 반도체칩 및 기판간의 공극이 반도체 밀봉 재료에 의해 밀봉되기 때문에, 반도체 밀봉 재료의 함유 성분은 접속 조건을 고려하여 선택할 필요가 있다. 일반적으로 접속부끼리의 접속에는, 접속성ㆍ절연 신뢰성을 충분히 확보하는 관점에서 금속 접합이 이용되고 있다. 금속 접합은 고온(예를 들면 200℃ 이상)을 이용한 접속 방식이기 때문에, 반도체 밀봉 재료 중에 잔존하는 휘발 성분이나, 반도체 밀봉 재료의 함유 성분의 분해에 의해 새롭게 발생하는 휘발 성분에 기인하여 반도체 밀봉 재료가 발포되는 경우가 있다. 이에 따라, 공극이라 불리는 기포가 발생하여, 반도체 밀봉 재료가 반도체칩이나 기판으로부터 박리된다. 또한, 가열 가압시ㆍ압력 개방시에 상기 공극이나 반도체칩 등의 스프링백이 발생하면, 접속부끼리를 접속하는 접속 범프의 찢어짐에 의한 접속부의 파괴 등의 접속 불량이 발생한다. 이들에 기인하여, 종래의 반도체 밀봉 재료에서는 접속성ㆍ절연 신뢰성이 저하되는 것이 염려된다.
또한, 반도체 밀봉 재료가 충분히 플럭스 활성(금속 표면의 산화막이나 불순물의 제거 효과)을 갖고 있지 않은 경우, 금속 표면의 산화막이나 불순물을 제거할 수 없으며, 양호한 금속-금속 접합이 형성되지 않고, 도통을 확보할 수 없는 경우가 있다. 또한, 반도체 밀봉 재료의 절연 신뢰성이 낮으면, 접속부의 협피치화에 대응하는 것이 곤란하고, 절연 불량이 발생한다. 이들에도 기인하여, 종래의 반도체 밀봉 재료에서는 접속성ㆍ절연 신뢰성이 저하되는 것이 염려된다.
반도체 밀봉 재료를 이용하여 제조되는 반도체 장치는, 신뢰성, 보다 구체적으로는 내열성, 내습성 및 내리플로우성의 면에서 충분한 레벨을 달성하는 것이 요구된다. 내리플로우성을 확보하기 위해서는, 260℃ 전후의 리플로우 온도에서 다이 본드층(접착제층)의 박리 또는 파괴를 억제할 수 있는 높은 접착 강도를 유지하는 것이 요구된다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 내리플로우성 및 접속 신뢰성 및 절연 신뢰성이 우수한 반도체 장치의 제작을 가능하게 하는 접착제 조성물, 이 접착제 조성물을 이용한 반도체 장치의 제조 방법 및 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명은, 반도체칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치 또는 복수의 반도체칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에서 접속부를 밀봉하는 접착제 조성물로서, 에폭시 수지와, 경화제와, 하기 화학식 (1)로 표시되는 기를 갖는 화합물로 표면 처리된 아크릴계 표면 처리 충전재를 함유하는 접착제 조성물을 제공한다.
Figure 112013102305740-pat00001
(화학식 (1) 중, R1은 수소 원자 또는 탄소수 1 또는 2의 알킬기를 나타내고, R2는 탄소수 1 내지 30의 알킬렌기를 나타냄)
또한, 본 발명은, 반도체칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치 또는 복수의 반도체칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에서 접속부를 밀봉하는 접착제 조성물로서, 에폭시 수지와, 경화제와, 하기 화학식 (1)로 표시되는 기를 갖는 충전재를 함유하는 접착제 조성물을 제공한다.
Figure 112013102305740-pat00002
(화학식 (1) 중, R1은 수소 원자 또는 탄소수 1 또는 2의 알킬기를 나타내고, R2는 탄소수 1 내지 30의 알킬렌기를 나타냄)
상기 본 발명의 접착제 조성물은, 에폭시 수지 및 경화제를 함유한 후, 아크릴계 표면 처리 충전재 또는 상기 화학식 (1)로 표시되는 기를 갖는 충전재를 더 함유함으로써, 고온(예를 들면, 200℃ 이상)에서 금속 접합하는 플립 칩 접속 방식에서 반도체 밀봉용 접착제로서 적용한 경우에도 높은 내리플로우성, 접속 신뢰성 및 절연 신뢰성을 실현할 수 있다.
접착제 조성물의 내리플로우성을 향상시키기 위해서는, 고온에서의 흡습 후의 접착력을 향상시키는 것이 필요하다. 그러나, 종래부터 이용되고 있는 충전재는, 흡습률 및 열팽창률을 작게 하는 것이 가능하고, 접속성ㆍ절연 신뢰성을 향상시키기 위해서는 효과적이지만, 충전재 자체의 접착성은 통상 부족한 것이다.
여기서, 실란 커플링제를 표면 처리하지 않은 충전재와 함께 수지 중에 함유시키면, 충전재의 표면이 실란 커플링 처리되어 실란 커플링제의 치환기에 의해 다양한 표면 상태의 충전재를 합성할 수 있다는 것이 알려져 있다. 그러나, 실란 커플링제의 휘발성은 높고, 고온 접속을 필요로 하는 금속 접합 등의 고온에서의 공정을 갖는 반도체 장치의 제조 공정에서는 공극이 발생하는 원인이 된다. 마찬가지로, 종래부터 이용되고 있는 충전재를 표면 처리하는 경우, 메탄올 등의 휘발성이 높은 유기물이 발생하는 경우가 있어, 공극이 발생하는 원인이 된다.
일반적으로, 반도체 기판 상에는 납땜 레지스트라 불리는 절연막이 형성되어 있으며, 납땜 레지스트는 아크릴계 재료를 포함하고 있는 경우가 많다. 따라서, 본 발명자들은, 상기 아크릴계 표면 처리 충전재 또는 상기 화학식 (1)로 표시되는 기를 갖는 충전재를 함유시킴으로써, 접착제 조성물의 고온에서의 탄성률과 흡습 후의 접착력을 향상시키고, 내리플로우성을 실현할 수 있다는 것을 발견하였다. 본 발명의 접착제 조성물에서는, 미리 표면 처리된 아크릴계 표면 처리 충전재 또는 상기 화학식 1로 표시되는 기를 갖는 충전재를 이용함으로써, 휘발성이 높은 물질의 발생을 억제할 수 있음과 함께, 아크릴계 화합물은 납땜 레지스트와의 접착성이 우수하기 때문에 기판과의 접속성을 향상시킬 수 있는 것으로 본 발명자들은 추측하고 있다. 또한, 아크릴계 표면 처리 충전재 또는 상기 화학식 (1)로 표시되는 기를 갖는 충전재는 접속부의 절연 신뢰성을 저하시키기 어렵고, 접착제 조성물의 경화물의 열팽창률 및 탄성률을 저하시키기 어렵기 때문에, 접속 신뢰성을 향상시킬 수 있는 것으로 본 발명자들은 추측하고 있다.
아크릴계 표면 처리 충전재 또는 상기 화학식 1로 표시되는 기를 갖는 충전재는 수지 성분으로의 분산성이 우수하고, 본 발명의 접착제 조성물을 이용하여 제작한 반도체 장치에서의 패키지(기판-칩, 칩-칩 등) 말단부의 강도를 향상시킬 수 있다.
상술한 접착력 향상은 납땜 레지스트 상으로 제한되는 것은 아니며, 반도체칩간(SiO, SiN 등)에서도 발현한다.
상기 화학식 (1)로 표시되는 기를 갖는 화합물은, 하기 화학식 (2)로 표시되는 화합물인 것이 바람직하다.
Figure 112013102305740-pat00003
(화학식 (2) 중, R1은 수소 원자 또는 탄소수 1 또는 2의 알킬기를 나타내고, R2는 탄소수 1 내지 30의 알킬렌기를 나타내고, R3은 탄소수 1 내지 30의 알킬기를 나타냄)
본 발명의 접착제 조성물은, 상기 화학식 (2)로 표시되는 화합물로 표면 처리된 충전재를 함유함으로써, 내리플로우성, 접속 신뢰성 및 절연 신뢰성을 더욱 향상시킬 수 있다.
본 발명의 접착제 조성물에는, 접착제 조성물의 내열성 및 필름 형성성을 향상시키는 관점에서, 중량 평균 분자량이 10000 이상인 고분자 성분을 더 함유할 수 있다.
접착제 조성물의 첩부성이나 필름 형성성을 더욱 향상시키는 관점에서 상기고분자 성분의 중량 평균 분자량은 30000 이상이고, 유리 전이 온도는 100℃ 이하인 것이 바람직하다.
본 발명의 접착제 조성물은, 플럭스 활성제를 더 함유함으로써 플럭스 활성을 높이고, 접속부의 금속 표면의 산화막이나 불순물을 제거하여, 양호한 금속-금속 접합을 형성할 수 있다.
예비-적용 방식으로 반도체칩과 배선 회로 기판의 공극 또는 복수의 반도체칩간의 공극을 밀봉하는 경우의 작업성을 향상시킬 수 있기 때문에, 본 발명의 접착제 조성물은 형상이 필름상인 것이 바람직하다.
또한, 본 발명은, 반도체칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치 또는 복수의 반도체칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서, 접속부를 상기한 접착제 조성물을 이용하여 밀봉하는 공정을 구비하는 반도체 장치의 제조 방법을 제공한다.
본 발명의 반도체 장치의 제조 방법에 따르면, 상기 접착제 조성물을 이용함으로써, 반도체 장치의 내리플로우성, 접속 신뢰성 및 절연 신뢰성을 향상시킬 수 있다.
상기 접속부가 주성분으로서 금, 은, 구리, 니켈, 주석 및 납으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 함유하면, 접속부의 전기 전도성, 열전도성, 접속 신뢰성을 더욱 향상시킬 수 있다.
또한, 본 발명은, 상기 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치를 제공한다.
본 발명의 반도체 장치는 상기 반도체 장치의 제조 방법을 이용하여 제작되기 때문에, 내리플로우성, 접속 신뢰성 및 절연 신뢰성이 충분히 우수해진다.
본 발명에 따르면, 내리플로우성, 접속 신뢰성 및 절연 신뢰성이 우수한 접착제 조성물, 이 접착제 조성물을 이용한 반도체 장치의 제조 방법 및 반도체 장치를 제공할 수 있다.
[도 1] 본 발명의 반도체 장치의 한 실시 형태를 나타내는 모식 단면도이다.
[도 2] 본 발명의 반도체 장치의 다른 한 실시 형태를 나타내는 모식 단면도이다.
[도 3] 본 발명의 반도체 장치의 다른 한 실시 형태를 나타내는 모식 단면도이다.
[도 4] 본 발명의 반도체 장치의 제조 방법의 한 실시 형태를 모식적으로 나타내는 공정 단면도이다.
[도 5] 절연 신뢰성 시험용 샘플의 외관을 나타내는 모식도이다.
이하, 경우에 따라 도면을 참조하면서 본 발명의 바람직한 실시 형태에 대하여 상세히 설명한다. 또한, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙여 중복된 설명은 생략한다. 또한, 상하 좌우 등의 위치 관계는 특별히 언급하지 않는 한, 도면에 나타내는 위치 관계에 기초하는 것으로 한다. 또한, 도면의 치수 비율은 도시한 비율로 한정되는 것은 아니다.
<접착제 조성물>
본 실시 형태의 접착제 조성물(반도체 밀봉용 접착제)은, 반도체칩 및 배선 회로 기판(이하, 경우에 따라 간단히 「기판」이라 함)의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치 또는 복수의 반도체칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에서 접속부를 밀봉하는 접착제 조성물로서, 에폭시 수지(이하, 경우에 따라 「(a) 성분」이라 함)와, 경화제(이하, 경우에 따라 「(b) 성분」이라 함)와, 아크릴계 표면 처리 충전재 또는 상기 화학식 (1)로 표시되는 기를 갖는 충전재(이하, 경우에 따라 「(c) 성분」이라 함)를 함유한다. 또한, 접착제 조성물은, 필요에 따라 중량 평균 분자량 10000 이상의 고분자 성분(이하, 경우에 따라 「(d) 성분」이라 함) 또는 플럭스 활성제(이하, 경우에 따라 「(e) 성분」이라 함)를 함유한다. 이하, 본 실시 형태의 접착제 조성물을 구성하는 각 성분에 대하여 설명한다.
(a) 성분: 에폭시 수지
에폭시 수지로서는, 분자 내에 2개 이상의 에폭시기를 갖는 것이면 특별히 제한 없이 이용할 수 있다. (a) 성분으로서, 구체적으로는 비스페놀 A형, 비스페놀 F형, 나프탈렌형, 페놀노볼락형, 크레졸노볼락형, 페놀아르알킬형, 비페닐형, 트리페닐메탄형, 디시클로펜타디엔형 및 각종 다관능 에폭시 수지를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
(a) 성분은, 고온에서의 접속시에 분해되어 휘발 성분이 발생하는 것을 억제하는 관점에서, 접속시의 온도가 250℃인 경우에는 250℃에서의 열 중량 감소량률이 5％ 이하인 에폭시 수지를 이용하는 것이 바람직하고, 300℃인 경우에는 300℃에서의 열 중량 감소량률이 5％ 이하인 에폭시 수지를 이용하는 것이 바람직하다.
(b) 성분: 경화제
(b) 성분으로서는, 예를 들면 페놀 수지계 경화제, 산 무수물계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제를 들 수 있다. (b) 성분이 페놀성 수산기, 산 무수물, 아민류 또는 이미다졸류를 포함하면, 접속부에 산화막이 발생하는 것을 억제하는 플럭스 활성을 나타내고, 접속 신뢰성ㆍ절연 신뢰성을 향상시킬 수 있다. 이하, 각 경화제에 대하여 설명한다.
(i) 페놀 수지계 경화제
페놀 수지계 경화제로서는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 것이면 특별히 제한은 없으며, 예를 들면 페놀노볼락, 크레졸노볼락, 페놀아르알킬 수지, 크레졸나프톨포름알데히드 중축합물, 트리페닐메탄형 다관능 페놀 및 각종 다관능 페놀 수지를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
상기 (a) 성분에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서 0.3 내지 1.5가 바람직하고, 0.4 내지 1.0이 보다 바람직하고, 0.5 내지 1.0이 더욱 바람직하다. 당량비가 0.3 이상이면 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면 미반응 페놀성 수산기가 과잉으로 잔존하지 않아, 흡수율이 낮게 억제되고, 절연 신뢰성이 향상되는 경향이 있다.
(ii) 산 무수물계 경화제
산 무수물계 경화제로서는, 예를 들면 메틸시클로헥산테트라카르복실산 이무수물, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르복실산 이무수물 및 에틸렌글리콜비스안히드로트리멜리테이트를 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
상기 (a) 성분에 대한 산 무수물계 경화제의 당량비(산 무수물기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서 0.3 내지 1.5가 바람직하고, 0.4 내지 1.0이 보다 바람직하고, 0.5 내지 1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면 미반응 산 무수물이 과잉으로 잔존하지 않아, 흡수율이 낮게 억제되고, 절연 신뢰성이 향상되는 경향이 있다.
(iii) 아민계 경화제
아민계 경화제로서는, 예를 들면 디시안디아미드를 사용할 수 있다.
상기 (a) 성분에 대한 아민계 경화제의 당량비(아민/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서 0.3 내지 1.5가 바람직하고, 0.4 내지 1.0이 보다 바람직하고, 0.5 내지 1.0이 더욱 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되어 접착력이 향상되는 경향이 있고, 1.5 이하이면 미반응 아민이 과잉으로 잔존하지 않아, 절연 신뢰성이 향상되는 경향이 있다.
(iv) 이미다졸계 경화제
이미다졸계 경화제로서는, 예를 들면 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체, 2-페닐이미다졸이소시아누르산 부가체, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 및 에폭시 수지와 이미다졸류의 부가체를 들 수 있다. 이들 중에서도, 우수한 경화성, 보존 안정성 및 접속 신뢰성의 관점에서, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체, 2-페닐이미다졸이소시아누르산 부가체, 2-페닐-4,5-디히드록시메틸이미다졸 및 2-페닐-4-메틸-5-히드록시메틸이미다졸이 바람직하다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 또한, 이들을 마이크로 캡슐화한 잠재성 경화제로 할 수도 있다.
이미다졸계 경화제의 함유량은 (a) 성분 100 질량부에 대하여 0.1 내지 20 질량부가 바람직하고, 0.1 내지 10 질량부가 보다 바람직하다. 이미다졸계 경화제의 함유량이 0.1 질량부 이상이면 경화성이 향상되는 경향이 있으며, 20 질량부 이하이면 금속 접합이 형성되기 전에 접착제 조성물이 경화되지 않아, 접속 불량이 발생하기 어려운 경향이 있다.
(v) 포스핀계 경화제
포스핀계 경화제로서는, 예를 들면 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트를 들 수 있다.
포스핀계 경화제의 함유량은, (a) 성분 100 질량부에 대하여 0.1 내지 10 질량부가 바람직하고, 0.1 내지 5 질량부가 보다 바람직하다. 포스핀계 경화제의 함유량이 0.1 질량부 이상이면 경화성이 향상되는 경향이 있으며, 10 질량부 이하이면 금속 접합이 형성되기 전에 접착제 조성물이 경화되지 않아, 접속 불량이 발생하기 어려운 경향이 있다.
페놀 수지계 경화제, 산 무수물계 경화제 및 아민계 경화제는, 각각 1종을 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용할 수도 있지만, 페놀 수지계 경화제, 산 무수물계 경화제 또는 아민계 경화제와 함께 이용할 수도 있다.
접착제 조성물이 (b) 성분으로서 페놀 수지계 경화제, 산 무수물계 경화제 또는 아민계 경화제를 포함하는 경우, 산화막을 제거하는 플럭스 활성을 나타내고, 접속 신뢰성을 보다 향상시킬 수 있다.
(c) 성분: 아크릴계 표면 처리 충전재 또는 상기 화학식 (1)로 표시되는 기를 갖는 충전재
(c) 성분으로서는, 상기 화학식 (1)로 표시되는 기를 갖는 화합물로 표면 처리된 충전재이면 특별히 제한은 없으며, 예를 들면 절연성 무기 충전재, 휘스커 및 수지 충전재를 표면 처리한 것을 이용할 수 있다. 즉, (c) 성분으로서는, 상기 화학식 (1)로 표시되는 기를 갖는 충전재를 이용할 수 있다.
여기서, 화학식 (1) 중, R1은 수소 원자 또는 탄소수 1 또는 2의 알킬기를 나타내고, 수소 원자, 메틸기 또는 에틸기인 것이 바람직하다. R1의 탄소수가 증가할수록 부피가 커지고, 탄소수가 2를 초과하면 반응성이 저하되는 경향이 있다. R2는 탄소수 1 내지 30의 알킬렌기를 나타내고, 탄소수 1 내지 15의 알킬렌기인 것이 바람직하다. R2의 탄소수가 30을 초과하면, 충전재를 표면 처리하기 어려워지는 경향이 있다.
(c) 성분이 충전재 표면에 상기 화학식 (1)로 표시되는 기를 갖는지의 여부는, 예를 들면 이하와 같은 방법으로 확인할 수 있다.
본 실시 형태의 접착제 조성물을 가열하고, 가스 크로마토그래피(예를 들면, 시마즈(SHIMADZU) 제조, 제품명 「GC-17A」)를 이용하여 발생한 메탄올을 측정한다. 상기 메탄올의 양으로부터, 충전재 표면에 존재하는 상기 화학식 (1)로 표시되는 기를 갖는 것을 확인할 수 있다. 이 경우, (C) 성분을 포함하지 않는 접착제 조성물의 메탄올량을 마찬가지로 측정하여 기준으로 한다.
절연성 무기 충전재로서는, 예를 들면 유리, 실리카, 알루미나, 산화티탄, 카본 블랙, 마이커 및 질화붕소를 들 수 있으며, 실리카, 알루미나, 산화티탄 및 질화붕소가 바람직하고, 실리카, 알루미나 및 질화붕소가 보다 바람직하다. 휘스커로서는, 예를 들면 붕산알루미늄, 티탄산알루미늄, 산화아연, 규산칼슘, 황산마그네슘 및 질화붕소를 들 수 있다. 수지 충전재로서는, 폴리우레탄, 폴리이미드를 들 수 있다. 이들 충전재 및 휘스커는 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다. 충전재의 형상, 입경 및 배합량은, 특별히 제한되지 않는다. 미세한 나노 실리카를 이용할 수도 있다. 이들 충전재 중에서도, 표면 처리의 간이성이나 수지 성분과의 상용성이 비교적 양호하다는 점에서 실리카 충전재가 바람직하다.
(c) 성분으로서, 상기 화학식 (2)로 표시되는 화합물로 표면 처리된 충전재를 이용할 수 있다. 구체적으로는, 화학식 (2) 중, R1이 수소 원자인 아크릴계 화합물로 표면 처리된 실리카 충전재, R1이 메틸기인 메타크릴계 화합물로 표면 처리된 실리카 충전재, 및 R1이 에틸기인 에타크릴계 화합물로 표면 처리된 실리카 충전재를 사용할 수 있다. 반도체 접착제에 포함되는 수지 성분이나 반도체 기판 표면과의 반응성이나 결합 형성의 관점에서, 상기 화학식 (2) 중 R1이 부피가 크지 않은 기인 것이 바람직하고, R1이 수소 원자 또는 탄소수 1 또는 2의 알킬기이고, 수소 원자, 메틸기 또는 에틸기인 것이 바람직하다. R1의 탄소수가 증가할수록 부피가 커지고, 탄소수가 2를 초과하면 반응성이 저하되는 경향이 있다. 즉, (c) 성분으로서 아크릴계 화합물, 메타크릴계 화합물 또는 에타크릴계 화합물로 표면 처리된 실리카 충전재를 이용할 수 있다.
상기 화학식 (1) 또는 (2)에서 R2는 탄소수 1 내지 30의 알킬렌기를 나타내고, 휘발 성분이 적기 때문에 탄소수 1 내지 15의 알킬렌기인 것이 바람직하다. 화학식 (2) 중, R3은 탄소수 1 내지 30의 알킬기를 나타내고, 표면 처리의 용이함에 따라 적절하게 선정할 수 있다. R3의 탄소수가 30 이하이면, 충전재를 표면 처리하기 쉬운 경향이 있다.
(c) 성분의 형상, 입경은, 접착제 조성물의 용도에 따라 적절하게 설정할 수 있으며, 특별히 제한되지 않는다.
(C) 성분의 평균 입경은, 충전재 형상이 구상인 경우, 평균 입경은 2 ㎛ 이하인 것이 바람직하고, 협피치화, 협갭화가 진행되는 패키지에서는, 트래핑에 의한 신뢰성 저하를 회피하기 위해 1.5 ㎛ 이하인 것이 보다 바람직하고, 1.0 ㎛ 이하인 것이 특히 바람직하다. 또한, 그의 하한은 취급성의 관점에서 0.005 ㎛ 이상인 것이 보다 바람직하고, 0.01 ㎛ 이하인 것이 특히 바람직하다.
(c) 성분의 배합량은, 접착제 조성물의 고형분 전체를 기준으로 5 내지 80 질량％가 바람직하고, 10 내지 70 질량％가 더욱 바람직하다. 5 질량％ 이상이면 접착력의 향상이 강하게 발휘되기 쉬운 경향이 있으며, 80 질량％ 이하이면 점도를 조정하기 쉽고, 접착제 조성물의 유동성의 저하나 접속부로의 충전재의 맞물림(트래핑)이 발생하기 어려워, 접속 신뢰성이 향상되는 경향이 있다.
또한, 실란 커플링제를 미리 충전재와 표면 처리하지 않고, 접착제 조성물의 구성 성분으로서 첨가하여, 계 중에서 표면 처리를 행하면, 메탄올 등이 발생하여 고온 공정시에 발포의 원인이 된다.
접착제 조성물의 260℃ 부근에서의 흡습 후의 접착력을 향상시키고, 260℃ 부근에서의 탄성률을 향상시킴으로써, 내리플로우성을 높이고, 리플로우 후의 박리나 접속 불량을 방지할 수 있다.
(d) 성분: 중량 평균 분자량 10000 이상의 고분자 성분
(d) 성분으로서는, 예를 들면 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리카르보디이미드 수지, 시아네이트에스테르 수지, 아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지 및 아크릴 고무를 들 수 있다. 이들 중에서도 내열성 및 필름 형성성이 우수하다는 관점에서, 페녹시 수지, 폴리이미드 수지, 아크릴 고무, 시아네이트에스테르 수지 및 폴리카르보디이미드 수지가 바람직하고, 페녹시 수지, 폴리이미드 수지 및 아크릴 고무가 보다 바람직하다. 이들 (d) 성분은 단독으로 또는 2종 이상의 혼합물이나 공중합체로서 사용할 수도 있다. 단, (d) 성분에는, (a) 성분인 에폭시 수지가 포함되지 않는다.
상술한 페녹시 수지, 폴리이미드 수지 등의 고분자 성분은 시판품을 이용할 수도 있고, 합성한 것을 이용할 수도 있다.
폴리이미드 수지는, 예를 들면 테트라카르복실산 이무수물과 디아민을 공지된 방법으로 축합 반응시켜 얻을 수 있다. 보다 구체적으로는, 유기 용매 중에서 테트라카르복실산 이무수물과 디아민을 등몰 또는 거의 등몰 혼합하고(각 성분의 첨가 순서는 임의), 반응 온도를 80℃ 이하, 바람직하게는 0 내지 60℃로 설정하여 부가 반응시킬 수 있다. 또한, 접착제 조성물의 다양한 특성의 저하를 억제하기 위해, 상기한 테트라카르복실산 이무수물은 무수 아세트산으로 재결정 정제 처리되어 있는 것이 바람직하다.
상기 부가 반응이 진행됨에 따라 반응액의 점도가 서서히 상승하고, 폴리이미드의 전구체인 폴리아미드산이 생성된다. 폴리이미드 수지는, 상기 폴리아미드산을 탈수 폐환시켜 얻을 수 있다. 탈수 폐환은, 가열 처리하는 열 폐환법이나, 탈수제를 사용하는 화학 폐환법으로 행할 수 있다. 상기 폴리아미드산은 50 내지 80℃에서 가열하여 해중합시킴으로써, 그의 분자량을 조정할 수 있다.
폴리이미드 수지의 원료로서 이용되는 테트라카르복실산 이무수물로서는 특별히 제한은 없으며, 예를 들면 피로멜리트산 이무수물, 3,3',4,4'-비페닐테트라카르복실산 이무수물, 2,2',3,3'-비페닐테트라카르복실산 이무수물, 2,2-비스(3,4-디카르복시페닐)프로판 이무수물, 2,2-비스(2,3-디카르복시페닐)프로판 이무수물, 1,1-비스(2,3-디카르복시페닐)에탄 이무수물, 1,1-비스(3,4-디카르복시페닐)에탄 이무수물, 비스(2,3-디카르복시페닐)메탄 이무수물, 비스(3,4-디카르복시페닐)메탄 이무수물, 비스(3,4-디카르복시페닐)술폰 이무수물, 3,4,9,10-페릴렌테트라카르복실산 이무수물, 비스(3,4-디카르복시페닐)에테르 이무수물, 벤젠-1,2,3,4-테트라카르복실산 이무수물, 3,4,3',4'-벤조페논테트라카르복실산 이무수물, 2,3,2',3'-벤조페논테트라카르복실산 이무수물, 3,3,3',4'-벤조페논테트라카르복실산 이무수물, 1,2,5,6-나프탈렌테트라카르복실산 이무수물, 1,4,5,8-나프탈렌테트라카르복실산 이무수물, 2,3,6,7-나프탈렌테트라카르복실산 이무수물, 1,2,4,5-나프탈렌테트라카르복실산 이무수물, 2,6-디클로로나프탈렌-1,4,5,8-테트라카르복실산 이무수물, 2,7-디클로로나프탈렌-1,4,5,8-테트라카르복실산 이무수물, 2,3,6,7-테트라클로로나프탈렌-1,4,5,8-테트라카르복실산 이무수물, 페난트렌-1,8,9,10-테트라카르복실산 이무수물, 피라진-2,3,5,6-테트라카르복실산 이무수물, 티오펜-2,3,5,6-테트라카르복실산 이무수물, 2,3,3',4'-비페닐테트라카르복실산 이무수물, 3,4,3',4'-비페닐테트라카르복실산 이무수물, 2,3,2',3'-비페닐테트라카르복실산 이무수물, 비스(3,4-디카르복시페닐)디메틸실란 이무수물, 비스(3,4-디카르복시페닐)메틸페닐실란 이무수물, 비스(3,4-디카르복시페닐)디페닐실란 이무수물, 1,4-비스(3,4-디카르복시페닐디메틸실릴)벤젠 이무수물, 1,3-비스(3,4-디카르복시페닐)-1,1,3,3-테트라메틸디시클로헥산 이무수물, p-페닐렌비스(트리멜리테이트 무수물), 에틸렌테트라카르복실산 이무수물, 1,2,3,4-부탄테트라카르복실산 이무수물, 데카히드로나프탈렌-1,4,5,8-테트라카르복실산 이무수물, 4,8-디메틸-1,2,3,5,6,7-헥사히드로나프탈렌-1,2,5,6-테트라카르복실산 이무수물, 시클로펜탄-1,2,3,4-테트라카르복실산 이무수물, 피롤리딘-2,3,4,5-테트라카르복실산 이무수물, 1,2,3,4-시클로부탄테트라카르복실산 이무수물, 비스(엑소-비시클로〔2,2,1〕헵탄-2,3-디카르복실산 이무수물, 비시클로-〔2,2,2〕-옥트-7-엔-2,3,5,6-테트라카르복실산 이무수물, 2,2-비스(3,4-디카르복시페닐)프로판 이무수물, 2,2-비스〔4-(3,4-디카르복시페닐)페닐〕프로판 이무수물, 2,2-비스(3,4-디카르복시페닐)헥사플루오로프로판 이무수물, 2,2-비스〔4-(3,4-디카르복시페닐)페닐〕헥사플루오로프로판 이무수물, 4,4'-비스(3,4-디카르복시페녹시)디페닐술피드 이무수물, 1,4-비스(2-히드록시헥사플루오로이소프로필)벤젠비스(트리멜리트산 무수물), 1,3-비스(2-히드록시헥사플루오로이소프로필)벤젠비스(트리멜리트산 무수물), 5-(2,5-디옥소테트라히드로푸릴)-3-메틸-3-시클로헥센-1,2-디카르복실산 이무수물, 테트라히드로푸란-2,3,4,5-테트라카르복실산 이무수물, 하기 화학식 (I)로 표시되는 테트라카르복실산 이무수물 및 하기 화학식 (II)로 표시되는 테트라카르복실산 이무수물을 들 수 있다.
Figure 112013102305740-pat00004
(화학식 (I) 중, a는 2 내지 20의 정수를 나타냄)
Figure 112013102305740-pat00005
상기 화학식 (I)로 표시되는 테트라카르복실산 이무수물은, 무수 트리멜리트산모노크롬라이드 및 대응하는 디올로부터 합성할 수 있으며, 구체적으로는 1,2-(에틸렌)비스(트리멜리테이트 무수물), 1,3-(트리메틸렌)비스(트리멜리테이트 무수물), 1,4-(테트라메틸렌)비스(트리멜리테이트 무수물), 1,5-(펜타메틸렌)비스(트리멜리테이트 무수물), 1,6-(헥사메틸렌)비스(트리멜리테이트 무수물), 1,7-(헵타메틸렌)비스(트리멜리테이트 무수물), 1,8-(옥타메틸렌)비스(트리멜리테이트 무수물), 1,9-(노나메틸렌)비스(트리멜리테이트 무수물), 1,10-(데카메틸렌)비스(트리멜리테이트 무수물), 1,12-(도데카메틸렌)비스(트리멜리테이트 무수물), 1,16-(헥사데카메틸렌)비스(트리멜리테이트 무수물) 및 1,18-(옥타데카메틸렌)비스(트리멜리테이트 무수물)을 들 수 있다.
테트라카르복실산 이무수물로서는, 우수한 내습 신뢰성을 부여할 수 있다는 점에서 상기 화학식 (II)로 표시되는 테트라카르복실산 이무수물이 바람직하다. 상기 테트라카르복실산 이무수물은, 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 화학식 (II)로 표시되는 테트라카르복실산 이무수물의 함유량은, 전체 테트라카르복실산 이무수물에 대하여 40 몰％ 이상이 바람직하고, 50 몰％ 이상이 보다 바람직하고, 70 몰％ 이상이 더욱 바람직하다. 함유량이 40 몰％ 이상이면, 상기 화학식 (II)로 표시되는 테트라카르복실산 이무수물을 사용함에 따른 내습 신뢰성의 효과를 충분히 확보하기 쉬운 경향이 있다.
상기 폴리이미드 수지의 원료로서 이용되는 디아민으로서는 특별히 제한은 없으며, 예를 들면 o-페닐렌디아민, m-페닐렌디아민, p-페닐렌디아민, 3,3'-디아미노디페닐에테르, 3,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐에테르, 3,3'-디아미노디페닐메탄, 3,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐에테르메탄, 비스(4-아미노-3,5-디메틸페닐)메탄, 비스(4-아미노-3,5-디이소프로필페닐)메탄, 3,3'-디아미노디페닐디플루오로메탄, 3,4'-디아미노디페닐디플루오로메탄, 4,4'-디아미노디페닐디플루오로메탄, 3,3'-디아미노디페닐술폰, 3,4'-디아미노디페닐술폰, 4,4'-디아미노디페닐술폰, 3,3'-디아미노디페닐술피드, 3,4'-디아미노디페닐술피드, 4,4'-디아미노디페닐술피드, 3,3'-디아미노디페닐케톤, 3,4'-디아미노디페닐케톤, 4,4'-디아미노디페닐케톤, 2,2-비스(3-아미노페닐)프로판, 2,2'-(3,4'-디아미노디페닐)프로판, 2,2-비스(4-아미노페닐)프로판, 2,2-비스(3-아미노페닐)헥사플루오로프로판, 2,2-(3,4'-디아미노디페닐)헥사플루오로프로판, 2,2-비스(4-아미노페닐)헥사플루오로프로판, 1,3-비스(3-아미노페녹시)벤젠, 1,4-비스(3-아미노페녹시)벤젠, 1,4-비스(4-아미노페녹시)벤젠, 3,3'-(1,4-페닐렌비스(1-메틸에틸리덴))비스아닐린, 3,4'-(1,4-페닐렌비스(1-메틸에틸리덴))비스아닐린, 4,4'-(1,4-페닐렌비스(1-메틸에틸리덴))비스아닐린, 2,2-비스(4-(3-아미노페녹시)페닐)프로판, 2,2-비스(4-(3-아미노페녹시)페닐)헥사플루오로프로판, 2,2-비스(4-(4-아미노페녹시)페닐)헥사플루오로프로판, 비스(4-(3-아미노에녹시)페닐)술피드, 비스(4-(4-아미노에녹시)페닐)술피드, 비스(4-(3-아미노에녹시)페닐)술폰, 비스(4-(4-아미노에녹시)페닐)술폰, 3,5-디아미노벤조산 등의 방향족 디아민, 1,3-비스(아미노메틸)시클로헥산, 2,2-비스(4-아미노페녹시페닐)프로판, 하기 화학식 (III) 또는 (IV)로 표시되는 지방족 에테르디아민, 하기 화학식 (V)로 표시되는 지방족 디아민 및 하기 화학식 (VI)으로 표시되는 실록산디아민을 들 수 있다.
Figure 112013102305740-pat00006
(화학식 (III) 중, Q1, Q2 및 Q3은 각각 독립적으로 탄소수 1 내지 10의 알킬렌기를 나타내고, b는 1 내지 80의 정수를 나타냄)
Figure 112013102305740-pat00007
(화학식 (IV) 중, Q4, Q5, Q6 및 Q7은 각각 독립적으로 탄소수 1 내지 10의 알킬렌기를 나타내고, c, d 및 e는 각각 독립적으로 1 내지 50의 정수를 나타냄)
Figure 112013102305740-pat00008
(화학식 (V) 중, f는 5 내지 20의 정수를 나타냄)
Figure 112013102305740-pat00009
(화학식 (VI) 중, Q8 및 Q13은 각각 독립적으로 탄소수 1 내지 5의 알킬렌기 또는 치환기를 가질 수도 있는 페닐렌기를 나타내고, Q9, Q10, Q11 및 Q12는 각각 독립적으로 탄소수 1 내지 5의 알킬기, 페닐기 또는 페녹시기를 나타내고, g는 1 내지 5의 정수를 나타냄)
이들 중에서도, 저응력성, 저온 라미네이트성 및 저온 접착성을 부여할 수 있다는 점에서 상기 화학식 (III), (IV) 또는 (V)로 표시되는 디아민이 바람직하고, 저흡수성 및 저흡습성을 부여할 수 있다는 점에서 상기 화학식 (VI)으로 표시되는 디아민이 바람직하다. 이들 디아민은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 화학식 (III) 또는 (IV)로 표시되는 지방족 에테르디아민의 함유량은 전체 디아민의 1 내지 50 몰％인 것이 바람직하고, 상기 화학식 (V)로 표시되는 지방족 디아민의 함유량은 전체 디아민의 20 내지 80 몰％인 것이 바람직하고, 상기 화학식 (VI)으로 표시되는 실록산디아민의 함유량은 전체 디아민의 20 내지 80 몰％인 것이 바람직하다. 상기 함유량의 범위 내이면, 저온 라미네이트성 및 저흡수성의 부여 효과가 커지는 경향이 있다.
또한, 상기 화학식 (III)으로 표시되는 지방족 에테르디아민으로서는, 구체적으로는 하기 화학식 (III-1) 내지 (III-5)의 지방족 에테르디아민을 들 수 있다. 또한, 화학식 (III-4) 및 (III-5) 중, n은 1 이상의 정수를 나타낸다.
Figure 112013102305740-pat00010
상기 화학식 (III-4)로 표시되는 지방족 에테르디아민의 중량 평균 분자량은, 예를 들면 350, 750, 1100 또는 2100인 것이 바람직하다. 또한, 상기 화학식 (III-5)로 표시되는 지방족 에테르디아민의 중량 평균 분자량은, 예를 들면 230, 400 또는 2000인 것이 바람직하다.
상기 지방족 에테르디아민 중, 저온 라미네이트성과 유기 레지스트 부착 기판에 대한 양호한 접착성을 확보할 수 있다는 점에서 상기 화학식 (IV), 하기 화학식 (VII), (VIII) 또는 (IX)로 각각 표시되는 지방족 에테르디아민이 보다 바람직하다.
Figure 112013102305740-pat00011
(화학식 (VII) 중, h는 2 내지 80의 정수를 나타내고, 2 내지 70인 것이 보다 바람직함)
Figure 112013102305740-pat00012
(화학식 (VIII) 중, c, d 및 e는 1 내지 50의 정수를 나타내고, 2 내지 40인 것이 보다 바람직함)
Figure 112013102305740-pat00013
(화학식 (IX) 중, j 및 k는 각각 독립적으로 1 내지 70의 정수를 나타냄)
상기 화학식 (VII)로 표시되는 지방족 에테르디아민으로서는, 구체적으로는 선테크노 케미컬(주) 제조의 제파민 D-230, D-400, D-2000 및 D-4000, 바스프(BASF) 제조의 폴리에테르아민 D-230, D-400 및 D-2000을 들 수 있으며, 상기 화학식 (VIII)로 표시되는 지방족 에테르디아민으로서는, 구체적으로는 선테크노 케미컬(주) 제조의 제파민 ED-600, ED-900, ED-2001을 들 수 있으며, 상기 화학식 (IX)로 표시되는 지방족 에테르디아민으로서는 선테크노 케미컬(주) 제조의 제파민 EDR-148을 들 수 있다.
상기 화학식 (V)로 표시되는 지방족 디아민으로서는, 예를 들면 1,2-디아미노에탄, 1,3-디아미노프로판, 1,4-디아미노부탄, 1,5-디아미노펜탄, 1,6-디아미노헥산, 1,7-디아미노헵탄, 1,8-디아미노옥탄, 1,9-디아미노노난, 1,10-디아미노데칸, 1,11-디아미노운데칸, 1,12-디아미노도데칸 및 1,2-디아미노시클로헥산을 들 수 있다. 이들 중에서도, 1,9-디아미노노난, 1,10-디아미노데칸, 1,11-디아미노운데칸 및 1,12-디아미노도데칸이 바람직하다.
상기 화학식 (VI)으로 표시되는 실록산디아민으로서는, 화학식 (VI) 중의 g가 1인 경우에는 1,1,3,3-테트라메틸-1,3-비스(4-아미노페닐)디실록산, 1,1,3,3-테트라페녹시-1,3-비스(4-아미노에틸)디실록산, 1,1,3,3-테트라페닐-1,3-비스(2-아미노에틸)디실록산, 1,1,3,3-테트라페닐-1,3-비스(3-아미노프로필)디실록산, 1,1,3,3-테트라메틸-1,3-비스(2-아미노에틸)디실록산, 1,1,3,3-테트라메틸-1,3-비스(3-아미노프로필)디실록산, 1,1,3,3-테트라메틸-1,3-비스(3-아미노부틸)디실록산 및 1,3-디메틸-1,3-디메톡시-1,3-비스(4-아미노부틸)디실록산을 들 수 있다. g가 2인 경우에는, 1,1,3,3,5,5-헥사메틸-1,5-비스(4-아미노페닐)트리실록산, 1,1,5,5-테트라페닐-3,3-디메틸-1,5-비스(3-아미노프로필)트리실록산, 1,1,5,5-테트라페닐-3,3-디메톡시-1,5-비스(4-아미노부틸)트리실록산, 1,1,5,5-테트라페닐-3,3-디메톡시-1,5-비스(5-아미노펜틸)트리실록산, 1,1,5,5-테트라메틸-3,3-디메톡시-1,5-비스(2-아미노에틸)트리실록산, 1,1,5,5-테트라메틸-3,3-디메톡시-1,5-비스(4-아미노부틸)트리실록산, 1,1,5,5-테트라메틸-3,3-디메톡시-1,5-비스(5-아미노펜틸)트리실록산, 1,1,3,3,5,5-헥사메틸-1,5-비스(3-아미노프로필)트리실록산, 1,1,3,3,5,5-헥사에틸-1,5-비스(3-아미노프로필)트리실록산 및 1,1,3,3,5,5-헥사프로필-1,5-비스(3-아미노프로필)트리실록산을 들 수 있다.
상기 폴리이미드 수지는, 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다.
(d) 성분의 유리 전이 온도(Tg)는, 접착제 조성물의 기판이나 칩으로의 첩부성이 우수하다는 관점에서 100℃ 이하가 바람직하고, 85℃ 이하가 보다 바람직하다. Tg가 100℃ 이하인 경우에는, 반도체칩에 형성된 범프나, 기판에 형성된 전극이나 배선 패턴 등의 요철을 접착제 조성물에 의해 매립하기 쉬워지며, 기포가 잔존하지 않고 공극이 발생하기 어려운 경향이 있다. 또한, 상기 Tg란, DSC(퍼킨 엘머사 제조 DSC-7형)를 이용하여 샘플량 10 mg, 승온 속도 10℃/분, 측정 분위기: 공기의 조건으로 측정했을 때의 Tg이다.
(d) 성분의 중량 평균 분자량은 폴리스티렌 환산으로 10000 이상이지만, 단독으로 양호한 필름 형성성을 나타내기 때문에 30000 이상이 바람직하고, 40000 이상이 보다 바람직하고, 50000 이상이 더욱 바람직하다. 중량 평균 분자량이 10000 이상이면, 필름 형성성 및 내열성이 향상되는 경향이 있다. 또한, 본 명세서에서 중량 평균 분자량이란, 고속 액체 크로마토그래피(예를 들면, 시마즈 세이사꾸쇼 제조, 제품명 「C-R4A」)를 이용하여 폴리스티렌 환산으로 측정했을 때의 중량 평균 분자량을 의미한다.
(d) 성분의 함유량은 특별히 제한되지 않지만, 필름상을 양호하게 유지하기 위해 (a) 성분 100 질량부에 대하여 1 내지 500 질량부인 것이 바람직하고, 5 내지 300 질량부인 것이 보다 바람직하고, 10 내지 200 질량부가 더욱 바람직하다. (d) 성분의 함유량이 1 질량부 이상이면, 필름 형성성의 향상 효과가 얻어지기 쉬운 경향이 있으며, 500 질량부 이하이면 접착제 조성물의 경화성이 향상되고, 접착력이 향상되는 경향이 있다.
(e) 성분: 플럭스 활성제
본 발명의 접착제 조성물에는 (e) 성분, 즉 플럭스 활성(산화물이나 불순물을 제거하는 활성)을 나타내는 화합물인 플럭스 활성제를 함유할 수 있다. 플럭스 활성제로서는, 이미다졸류나 아민류와 같이 비공유 전자쌍을 갖는 질소 함유 화합물, 카르복실산류, 페놀류 및 알코올류를 들 수 있다.
이들 중에서도 카르복실산류는 플럭스 활성이 강하고, (a) 성분인 에폭시 수지와 반응하여 접착제 조성물의 경화물 중에 유리된 상태로 존재하지 않기 때문에, 절연 신뢰성의 저하를 방지할 수 있다.
카르복실산류로서는, 예를 들면 에탄산, 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 노난산, 데칸산, 도데칸산, 테트라데칸산, 헥사데칸산, 헵타데칸산, 옥타데칸산 등의 지식(脂式) 포화 카르복실산; 올레산, 리놀레산, 리놀렌산, 아라키돈산, 도코사헥사엔산, 에이코사펜타엔산 등의 지식 불포화 카르복실산; 말레산, 푸마르산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산 등의 지식 디카르복실산; 벤조산, 프탈산, 이소프탈산, 테레프탈산, 트리멜리트산, 트리메스산, 헤미멜리트산, 피로멜리트산, 펜탄카르복실산, 멜리트산 등의 방향족 카르복실산을 들 수 있다. 또한, 히드록실기를 갖는 카르복실산으로서는, 예를 들면 락트산, 말산, 시트르산 및 살리실산을 들 수 있다.
또한, 상기 방향족 카르복실산에 전자 흡인성 또는 전자 공여성 치환기가 있으며, 치환기에 따라 방향족 상의 카르복실산의 산성도를 변화시킨 방향족계 카르복실산을 이용할 수도 있다. 카르복실산의 산성도가 높을수록 플럭스 활성이 향상되는 경향이 있지만, 산성도가 지나치게 높으면 절연 신뢰성이 저하되는 경우가 있다. 카르복실산의 산성도를 높게 하는 전자 흡인성 치환기로서는, 니트로기, 시아노기, 트리플루오로메틸기, 할로겐기 및 페닐기를 들 수 있다. 카르복실산의 산성도를 약하게 하는 전자 공여성 치환기로서는, 메틸기, 에틸기, 이소프로필기, 터셔리부틸기, 디메틸아미노기 및 트리메틸아미노기를 들 수 있다. 또한, 상기 치환기의 수나 위치는, 플럭스 활성이나 절연 신뢰성이 저하되지 않으면 특별히 제한되지 않는다.
(기타 성분)
본 실시 형태의 접착제 조성물에는, 점도나 경화물의 물성을 제어하기 위해, 그리고 반도체칩 및 기판을 접속했을 때의 공극의 발생이나 흡습률의 상승을 억제하기 위해 (c) 성분 이외에 충전재를 더 배합할 수도 있다.
충전재로서는, 절연성 무기 충전재, 휘스커 또는 수지 충전재를 이용할 수 있다. 절연성 무기 충전재, 휘스커 또는 수지 충전재로서는, 상기 (c) 성분과 동일한 물질을 사용할 수 있다. 이들 충전재, 휘스커 및 수지 충전재는, 1종을 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다. 충전재의 형상, 평균 입경 및 함유량은 특별히 제한되지 않는다.
또한, 본 실시 형태의 접착제 조성물에는, 산화 방지제, 실란 커플링제, 티탄 커플링제, 레벨링제, 이온 트랩제 등의 첨가제를 배합할 수도 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수도 있다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절하게 조정할 수 있다.
본 실시 형태의 접착제 조성물은, 필름상으로 형성할 수 있다. 본 실시 형태의 접착제 조성물을 이용한 필름상 접착제의 제작 방법을 이하에 나타낸다. 우선, (a) 성분, (b) 성분 및 (c) 성분 및 필요에 따라 첨가되는 (d) 성분 또는 (e) 성분 등을 유기 용매 중에 가하고, 교반 혼합, 혼련 등에 의해 용해 또는 분산시켜 수지 바니시를 제조한다. 그 후, 이형 처리를 실시한 기재 필름 상에 수지 바니시를 나이프 코터, 롤 코터나 어플리케이터를 이용하여 도포한 후, 가열에 의해 유기 용매를 제거함으로써, 기재 필름 상에 필름상 접착제가 얻어진다.
수지 바니시의 제조에 이용하는 유기 용매로서는, 각 성분을 균일하게 용해 또는 분산시킬 수 있는 특성을 갖는 것이 바람직하고, 예를 들면 디메틸포름아미드, 디메틸아세트아미드, N-메틸-2-피롤리돈, 디메틸술폭시드, 디에틸렌글리콜디메틸에테르, 톨루엔, 벤젠, 크실렌, 메틸에틸케톤, 테트라히드로푸란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 부틸셀로솔브, 디옥산, 시클로헥사논 및 아세트산에틸을 들 수 있다. 이들 유기 용매는, 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 수지 바니시 제조시의 교반 혼합이나 혼련은, 예를 들면 교반기, 분쇄기, 3축 롤, 볼밀, 비드밀 및 호모디스퍼를 이용하여 행할 수 있다.
기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없으며, 폴리프로필렌 필름, 폴리메틸펜텐 필름 등의 폴리올레핀 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름 등의 폴리에스테르 필름, 폴리이미드 필름 및 폴리에테르이미드 필름을 예시할 수 있다. 기재 필름은, 이들 필름으로 이루어지는 단층의 것으로 한정되지 않으며, 2종 이상의 재료로 이루어지는 다층 필름일 수도 있다.
기재 필름에 도포한 수지 바니시로부터 유기 용매를 휘발시킬 때의 건조 조건은, 유기 용매가 충분히 휘발되는 조건으로 하는 것이 바람직하고, 구체적으로는 50 내지 200℃, 0.1 내지 90분간의 가열을 행하는 것이 바람직하다.
또한, 본 실시 형태의 접착제 조성물은, 작업성을 향상시키는 관점에서 웨이퍼 상에 직접 스핀 코팅하고, 필요에 따라 건조한 후, 웨이퍼를 개편화함으로써도 사용할 수 있다.
<반도체 장치>
본 실시 형태의 반도체 장치에 대하여 도 1 및 2를 이용하여 이하 설명한다. 도 1은, 본 발명의 반도체 장치의 한 실시 형태를 나타내는 모식 단면도이다. 도 1(a)에 도시한 바와 같이, 반도체 장치 (100)은 서로 대향하는 반도체칩 (10) 및 기판(회로 배선 기판) (20)과, 반도체칩 (10) 및 기판 (20)의 서로 대향하는 면에 각각 배치된 배선 (15)와, 반도체칩 (10) 및 기판 (20)의 배선 (15)를 서로 접속하는 접속 범프 (30)과, 반도체칩 (10) 및 기판 (20) 사이의 공극에 간극 없이 충전된 접착제 조성물 (40)을 갖고 있다. 반도체칩 (10) 및 기판 (20)은, 배선 (15) 및 접속 범프 (30)에 의해 플립 칩 접속되어 있다. 배선 (15) 및 접속 범프 (30)은, 접착제 조성물 (40)에 의해 밀봉되어 있어 외부 환경으로부터 차단되어 있다.
도 1(b)에 도시한 바와 같이, 반도체 장치 (200)은 서로 대향하는 반도체칩 (10) 및 기판 (20)과, 반도체칩 (10) 및 기판 (20)의 서로 대향하는 면에 각각 배치된 범프 (32)와, 반도체칩 (10) 및 기판 (20) 사이의 공극에 간극 없이 충전된 접착제 조성물 (40)을 갖고 있다. 반도체칩 (10) 및 기판 (20)은, 대향하는 범프 (32)가 서로 접속됨으로써 플립 칩 접속되어 있다. 범프 (32)는, 접착제 조성물 (40)에 의해 밀봉되어 있어 외부 환경으로부터 차단되어 있다.
도 2는, 본 발명의 반도체 장치의 다른 한 실시 형태를 나타내는 모식 단면도이다. 도 2(a)에 도시한 바와 같이, 반도체 장치 (300)은 2개의 반도체칩 (10)이 배선 (15) 및 접속 범프 (30)에 의해 플립 칩 접속되어 있는 점을 제외하고는, 반도체 장치 (100)과 동일하다. 도 2(b)에 도시한 바와 같이, 반도체 장치 (400)은 2개의 반도체칩 (10)이 범프 (32)에 의해 플립 칩 접속되어 있는 점을 제외하고는, 반도체 장치 (200)과 동일하다.
반도체칩 (10)으로서는 특별히 한정은 없으며, 실리콘, 게르마늄 등의 동일 종류의 원소로부터 구성되는 원소 반도체, 갈륨비소, 인듐인 등의 화합물 반도체를 이용할 수 있다.
기판 (20)으로서는 회로 기판이면 특별히 제한은 없으며, 유리 에폭시, 폴리이미드, 폴리에스테르, 세라믹, 에폭시, 비스말레이미드트리아진 등을 주된 성분으로 하는 절연 기판의 표면에, 금속막의 불필요한 개소를 에칭 제거하여 형성된 배선(배선 패턴) (15)를 갖는 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의해 배선 (15)가 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선 (15)가 형성된 회로 기판을 이용할 수 있다.
배선 (15)나 범프 (32) 등의 접속부는, 주성분으로서 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리),니켈, 주석, 납 등을 함유하고 있으며, 복수의 금속을 함유하고 있을 수도 있다.
상기 금속 중에서도, 접속부의 전기 전도성ㆍ열전도성이 우수한 패키지로 하는 관점에서 금, 은 및 구리가 바람직하고, 은 및 구리가 보다 바람직하다. 비용이 감소된 패키지로 하는 관점에서, 저렴하다는 것에 기초하여 은, 구리 및 땜납이 바람직하고, 구리 및 땜납이 보다 바람직하고, 땜납이 더욱 바람직하다. 실온에서 금속의 표면에 산화막이 형성되면 생산성이 저하되는 경우나 비용이 증가하는 경우가 있기 때문에, 산화막의 형성을 억제하는 관점에서 금, 은, 구리 및 땜납이 바람직하고, 금, 은, 땜납이 보다 바람직하고, 금, 은이 더욱 바람직하다.
상기 배선 (15) 및 범프 (32)의 표면에는, 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주된 성분으로 하는 금속층이, 예를 들면 도금에 의해 형성되어 있을 수도 있다. 이 금속층은 단일 성분만으로 구성되어 있을 수도, 복수의 성분으로 구성되어 있을 수도 있다. 또한, 상기 금속층은, 단층 또는 복수의 금속층이 적층된 구조를 하고 있을 수도 있다.
또한, 본 실시 형태의 반도체 장치는, 반도체 장치 (100) 내지 (400)에 나타낸 바와 같은 구조(패키지)가 복수 적층되어 있을 수도 있다. 이 경우, 반도체 장치 (100) 내지 (400)은, 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등을 포함하는 범프나 배선으로 서로 전기적으로 접속되어 있을 수도 있다.
반도체 장치를 복수 적층하는 방법으로서는, 도 3에 도시한 바와 같이 예를 들면 TSV(Through-Silicon Via) 기술을 들 수 있다. 도 3은, 본 발명의 반도체 장치의 다른 한 실시 형태를 나타내는 모식 단면도이고, TSV 기술을 이용한 반도체 장치이다. 도 3에 도시한 반도체 장치 (500)에서는, 인터포저 (50) 상에 형성된 배선 (15)가 반도체칩 (10)의 배선 (15)와 접속 범프 (30)을 통해 접속됨으로써, 반도체칩 (10)과 인터포저 (50)은 플립 칩 접속되어 있다. 반도체칩 (10)과 인터포저 (50) 사이의 공극에는 접착제 조성물 (40)이 간극 없이 충전되어 있다. 상기 반도체칩 (10)에서의 인터포저 (50)과 반대측의 표면 상에는, 배선 (15), 접속 범프 (30) 및 접착제 조성물 (40)을 통해 반도체칩 (10)이 반복하여 적층되어 있다. 반도체칩 (10)의 표리에서의 패턴면의 배선 (15)는, 반도체칩 (10)의 내부를 관통하는 구멍 내에 충전된 관통 전극 (34)에 의해 서로 접속되어 있다. 또한, 관통 전극 (34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.
이러한 TSV 기술에 의해, 통상은 사용되지 않는 반도체칩의 이면으로부터도 신호를 취득하는 것이 가능해진다. 또한, 반도체칩 (10) 내에 관통 전극 (34)를 수직으로 통과시키기 때문에, 대향하는 반도체칩 (10) 사이나 반도체칩 (10) 및 인터포저 (50) 사이의 거리를 짧게 하고, 유연한 접속이 가능하다. 본 실시 형태의 접착제 조성물은, 이러한 TSV 기술에서 대향하는 반도체칩 (10) 사이나 반도체칩 (10) 및 인터포저 (50) 사이의 반도체 밀봉용 접착제로서 적용할 수 있다.
또한, 에리어 범프 칩 기술 등의 자유도가 높은 범프 형성 방법에서는, 인터포저를 통하지 않고 그대로 반도체칩을 마더 보드에 직접 실장할 수 있다. 본 실시 형태의 접착제 조성물은, 이러한 반도체칩을 마더 보드에 직접 실장하는 경우에도 적용할 수 있다. 또한, 본 실시 형태의 접착제 조성물은, 2개의 배선 회로 기판을 적층하는 경우에 기판 사이의 공극을 밀봉할 때에도 적용할 수 있다.
<반도체 장치의 제조 방법>
본 실시 형태의 반도체 장치의 제조 방법에 대하여 도 4를 이용하여 이하 설명한다. 도 4는, 본 발명의 반도체 장치의 제조 방법의 한 실시 형태를 모식적으로 나타내는 공정 단면도이다.
우선, 도 4(a)에 도시한 바와 같이, 배선 (15)를 갖는 기판 (20) 상에 접속 범프 (30)을 형성하는 위치에 개구를 갖는 납땜 레지스트 (60)을 형성한다. 이 납땜 레지스트 (60)은 반드시 설치할 필요는 없다. 그러나, 기판 (20) 상에 납땜 레지스트를 설치함으로써, 배선 (15) 사이의 브릿지의 발생을 억제하여, 접속 신뢰성ㆍ절연 신뢰성을 향상시킬 수 있다. 납땜 레지스트 (60)은, 예를 들면 시판되는 패키지용 납땜 레지스트용 잉크를 이용하여 형성할 수 있다. 시판되는 패키지용 납땜 레지스트용 잉크로서는, 구체적으로는 SR 시리즈(히타치 가세이 고교 가부시끼가이샤 제조, 상품명) 및 PSR4000-AUS 시리즈(다이요 잉크 제조(주) 제조, 상품명)를 들 수 있다.
이어서, 도 4(a)에 도시한 바와 같이, 납땜 레지스트 (60)의 개구에 접속 범프 (30)을 형성한다. 또한, 도 4(b)에 도시한 바와 같이, 접속 범프 (30) 및 납땜 레지스트 (60)이 형성된 기판 (20) 상에 필름상의 접착제 조성물(이하, 경우에 따라 「필름상 접착제」라 함) (40)을 첩부한다. 필름상 접착제 (40)의 첩부는, 가열 프레스, 롤 라미네이트, 진공 라미네이트 등에 의해 행할 수 있다. 필름상 접착제 (40)의 공급 면적이나 두께는, 반도체칩 (10) 및 기판 (20)의 크기나 접속 범프 (30)의 높이에 따라 적절히 설정된다.
상기한 바와 같이 필름상 접착제 (40)을 기판 (20)에 첩부한 후, 반도체칩 (10)의 배선 (15)와 접속 범프 (30)을 플립 칩 본더 등의 접속 장치를 이용하여 위치 정렬한다. 이어서, 반도체칩 (10)과 기판 (20)을 접속 범프 (30)의 융점 이상의 온도에서 가열하면서 압착하고, 도 4(c)에 도시한 바와 같이, 반도체칩 (10)과 기판 (20)을 접속함과 함께 필름상 접착제 (40)에 의해 반도체칩 (10) 및 기판 (20) 사이의 공극을 밀봉 충전한다. 이상으로부터, 반도체 장치 (600)이 얻어진다.
본 실시 형태의 반도체 장치의 제조 방법에서는, 위치 정렬을 한 후에 임시 고정하고(반도체 접착제를 통하고 있는 상태), 리플로우로에서 가열 처리함으로써, 접속 범프 (30)을 용융시켜 반도체칩 (10)과 기판 (20)을 접속할 수도 있다. 임시 고정의 단계에서는, 금속 접합을 형성하는 것이 반드시 필요한 것은 아니기 때문에, 상기한 가열하면서 압착하는 방법에 비해 저하중, 단시간, 저온도에 의한 압착일 수 있으며, 생산성이 향상됨과 함께 접속부의 열화를 억제할 수 있다.
또한, 반도체칩 (10)과 기판 (20)을 접속한 후, 오븐 등으로 가열 처리를 행하여 접속 신뢰성ㆍ절연 신뢰성을 더 높일 수도 있다. 가열 온도는 필름상 접착제의 경화가 진행되는 온도가 바람직하고, 완전히 경화되는 온도가 보다 바람직하다. 가열 온도, 가열 시간은 적절히 설정된다.
본 실시 형태의 반도체 장치의 제조 방법에서는, 필름상 접착제 (40)을 반도체칩 (10)에 첩부한 후에 기판 (20)을 접속할 수도 있다. 또한, 반도체칩 (10) 및 기판 (20)을 배선 (15) 및 접속 범프 (30)에 의해 접속한 후, 반도체칩 (10) 및 기판 (20) 사이의 공극에 페이스트상의 접착제 조성물을 충전할 수도 있다.
생산성이 향상된다는 관점에서, 복수의 반도체칩 (10)이 연결된 반도체 웨이퍼에 접착제 조성물을 공급한 후, 다이싱하여 개편화함으로써 반도체칩 (10) 상에 접착제 조성물이 공급된 구조체를 얻을 수도 있다. 또한, 접착제 조성물이 페이스트상인 경우에는, 특별히 제한되는 것은 아니지만 스핀 코팅 등의 도포 방법에 의해 반도체칩 (10) 상의 배선이나 범프를 매립, 두께를 균일화시킬 수 있다. 이 경우, 수지의 공급량이 일정해지기 때문에 생산성이 향상됨과 함께, 매립 부족에 의한 공극의 발생 및 다이싱성의 저하를 억제할 수 있다. 한편, 접착제 조성물이 필름상인 경우에는, 특별히 제한되는 것은 아니지만 가열 프레스, 롤 라미네이트 및 진공 라미네이트 등의 첩부 방식에 의해 반도체칩 (10) 상의 배선이나 범프를 매립하도록 필름상의 수지 조성물을 공급할 수 있다. 이 경우, 수지의 공급량이 일정해지기 때문에 생산성이 향상되고, 매립 부족에 의한 공극의 발생 및 다이싱성의 저하를 억제할 수 있다.
접속 하중은, 접속 범프 (30)의 수나 높이의 변동, 가압에 의한 접속 범프 (30), 또는 접속부의 범프를 받는 배선의 변형량을 고려하여 설정된다. 접속 온도는, 접속부의 온도가 접속 범프 (30)의 융점 이상인 것이 바람직하지만, 각각의 접속부(범프나 배선)의 금속 접합이 형성되는 온도일 수 있다. 접속 범프 (30)이 땜납 범프인 경우에는, 약 240℃ 이상이 바람직하다.
접속시의 접속 시간은 접속부의 구성 금속에 따라 상이하지만, 생산성이 향상되는 관점에서 단시간일수록 바람직하다. 접속 범프 (30)이 땜납 범프인 경우 접속 시간은 20초 이하가 바람직하고, 10초 이하가 보다 바람직하고, 5초 이하가 더욱 바람직하다. 구리-구리 또는 구리-금의 금속 접속인 경우에는, 접속 시간은 60초 이하가 바람직하다.
상술한 다양한 패키지 구조의 플립 칩 접속부에서도, 본 발명의 접착제 조성물은 우수한 내리플로우성, 접속 신뢰성 및 절연 신뢰성을 나타낸다.
[실시예]
이하, 실시예, 비교예를 이용하여 본 발명을 설명하지만, 본 발명은 이하의 실시예에 의해 제한되는 것은 아니다.
(폴리이미드 합성)
온도계, 교반기 및 염화칼슘관을 구비한 300 mL 플라스크에 1,12-디아미노도데칸 2.10 g(0.035 몰), 폴리에테르디아민(바스프 제조, 상품명 「ED2000」, 분자량: 1923) 17.31 g(0.03 몰), 1,3-비스(3-아미노프로필)테트라메틸디실록산(신에쓰 가가꾸 제조, 상품명 「LP-7100」) 2.61 g(0.035 몰) 및 N-메틸-2-피롤리돈(간토 가가꾸 제조, 이하 「NMP」라 함) 150 g을 투입 교반하였다. 상기 디아민의 용해 후, 플라스크를 빙욕 중에서 냉각하면서 무수 아세트산으로 재결정 정제한 4,4'-(4,4'-이소프로필리덴디페녹시)비스(프탈산 이무수물)(알드리치(ALDRICH) 제조, 상품명 「BPADA」) 15.62 g(0.10 몰)을 소량씩 첨가하였다. 실온에서 8시간 반응시킨 후, 크실렌 100 g을 가하고, 질소 가스를 취입하면서 180℃에서 가열하고, 물과 함께 크실렌을 공비 제거하여 폴리이미드 수지를 얻었다. 얻어진 폴리이미드 수지로부터 용매(NMP)를 제거하고, 메틸에틸케톤(MEK)에 고형분 50 질량％가 되도록 용해한 것을 「폴리이미드 A」로 하였다. 폴리이미드 A의 Tg는 30℃, 중량 평균 분자량은 50000, SP값(용해도 파라미터)은 10.2였다.
각 실시예 및 비교예에서 사용한 화합물은 이하와 같다.
(a) 에폭시 수지
ㆍ트리페놀메탄 골격 함유 다관능 고형 에폭시(재팬 에폭시 레진 가부시끼가이샤 제조, 상품명 「EP1032H60」, 이하 「EP1032」라 함)
ㆍ비스페놀 F형 액상 에폭시(재팬 에폭시 레진 가부시끼가이샤 제조, 상품명 「YL983U」, 이하 「YL983」이라 함)
ㆍ유연성 에폭시(재팬 에폭시 레진 가부시끼가이샤 제조, 상품명 「YL7175」, 이하 「YL7175」라 함)
(b) 경화제
ㆍ2-페닐-4,5-디히드록시메틸이미다졸(시코쿠 가세이 가부시끼가이샤 제조, 상품명 「2PHZ-PW」, 이하 「2PHZ」라 함)
ㆍ2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체(시코쿠 가세이 가부시끼가이샤 제조, 상품명 「2MAOK-PW」, 이하 「2MAOK」라 함)
(c) 아크릴계 표면 처리 충전재 또는 상기 화학식 (1)로 표시되는 기를 갖는 충전재
ㆍ메타크릴 표면 처리 실리카 충전재(가부시끼가이샤 애드마테크스 제조, 상품명 「SE2050-SMJ」, 평균 입경 0.5 ㎛, 이하 「SM 실리카」라 함)
ㆍ메타크릴 표면 처리 나노 실리카 충전재(가부시끼가이샤 애드마테크스 제조, 상품명 「YA050C-SM」, 이하 「SM 나노 실리카」라 함)
(c') 기타 충전재
ㆍ미처리된 실리카 충전재(가부시끼가이샤 애드마테크스 제조, 상품명 「SE2050」, 평균 입경 0.5 ㎛, 이하, 「미처리 실리카」라 함)
ㆍ아미노실란 처리 실리카 충전재(가부시끼가이샤 애드마테크스 제조, 상품명 「SE2050-SXJ」, 평균 입경 0.5 ㎛, 이하 「SX 실리카」라 함)
ㆍ에폭시실란 처리 실리카 충전재(가부시끼가이샤 애드마테크스 제조, 상품명 「SE2050-SEJ」, 평균 입경 0.5 ㎛, 이하 「SE 실리카」라 함)
ㆍ페닐실란 처리 실리카 충전재(가부시끼가이샤 애드마테크스 제조, 상품명 「SE2050-SPJ」, 평균 입경 0.5 ㎛, 이하 「SP 실리카」라 함)
ㆍ페닐 표면 처리 나노 실리카 충전재(가부시끼가이샤 애드마테크스 제조, 상품명 「YA050C-SP」, 평균 입경 50 nm, 이하 「SP 나노 실리카」라 함)
ㆍ유기 충전재 (1)(미쯔비시 레이온 제조, 상품명 「W5500」, 이하 「W5500」이라 함)
ㆍ유기 충전재 (2)(롬 앤드 하스 재팬(주)사 제조, 상품명 「EXL-2655」, 코어셸 타입 유기 미립자, 이하 「EXL2655」라 함)
(d) 분자량 10000 이상의 고분자 성분
ㆍ페녹시 수지(도토 가세이 가부시끼가이샤 제조, 상품명 「ZX1356」, Tg: 약 71℃, Mw: 약 63000, 이하 「ZX1356」이라 함)
ㆍ상술한 바와 같이 합성한 폴리이미드 A
(e) 플럭스 활성제(플럭스제)
ㆍ디페놀산(도쿄 가세이 가부시끼가이샤 제조)
ㆍ아디프산(와코 준야꾸 고교 가부시끼가이샤 제조)
<반도체 밀봉용 필름상 접착제의 제작>
(실시예 1)
에폭시 수지(EP1032) 100 질량부, 경화제(2PHZ) 7.5 질량부, 충전재(SM 실리카) 175 질량부, 플럭스 활성제(디페놀산) 25 질량부 및 MEK 용매를 고형분이 60 질량％가 되도록 투입하고, 직경 0.8 mm의 비드 및 직경 2.0 mm의 비드를 고형분과 동량 가하여, 비드밀(프리츠ㆍ재팬 가부시끼가이샤, 유성형 미분쇄기 「P-7」)로 30분간 교반하였다. 이어서, 폴리이미드 A를 100 질량부(고형분 환산) 가하고, 재차 비드밀로 30분간 교반한 후, 교반에 이용한 비드를 여과에 의해 제거하여, 수지바니시를 얻었다.
얻어진 수지 바니시를 기재 필름(데이진 듀퐁 필름 가부시끼가이샤 제조, 상품명 「퓨렉스 A53」)에 소형 정밀 도공 장치(야스이 세이끼 제조)로 도공하고, 클린 오븐(에스펙 가부시끼가이샤 제조) 중 70℃에서 10분간 건조하여, 필름상 접착제를 제작하였다.
(실시예 2 내지 3 및 비교예 1 내지 6)
사용한 원재료의 조성을 하기의 표 1과 같이 변경한 것을 제외하고는, 실시예 1과 동일하게 하여 실시예 2 내지 3 및 비교예 1 내지 6의 필름상 접착제를 제작하였다.
이하, 실시예 및 비교예에서 얻어진 필름상 접착제의 평가 방법을 나타낸다.
<260℃에서의 탄성률의 측정>
필름상 접착제를 소정의 크기(세로 37 mm×가로 4 mm×두께 0.13 mm)로 잘라내고, 클린 오븐(에스펙 가부시끼가이샤 제조) 중 180℃에서 3시간 유지하여 경화하였다. 경화 후, 점탄성 측정 장치(레오메트릭스(Rheometrics) 제조, 상품명 「RASII」)를 이용하여, 내리플로우성의 평가시의 리플로우로의 도달 온도인 260℃에서의 탄성률을 측정하였다. 측정은, 온도 범위 -30 내지 270℃, 승온 속도 5℃/분, 측정 파장 10 Hz로 행하였다.
<흡습 후의 260℃에서의 접착력의 측정>
필름상 접착제를 소정의 크기(세로 5 mm×가로 5 mm×두께 0.025 mm)로 잘라내고, 실리콘칩(세로 5 mm×가로 5 mm×두께 0.725 mm, 산화막 코팅)에 60℃에서 첩부하고, 열압착 시험기(히타치 카세이 테크노 플랜트 가부시끼가이샤 제조)를 이용하여 납땜 레지스트(타이요 잉크 제조, 상품명 「AUS308」)가 코팅된 유리 에폭시 기판(두께 0.02 mm)에 압착하였다(압착 조건: 필름상 접착제의 도달 온도 180℃/10초간/0.5 MPa, 이어서 필름상 접착제의 도달 온도 245℃/10초간/0.5 MPa). 이어서, 클린 오븐(에스펙 가부시끼가이샤 제조) 중에서 후경화하였다(180℃/3시간). 그 후, 85℃, 상대 습도 60％의 항온 항습기(에스펙 가부시끼가이샤 제조, 상품명 「PR-2KP」)에 48시간 방치하고, 취출 후, 260℃의 핫 플레이트 상에서 접착력 측정 장치(DAGE사 제조, 만능형 본드 테스터 DAGE4000형)를 사용하여 기판으로부터의 툴 높이 0.05 mm, 툴 속도 0.05 mm/초의 조건으로 측정하였다.
<초기 접속성의 평가>
제작한 필름상 접착제를 소정의 크기(세로 8 mm×가로 8 mm×두께 0.025 mm)로 잘라내고, 유리 에폭시 기판(유리 에폭시 기재: 420 ㎛ 두께, 구리 배선: 9 ㎛두께, 80 ㎛ 피치) 상에 첩부하고, 땜납 범프 부착 반도체칩(칩 크기: 세로 7 mm×가로 7 mm×높이 0.15 mm, 범프: 구리 필러(pillar) 및 땜납, 80 ㎛ 피치)를 플립 칩 실장 장치 「FCB3」(파나소닉 제조, 상품명)으로 실장하였다(실장 조건: 필름상 접착제의 도달 온도 180℃, 10초간, 0.5 MPa, 이어서 필름상 접착제의 도달 온도 245℃, 10초간, 0.5 MPa). 이에 따라, 도 4와 마찬가지로 상기 유리 에폭시 기판과, 땜납 범프 부착 반도체칩이 데이지 체인 접속된 반도체 장치를 얻었다.
얻어진 반도체 장치의 접속 저항값을 멀티미터(어드반테스트(ADVANTEST) 제조, 상품명 「R6871E」)를 이용하여 측정함으로써, 실장 후의 초기 도통의 가부를 평가하였다. 접속 저항값이 11 내지 14Ω인 경우를 접속성 양호 「A」로 하고, 그 이외의 접속 저항값인 경우 또는 접속 불량(Open)이 발생하여 저항값이 표시되지 않은 경우를 「B」로 하여 평가하였다.
<내리플로우성의 평가>
상술한 반도체 장치를 밀봉재(히타치 가세이 고교 가부시끼가이샤 제조, 상품명 「CEL9700HF10K」)를 이용하여 180℃, 6.75 MPa, 90초간의 조건으로 소정의 형상으로 몰드하고, 클린 오븐(에스펙 가부시끼가이샤 제조) 중 175℃에서 5시간 경화시켜 패키지를 얻었다. 이어서, 이 패키지를 JEDEC 레벨(level) 2 조건으로 고온 흡습 후, IR 리플로우로(후루카와 일렉트릭(FURUKAWA ELECTRIC) 제조, 상품명 「SALAMANDER」)에 패키지를 통과시켰다. 리플로우 후의 패키지의 접속성을 후술하는 초기 접속성의 평가와 동일한 방법으로 평가하여, 내리플로우성의 평가로 하였다. 박리가 없고, 접속 양호한 경우를 「A」, 박리나 접속 불량이 발생하여 저항값이 표시되지 않은 경우를 「B」로 하였다.
<접속 신뢰성의 평가(내TCT 평가)>
상술한 반도체 장치를 밀봉재(히타치 가세이 고교 가부시끼가이샤 제조, 상품명 「CEL9700HF10K」)를 이용하여 180℃, 6.75 MPa, 90초간의 조건으로 소정의 형상으로 몰드하고, 클린 오븐(에스펙 가부시끼가이샤 제조) 중 175℃에서 5시간 경화시켜 패키지를 얻었다. 이어서, 이 패키지를 냉열 사이클 시험기(ETAC 제조, THERMAL SHOCK CHAMBER NT1200) 내에 방치하고, 1 mA의 전류를 흘려 25℃ 2분간/-55℃ 15분간/25℃ 2분간/125℃ 15분간/25℃ 2분간을 1 사이클로 하여 접속 저항을 측정하고, 1000 사이클 반복한 후의 접속 저항의 변화를 평가하였다. 초기의 저항값 파형에 비해 1000 사이클 후에도 큰 변화가 없었던 경우를 「A」, 1Ω 이상의 차가 발생한 경우를 「B」로 하였다.
<절연 신뢰성의 평가(내HAST 평가)>
제작한 필름상 접착제를 소정의 크기(세로 10 mm×가로 5 mm×두께 25 ㎛)로 잘라내고, 폴리이미드 기판 상에 배선 구리 배선을 형성한 빗형 전극 기판(배선 피치: 0.05 mm)에 첩부하고, 도 5에 도시한 바와 같이 빗형 전극 (90)이 형성된 기판 (20) 상에 필름상 접착제 (40)이 적층된 샘플을 제작하였다. 또한, 도 5에서는, 편의상 필름상 접착제의 도시를 생략하였다. 이어서, 샘플을 클린 오븐(에스펙 가부시끼가이샤 제조) 중 185℃에서 3시간 유지하여 경화하였다. 경화 후, 각 샘플을 취출하고, 가속 수명 시험 장치(히라야마(HIRAYAMA)사 제조, 상품명 「PL-422R8」, 조건: 130℃/상대 습도 85％/200시간/5 V 인가)에 설치하여 절연 저항을 측정하였다. 200시간을 통과시켜 절연 저항이 108Ω 이상인 경우를 「A」, 108Ω 미만인 경우를 「B」로 하여 평가하였다.
각 실시예 및 비교예의 접착제 조성물의 원재료의 조성(단위: 질량부)을 표 1에, 각 시험 결과를 표 2에 나타낸다.
Figure 112013102305740-pat00014
Figure 112013102305740-pat00015
아크릴계 표면 처리 충전재를 이용한 실시예 1 내지 3은 흡습 후의 260℃에서의 접착력이 높고, 내리플로우성, 내TCT성 및 내HAST성 중 어떠한 특성도 우수하다는 것이 확인되었다.
10…반도체칩, 15…배선(접속부), 20…기판(배선 회로 기판), 30…접속 범프, 32…범프(접속부), 34…관통 전극, 40…접착제 조성물(필름상 접착제), 50…인터포저, 60…납땜레지스트, 90…빗형 전극, 100, 200, 300, 400, 500, 600…반도체 장치.

Claims (10)

  1. 에폭시 수지와, 경화제와, 하기 화학식 (1)로 표시되는 기를 갖는 화합물로 표면 처리된 충전재와, 중량 평균 분자량이 10000 이상이며, 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리카르보디이미드 수지, 시아네이트에스테르 수지, 아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지 및 아크릴 고무 중에서 선택되는 고분자 성분을 함유하는 접착제 조성물.
    Figure 112016110867385-pat00016

    [화학식 (1) 중, R1은 수소 원자 또는 탄소수 1 또는 2의 알킬기를 나타내고, R2는 탄소수 1 내지 30의 알킬렌기를 나타냄]
  2. 제1항에 있어서, 상기 화합물이 하기 화학식 (2)로 표시되는 화합물인 접착제 조성물.
    Figure 112013102305740-pat00017

    [화학식 (2) 중, R1은 수소 원자 또는 탄소수 1 또는 2의 알킬기를 나타내고, R2는 탄소수 1 내지 30의 알킬렌기를 나타내고, R3은 탄소수 1 내지 30의 알킬기를 나타냄]
  3. 에폭시 수지와, 경화제와, 하기 화학식 (1)로 표시되는 기를 갖는 충전재와, 중량 평균 분자량이 10000 이상이며, 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리카르보디이미드 수지, 시아네이트에스테르 수지, 아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지 및 아크릴 고무 중에서 선택되는 고분자 성분을 함유하는 접착제 조성물.
    Figure 112016110867385-pat00018

    [화학식 (1) 중, R1은 수소 원자 또는 탄소수 1 또는 2의 알킬기를 나타내고, R2는 탄소수 1 내지 30의 알킬렌기를 나타냄]
  4. 삭제
  5. 제1항 또는 제3항에 있어서, 상기 고분자 성분의 중량 평균 분자량이 30000 이상이고, 유리 전이 온도가 100 ℃ 이하인 접착제 조성물.
  6. 제1항 또는 제3항에 있어서, 플럭스 활성제를 더 함유하는 접착제 조성물.
  7. 제1항 또는 제3항에 있어서, 형상이 필름상인 접착제 조성물.
  8. 반도체칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치 또는 복수의 반도체칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서,
    상기 접속부를 제1항 또는 제3항에 기재된 접착제 조성물을 이용하여 밀봉하는 공정을 구비하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 접속부가 금, 은, 구리, 니켈, 주석 및 납으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 함유하는 제조 방법.
  10. 제8항에 기재된 제조 방법에 의해 얻어지는 반도체 장치.
KR1020137029828A 2010-09-30 2011-09-29 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치 KR101728203B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010221377 2010-09-30
JPJP-P-2010-221377 2010-09-30
PCT/JP2011/072462 WO2012043764A1 (ja) 2010-09-30 2011-09-29 接着剤組成物、半導体装置の製造方法及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020137009904A Division KR101455951B1 (ko) 2010-09-30 2011-09-29 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130143667A KR20130143667A (ko) 2013-12-31
KR101728203B1 true KR101728203B1 (ko) 2017-04-18

Family

ID=45893201

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137029828A KR101728203B1 (ko) 2010-09-30 2011-09-29 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치
KR1020137009904A KR101455951B1 (ko) 2010-09-30 2011-09-29 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137009904A KR101455951B1 (ko) 2010-09-30 2011-09-29 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
JP (2) JP5373192B2 (ko)
KR (2) KR101728203B1 (ko)
CN (2) CN103222040B (ko)
TW (2) TW201414795A (ko)
WO (1) WO2012043764A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012043764A1 (ja) * 2010-09-30 2012-04-05 日立化成工業株式会社 接着剤組成物、半導体装置の製造方法及び半導体装置
JP2013221122A (ja) * 2012-04-18 2013-10-28 Mitsubishi Chemicals Corp 三次元積層型半導体装置用の層間充填剤組成物およびその塗布液
JP2013221121A (ja) * 2012-04-18 2013-10-28 Mitsubishi Chemicals Corp 三次元積層型半導体装置用の層間充填剤組成物塗布液
JP6239500B2 (ja) * 2012-04-26 2017-11-29 古河電気工業株式会社 フィルム状接着剤用組成物及びその製造方法、フィルム状接着剤、並びに、フィルム状接着剤を用いた半導体パッケージ及びその製造方法
JP6065495B2 (ja) * 2012-09-25 2017-01-25 東レ株式会社 電子部品およびパワー半導体装置
TWI554530B (zh) * 2012-10-08 2016-10-21 國立臺灣大學 聚合物以及透過該聚合物製備之膠態電解質及其製備方法
CN105308120B (zh) 2013-06-13 2017-10-10 东丽株式会社 树脂组合物、树脂片及其制造方法、以及半导体装置的制造方法
JP6368990B2 (ja) * 2013-06-26 2018-08-08 日本ゼオン株式会社 光学用粘着性組成物の粒子混合物、光学用粘着性組成物、及び、光学用粘着層の製造方法
JP2015030745A (ja) * 2013-07-31 2015-02-16 住友ベークライト株式会社 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2015129247A (ja) * 2014-01-09 2015-07-16 住友ベークライト株式会社 樹脂組成物、接着フィルム、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、ダイシングテープ兼バックグラインドテープ一体型接着シート、および、電子装置
CN106470794A (zh) * 2014-06-19 2017-03-01 阿尔法金属公司 工程残余物焊料膏工艺
KR101990227B1 (ko) * 2014-12-05 2019-06-17 히타치가세이가부시끼가이샤 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
CN105081614B (zh) * 2015-09-07 2017-08-04 东莞市富默克化工有限公司 一种osp预浸剂
JP6477971B2 (ja) * 2016-05-09 2019-03-06 日立化成株式会社 半導体装置の製造方法
KR102538175B1 (ko) 2016-06-20 2023-06-01 삼성전자주식회사 반도체 패키지
JP2017038081A (ja) * 2016-10-27 2017-02-16 住友ベークライト株式会社 半導体装置
WO2018105125A1 (ja) * 2016-12-09 2018-06-14 日立化成株式会社 組成物、接着剤、焼結体、接合体及び接合体の製造方法
KR102290957B1 (ko) * 2017-03-31 2021-08-20 주식회사 엘지에너지솔루션 이차전지용 바인더 조성물, 이를 포함하는 이차전지용 전극 및 리튬 이차전지
TWI818911B (zh) * 2017-06-21 2023-10-21 日商力森諾科股份有限公司 半導體用接著劑、半導體裝置的製造方法及半導體裝置
KR102558125B1 (ko) * 2017-11-27 2023-07-20 나믹스 가부시끼가이샤 필름상 반도체 봉지재
TW202033708A (zh) * 2018-10-02 2020-09-16 日商日立化成股份有限公司 半導體用接著劑、半導體裝置的製造方法及半導體裝置
WO2022120715A1 (zh) * 2020-12-10 2022-06-16 深圳先进技术研究院 一种绝缘胶膜材料及其制备方法和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005068258A (ja) 2003-08-22 2005-03-17 Denki Kagaku Kogyo Kk 球状アルミナ粉末及びその用途
WO2008032620A1 (fr) 2006-09-13 2008-03-20 Sumitomo Bakelite Co., Ltd. Dispositif à semi-conducteurs
JP2008085264A (ja) 2006-09-29 2008-04-10 Sumitomo Bakelite Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005325210A (ja) * 2004-05-13 2005-11-24 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2006193666A (ja) * 2005-01-14 2006-07-27 Sumitomo Bakelite Co Ltd 半導体用接着フィルム、半導体用接着フィルム付きキャリア材料および半導体装置
CN101794638B (zh) * 2006-07-21 2012-06-06 日立化成工业株式会社 电路连接材料、电路部件的连接结构及电路部件的连接方法
JP2008174624A (ja) * 2007-01-17 2008-07-31 Admatechs Co Ltd 表面処理無機粉体
JP5309886B2 (ja) * 2007-10-22 2013-10-09 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置の製造方法及び半導体装置
WO2012043764A1 (ja) * 2010-09-30 2012-04-05 日立化成工業株式会社 接着剤組成物、半導体装置の製造方法及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005068258A (ja) 2003-08-22 2005-03-17 Denki Kagaku Kogyo Kk 球状アルミナ粉末及びその用途
WO2008032620A1 (fr) 2006-09-13 2008-03-20 Sumitomo Bakelite Co., Ltd. Dispositif à semi-conducteurs
JP2008085264A (ja) 2006-09-29 2008-04-10 Sumitomo Bakelite Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP5373192B2 (ja) 2013-12-18
TWI424038B (zh) 2014-01-21
KR20130143667A (ko) 2013-12-31
JPWO2012043764A1 (ja) 2014-02-24
CN103642441A (zh) 2014-03-19
KR20130133762A (ko) 2013-12-09
CN103222040B (zh) 2015-12-02
WO2012043764A1 (ja) 2012-04-05
TW201414795A (zh) 2014-04-16
TW201229176A (en) 2012-07-16
CN103222040A (zh) 2013-07-24
KR101455951B1 (ko) 2014-10-28
CN103642441B (zh) 2015-05-13
JP2012149266A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
KR101728203B1 (ko) 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치
JP5577640B2 (ja) 半導体装置の製造方法
JP5569576B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP5881931B2 (ja) 接着剤組成物及びそれを用いた半導体装置の製造方法、半導体装置
JP5578174B2 (ja) 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP5659946B2 (ja) 半導体封止用接着剤及びその製造方法、並びに半導体装置
JP5922060B2 (ja) 半導体装置の製造方法
KR101464454B1 (ko) 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치
JP5641067B2 (ja) 半導体封止用フィルム状接着剤
JP5857462B2 (ja) 半導体封止用接着剤、半導体装置の製造方法及び半導体装置
JP5881927B2 (ja) 半導体封止用接着剤、半導体封止用フィルム状接着剤、半導体装置の製造方法、および半導体装置
JP5263050B2 (ja) 接着剤組成物及びそれを用いた半導体装置の製造方法、半導体装置
JP5671778B2 (ja) 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
JP5397526B2 (ja) 半導体装置の製造方法
JP2019165125A (ja) 半導体用フィルム状接着剤

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant