KR101990227B1 - 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법 - Google Patents

반도체용 접착제, 및, 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101990227B1
KR101990227B1 KR1020177014863A KR20177014863A KR101990227B1 KR 101990227 B1 KR101990227 B1 KR 101990227B1 KR 1020177014863 A KR1020177014863 A KR 1020177014863A KR 20177014863 A KR20177014863 A KR 20177014863A KR 101990227 B1 KR101990227 B1 KR 101990227B1
Authority
KR
South Korea
Prior art keywords
semiconductor
adhesive
semiconductor device
chip
semiconductor chip
Prior art date
Application number
KR1020177014863A
Other languages
English (en)
Other versions
KR20170081208A (ko
Inventor
카즈타카 혼다
아키라 나가이
마코토 사토
코이치 차바나
케이시 오노
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20170081208A publication Critical patent/KR20170081208A/ko
Application granted granted Critical
Publication of KR101990227B1 publication Critical patent/KR101990227B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J4/00—Adhesives based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; adhesives, based on monomers of macromolecular compounds of groups C09J183/00 - C09J183/16
    • C09J4/06—Organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond in combination with a macromolecular compound other than an unsaturated polymer of groups C09J159/00 - C09J187/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D4/00—Coating compositions, e.g. paints, varnishes or lacquers, based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; Coating compositions, based on monomers of macromolecular compounds of groups C09D183/00 - C09D183/16
    • C09D4/06—Organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond in combination with a macromolecular compound other than an unsaturated polymer of groups C09D159/00 - C09D187/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08—Macromolecular additives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에 있어서 상기 접속부의 봉지(封止)에 사용되는 반도체용 접착제로서, (메타)아크릴 화합물 및 경화제를 함유하고, 200℃에서 5초 유지했을 때의 경화 반응률이 80% 이상인, 반도체용 접착제.

Description

반도체용 접착제, 및, 반도체 장치 및 그 제조 방법{SEMICONDUCTOR ADHESIVE, AND SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은, 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법에 관한 것이다.
종래, 반도체 칩과 기판을 접속하기 위해서는 금 와이어 등의 금속 세선(細線)을 사용하는 와이어-본딩 방식이 널리 적용되어 왔다. 그리고, 반도체 장치에 대한 고기능·고집적화·고속화 등의 요구에 대응하기 위해, 반도체 칩 또는 기판에 범프라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판 간에 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 보급되고 있다.
플립 칩 접속 방식으로서는, 땜납, 주석, 금, 은, 구리 등을 사용하여 금속 접합시키는 방법, 초음파 진동을 인가하여 금속 접합시키는 방법, 수지의 수축력에 의해 기계적 접촉을 유지하는 방법 등이 알려져 있다. 접속부의 신뢰성의 관점에서, 땜납, 주석, 금, 은, 구리 등을 사용하여 금속 접합시키는 방법이 일반적이다.
예를 들면, 반도체 칩과 기판 간의 접속에 있어서는, BGA(Ball　Grid　Array), CSP(Chip　Size　Package) 등에 활발히 사용되고 있는 COB(Chip　On　Board) 형태의 접속 방식도 플립 칩 접속 방식이다. 또한, 플립 칩 접속 방식은, 반도체 칩 상에 범프 또는 배선을 형성하고, 반도체 칩 간에 접속하는 COC(Chip　On　Chip)형의 접속 방식에도 널리 사용되고 있다(예를 들면, 하기 특허문헌 1 참조).
더욱 소형화, 박형화 또는 고기능화가 강하게 요구된 패키지에서는, 상술한 접속 방식을 적층 또는 다단화(多段化)한 칩 스택형 패키지 및 POP(Package　On　Package)；TSV(Through-Silicon　Via) 등도 널리 보급되기 시작하고 있다. 평면상(平面狀)이 아니라 입체상(立體狀)으로 배치함으로써 패키지를 작게 할 수 있다는 점에서, 이들 기술은 다용(多用)되며, 반도체의 성능의 향상, 노이즈 저감, 실장(實裝) 면적의 삭감, 및, 전력 절약화에도 유효하여, 차세대의 반도체 배선 기술로서 주목받고 있다.
특허문헌 1 : 일본공개특허 특개2008-294382호 공보
플립 칩 패키지에서는, 최근, 고기능화 및 고집적화가 더욱 진행되고 있지만, 고기능화 및 고집적화됨에 따라 배선 간의 피치가 좁아지는 점에서 접속 신뢰성이 저하되기 쉬워지고 있다.
또한, 최근, 생산성을 향상시키는 관점에서, 플립 칩 패키지의 조립시의 압착 시간을 단시간화하는 것이 요구되고 있다. 이 경우, 압착 중에 반도체용 접착제가 충분히 경화되지 않으면, 접속부를 충분히 보호할 수 없고, 압착 시의 압력이 개방되었을 때에 접속 불량이 발생한다. 또한, 접속부에 땜납이 사용되고 있는 경우에는, 압착 중에, 땜납 용융 온도보다 저온의 온도 영역에서 충분히 반도체용 접착제가 경화되어 있지 않으면, 압착 시의 온도가 땜납 용융 온도에 도달했을 때에 땜납의 비산 또는 유동이 발생하여 접속 불량이 생긴다. 그 때문에, 이들 접속 불량을 억제하기 위해서 뛰어난 접속 신뢰성이 요구되고 있다.
따라서, 본 발명은, 압착 시간이 단시간이어도 접속 신뢰성이 뛰어난 반도체용 접착제를 제공하는 것을 목적으로 한다. 또한, 본 발명은, 압착 시간이 단시간이어도 접속 신뢰성이 뛰어난 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다. 또한, 본 발명은, 상기 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에 관련되는 반도체용 접착제는, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에 있어서 상기 접속부의 봉지(封止)에 사용되는 반도체용 접착제로서, (메타)아크릴 화합물 및 경화제를 함유하고, 200℃에서 5초 유지했을 때의 경화 반응률이 80% 이상이다.
본 발명에 관련되는 반도체용 접착제는, 압착 시간이 단시간이어도 접속 신뢰성이 뛰어나다. 본 발명에 관련되는 반도체용 접착제에 의하면, 압착 시간의 단시간화가 가능하므로, 생산성을 향상시킬 수 있다. 또한, 본 발명에 관련되는 반도체용 접착제에 의하면, 플립 칩 패키지를 용이하게 고기능화 및 고집적화할 수 있다.
그런데, 종래의 반도체용 접착제에서는, 반도체용 접착제가 충분히 경화되어 있지 않는 상태에서 고온 압착되면, 보이드(void)가 발생되는 경우가 있다. 이에 대하여, 본 발명에 관련되는 반도체용 접착제에 의하면, 단시간에 충분히 경화가 가능하므로, 보이드의 발생을 용이하게 억제할 수 있다.
또한, 최근, 접속부의 금속으로서는, 저비용화를 목적으로, 부식하기 어려운 금 등에서, 땜납, 구리 등으로 옮겨가고 있다. 또한, 배선 및 범프의 표면 처리에 관해서도, 저비용화를 목적으로, 부식하기 어려운 금 등에서, 땜납, 구리, OSP(Organic　Solderability　Preservative) 처리 등으로 옮겨가고 있다. 플립 칩 패키지에서는, 협(狹)피치 및 다(多)핀화에 더하여 이와 같은 저비용화가 진행되고 있기 때문에, 부식되어 절연성이 저하되기 쉬운 금속이 사용되는 경향이 있어, 절연 신뢰성이 저하되기 쉽다. 이에 대하여, 본 발명에 관련되는 반도체용 접착제에 의하면, 절연 신뢰성이 저하되는 것을 억제할 수 있다.
상기 반도체용 접착제는, 중량평균분자량 10000 이상의 고분자 성분을 더 함유하는 것이 바람직하다. 상기 반도체용 접착제는, 상기 고분자 성분의 중량평균분자량이 30000 이상이며, 상기 고분자 성분의 유리전이온도가 100℃ 이하인 태양(態樣)이 바람직하다.
상기 반도체용 접착제는, 필름상(狀)이어도 된다.
상기 (메타)아크릴 화합물은, 25℃에서 고형(固形)인 것이 바람직하다.
상기 경화제는, 열라디칼 발생제인 것이 바람직하다. 상기 경화제는, 과산화물인 것이 바람직하다.
본 발명에 관련되는 반도체 장치의 제조 방법의 제1 실시형태는, 본 발명에 관련되는 반도체용 접착제를 사용한다. 이와 같은 제조 방법에 의하면, 접속 신뢰성이 뛰어난 많은 반도체 장치를 단시간에 제조할 수 있다.
본 발명에 관련되는 반도체 장치의 제1 실시형태는, 제1 실시형태에 관련되는 반도체 장치의 제조 방법에 의해 얻어진다.
본 발명에 관련되는 반도체 장치의 제조 방법의 제2 실시형태는, 반도체용 접착제를 사이에 개재하여 반도체 칩 및 배선 회로 기판을 서로 접속함과 동시에 상기 반도체 칩 및 전기 배선 회로 기판의 각각의 접속부를 서로 전기적으로 접속하여 반도체 장치를 얻는 공정, 또는, 반도체용 접착제를 사이에 개재하여 복수의 반도체 칩을 서로 접속함과 동시에 상기 복수의 반도체 칩의 각각의 접속부를 서로 전기적으로 접속하여 반도체 장치를 얻는 공정을 구비하는 반도체 장치의 제조 방법으로서, 상기 반도체용 접착제가 (메타)아크릴 화합물 및 경화제를 함유하고, 200℃에서 5초 유지했을 때의 상기 반도체용 접착제의 경화 반응률이 80% 이상이다.
제2 실시형태에 관련되는 반도체 장치의 제조 방법은, 압착 시간이 단시간이어도 접속 신뢰성이 뛰어나다. 이와 같은 제조 방법에 의하면, 접속 신뢰성이 뛰어난 많은 반도체 장치를 단시간에 제조할 수 있다. 또한, 제2 실시형태에 관련되는 반도체 장치의 제조 방법에 의하면, 플립 칩 패키지를 용이하게 고기능화 및 고집적화할 수 있다.
그런데, 종래의 반도체 장치의 제조 방법에서는, 반도체용 접착제가 충분히 경화되어 있지 않은 상태에서 고온 압착되면, 보이드가 발생되는 경우가 있다. 이에 대하여, 제2 실시형태에 관련되는 반도체 장치의 제조 방법에 의하면, 반도체용 접착제가 단시간에 충분히 경화가 가능하므로, 보이드의 발생을 용이하게 억제할 수 있다.
또한, 최근, 접속부의 금속으로서는, 저비용화를 목적으로, 부식하기 어려운 금 등에서, 땜납, 구리 등으로 옮겨가고 있다. 또한, 배선 및 범프의 표면 처리에 관해서도, 저비용화를 목적으로, 부식하기 어려운 금 등에서, 땜납, 구리, OSP(Organic　Solderability　Preservative) 처리 등으로 옮겨가고 있다. 플립 칩 패키지에서는, 협피치 및 다핀화에 더하여 이와 같은 저비용화가 진행되고 있기 때문에, 부식되어 절연성이 저하되기 쉬운 금속이 사용되는 경향이 있어, 절연 신뢰성이 저하되기 쉽다. 이에 대하여, 제2 실시형태에 관련되는 반도체 장치의 제조 방법에 의하면, 절연 신뢰성이 저하되는 것을 억제할 수 있다.
제2 실시형태에 관련되는 반도체 장치의 제조 방법에 있어서, 상기 반도체용 접착제는, 중량평균분자량 10000 이상의 고분자 성분을 더 함유하는 것이 바람직하다. 상기 반도체용 접착제는, 상기 고분자 성분의 중량평균분자량이 30000 이상이며, 상기 고분자 성분의 유리전이온도가 100℃ 이하인 태양이 바람직하다. 상기 반도체용 접착제는, 필름상이어도 된다.
제2 실시형태에 관련되는 반도체 장치의 제조 방법은, 상기 접속부를 서로 금속 접합에 의해 접속하는 태양이어도 된다.
제2 실시형태에 관련되는 반도체 장치의 제조 방법에 있어서, 상기 (메타)아크릴 화합물은, 25℃에서 고형인 것이 바람직하다.
제2 실시형태에 관련되는 반도체 장치의 제조 방법에 있어서, 상기 경화제는, 열라디칼 발생제인 것이 바람직하다. 상기 경화제는, 과산화물인 것이 바람직하다.
본 발명에 관련되는 반도체 장치의 제2 실시형태는, 제2 실시형태에 관련되는 반도체 장치의 제조 방법에 의해 얻어진다.
본 발명에 의하면, 압착 시간이 단시간이어도 접속 신뢰성이 뛰어난 반도체용 접착제를 제공할 수 있다. 또한, 본 발명에 의하면, 이와 같은 반도체용 접착제를 사용한 반도체 장치 및 그 제조 방법을 제공할 수 있다. 본 발명에 의하면, 압착 시간이 단시간이어도 접속 신뢰성이 뛰어난 반도체 장치의 제조 방법, 및, 해당 제조 방법에 의해 얻어지는 반도체 장치를 제공할 수 있다. 본 발명은, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에 있어서의 상기 접속부의 봉지에의 반도체용 접착제의 응용을 제공할 수 있다.
[도 1] 본 발명에 관련되는 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
[도 2] 본 발명에 관련되는 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
[도 3] 본 발명에 관련되는 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
[도 4] 본 발명에 관련되는 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
이하, 본 발명의 실시형태에 관하여 상세히 설명한다. 또한, 본 명세서에 있어서, 「(메타)아크릴」이란, 아크릴 또는 그것에 대응하는 메타크릴을 의미한다. 「(메타)아크릴레이트」 등의 다른 유사한 표현에 있어서도 동일하다. 또한, 조성물 중의 각 성분의 함유량은, 조성물 중에 각 성분에 해당하는 물질이 복수 존재하는 경우, 특별히 단정짓지 않는 이상, 조성물 중에 존재하는 해당 복수의 물질의 합계량을 의미한다. 「A 또는 B」란, A 및 B 중 어느 한쪽을 포함하고 있으면 되고, 양쪽 모두 포함하고 있어도 된다.
＜반도체용 접착제＞
본 실시형태에 관련되는 반도체용 접착제는, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에 있어서 상기 접속부의 봉지에 사용되는 반도체 봉지용 접착제로서 사용할 수 있다. 본 실시형태에 관련되는 반도체용 접착제는, (a)(메타)아크릴 화합물 및 (b) 경화제를 함유한다. 본 실시형태에 관련되는 반도체용 접착제를 200℃에서 5초 유지했을 때의 경화 반응률은, 80% 이상이다.
((a)성분：(메타)아크릴 화합물)
(a)성분은, 분자 내에 1개 이상의 (메타)아크릴기((메타)아크릴로일기)를 가지는 화합물이면 특별히 제한은 없고, 예를 들면, 비스페놀 A형, 비스페놀 F형, 나프탈렌형, 페놀노볼락형, 크레졸노볼락형, 페놀아랄킬형, 비페닐형, 트리페닐메탄형, 디시클로펜타디엔형, 플루오렌형, 아다만탄형 또는 이소시아눌산형의 골격을 함유하는 (메타)아크릴 화합물；각종 다관능 (메타)아크릴 화합물(상기 골격을 함유하는 (메타)아크릴 화합물을 제외하다) 등을 사용할 수 있다. 다관능 (메타)아크릴 화합물로서는, 펜타에리트리톨트리(메타)아크릴레이트, 디펜타에리트리톨펜타(메타)아크릴레이트, 트리메틸올프로판디(메타)아크릴레이트 등을 들 수 있다. (a)성분은, 내열성이 뛰어난 관점에서, 비스페놀 A형 골격, 비스페놀 F형 골격, 나프탈렌형 골격, 플루오렌형 골격, 아다만탄형 골격, 이소시아눌산형골격 함유 (메타)아크릴레이트가 바람직하다. (a)성분은, 1종 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
(a)성분의 함유량은, 경화 성분이 적게 되는 것이 억제되어, 경화 후의 수지의 유동을 충분히 제어하기 쉬운 관점에서, 반도체용 접착제의 전량(고형분 전체)을 기준으로 하여, 10질량% 이상이 바람직하고, 15질량% 이상이 보다 바람직하다. (a)성분의 함유량은, 경화물이 너무 단단해지는 것이 억제되어, 패키지의 휨이 커지는 것이 억제되기 쉬운 경향이 있는 관점에서, 반도체용 접착제의 전량(고형분 전체)을 기준으로 하여, 50질량% 이하가 바람직하고, 40질량% 이하가 보다 바람직하다. 이들 관점에서, (a)성분의 함유량은, 반도체용 접착제의 전량(고형분 전체)을 기준으로 하여, 10∼50질량%가 바람직하고, 15∼40질량%가 보다 바람직하다.
(a)성분은, 실온(25℃)에서 고형인 것이 바람직하다. 액상에 비해 고형인 ㅉ쪽이, 보이드가 발생되기 어렵고, 또한, 경화 전(B스테이지)의 반도체용 접착제의 점성(택(tack))이 작아 취급성이 뛰어나다. 실온(25℃)에서 고형인 (a)성분으로서는, 비스페놀 A형 골격, 플루오렌형 골격, 아다만탄형 골격, 이소시아눌산형골격 함유 (메타)아크릴레이트 등을 들 수 있다.
(a)성분에 있어서의 (메타)아크릴기의 관능기수는, 3 이하가 바람직하다. 관능기수가 3 이하이면, 관능기수가 많아지는 것이 억제되어, 단시간에서의 경화가 충분히 진행되기 쉬우므로, 경화 반응률이 저하되는 것을 억제하기 쉽다(관능기수가 많은 경우, 경화의 네트워크가 급속히 진행되어, 미반응기가 잔존하는 경우가 있다).
(a)성분의 평균 분자량은, 10000보다 작은 것이 바람직하고, 5000 이하인 것이 보다 바람직하다. 분자량이 작은 편이 반응하기 쉽고, 반응률이 높다.
((b)성분：경화제)
(b)성분으로서는, (a)성분의 경화제로서 기능하면 특별히 제한은 없다. 경화계로서는 라디칼 중합이 바람직하다. (b)성분으로서는, 라디칼 발생제가 바람직하다. 라디칼 발생제로서는, 열라디칼 발생제(열에 의한 라디칼 발생제), 광라디칼 발생제(광에 의한 라디칼 발생제) 등을 들 수 있다. (b)성분으로서는, 취급성이 뛰어난 관점에서, 열라디칼 발생제가 바람직하다. (b)성분은, 1종 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
열라디칼 발생제로서는, 아조 화합물, 과산화물(유기 과산화물 등) 등을 들 수 있다. 열라디칼 발생제로서는, 취급성 및 보존 안정성이 뛰어난 관점에서, 과산화물이 바람직하고, 유기 과산화물이 보다 바람직하다. 유기 과산화물로서는, 케톤퍼옥사이드, 퍼옥시케탈, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 디아실퍼옥사이드, 퍼옥시디카보네이트, 퍼옥시에스테르 등을 들 수 있다. 유기 과산화물로서는, 보존 안정성이 뛰어난 관점에서, 하이드로퍼옥사이드, 디알킬퍼옥사이드 및 퍼옥시 에스테르로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하다. 또한, 유기 과산화물로서는, 내열성이 뛰어난 관점에서, 하이드로퍼옥사이드 및 디알킬퍼옥사이드로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하다. 디알킬퍼옥사이드로서는, 디큐밀 과산화물, 디-tert-부틸 과산화물 등을 들 수 있다.
(b)성분의 함유량은, 충분히 경화가 진행되기 쉬운 관점에서, (a)성분 100질량부에 대하여, 0.5질량부 이상이 바람직하고, 1질량부 이상이 보다 바람직하다. (b)성분의 함유량은, 경화가 급격하게 진행되어 반응점이 많아지는 것이 억제됨으로써, 분자쇄가 짧아지는 것, 및, 미반응기가 잔존하는 것이 억제되므로, 신뢰성의 저하를 억제하기 쉬운 경향이 있는 관점에서, (a)성분 100질량부에 대하여, 10질량부 이하가 바람직하고, 5질량부 이하가 보다 바람직하다. 이들 관점에서, (b)성분의 함유량은, (a)성분 100질량부에 대하여, 0.5∼10질량부가 바람직하고, 1∼5질량부가 보다 바람직하다.
((c)성분：고분자 성분)
본 실시형태에 관련되는 반도체용 접착제는, 고분자 성분((a)성분에 해당하는 화합물, 및, (d)성분에 해당하는 화합물을 제외하다)을 더 함유할 수 있다. (c)성분은, 에폭시 수지, 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리카보디이미드 수지, 시아네이트에스테르 수지, (메타)아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르설폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 아크릴 고무 등을 들 수 있고, 그 중에서도, 내열성 및 필름 형성성이 뛰어난 관점에서, 에폭시 수지, 페녹시 수지, 폴리이미드 수지, (메타)아크릴 수지, 아크릴 고무, 시아네이트에스테르 수지 및 폴리카보디이미드 수지로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하고, 에폭시 수지, 페녹시 수지, 폴리이미드 수지, (메타)아크릴 수지 및 아크릴 고무로 이루어지는 군으로부터 선택되는 적어도 1종이 보다 바람직하다. (c)성분은, 1종 단독 또는 2종 이상의 혼합체 또는 공중합체로서 사용할 수도 있다.
(c)성분과 (a)성분과의 질량비는, 특별히 제한되지 않지만, 하기의 범위인 것이 바람직하다. (a)성분의 함유량은, 경화성이 저하되는 것이 억제되고, 접착력이 저하되는 것이 억제되기 쉬운 관점에서, (c)성분 1질량부에 대하여, 0.01질량부 이상이 바람직하고, 0.05질량부 이상이 보다 바람직하고, 0.1질량부 이상이 더욱 바람직하다. (a)성분의 함유량은, 필름 형성성이 저하되는 것이 억제되기 쉬운 관점에서, (c)성분 1질량부에 대하여, 10질량부 이하가 바람직하고, 5질량부 이하가 보다 바람직하다. 이들 관점에서, (a)성분의 함유량은, (c)성분 1질량부에 대하여, 0.01∼10질량부가 바람직하고, 0.05∼5질량부가 보다 바람직하고, 0.1∼5질량부가 더욱 바람직하다.
(c)성분의 유리전이온도(Tg)는, 반도체용 접착제의 기판 또는 칩에 대한 첩부성(貼付性)이 뛰어난 관점에서, 120℃이하가 바람직하고, 100℃이하가 보다 바람직하고, 85℃이하가 더욱 바람직하다. 이들 범위인 경우에는, 반도체 칩에 형성된 범프, 기판에 형성된 전극 또는 배선 패턴 등의 요철을 반도체용 접착제에 의해 용이하게 매립하는 것이 가능하고(경화 반응이 시작되는 것을 억제하기 쉽고), 기포가 잔존하여 보이드가 발생되는 것을 억제하기 쉬운 경향이 있다. 또한, 상기 Tg란, DSC(퍼킨엘머사제, 상품명：DSC-7형)를 사용하여, 샘플량 10mg, 승온속도 10℃／분, 측정 분위기：공기의 조건에서 측정했을 때의 Tg이다.
(c)성분의 중량평균분자량은, 폴리스티렌 환산으로 10000 이상이 바람직하고, 단독으로 양호한 필름 형성성을 나타내기 위해서, 30000 이상이 보다 바람직하고, 40000 이상이 더욱 바람직하고, 50000 이상이 특히 바람직하다. 중량평균분자량이 10000 이상인 경우에는, 필름 형성성이 저하되는 것을 억제하기 쉬운 경향이 있다. 또한, 본 명세서에 있어서, 중량평균분자량이란, 고속 액체 크로마토그래피(가부시키가이샤 시마즈세이사쿠쇼제, 상품명：C-R4A)를 사용하여, 폴리스티렌 환산으로 측정했을 때의 중량평균분자량을 의미한다. 측정에는, 예를 들면, 하기의 조건을 사용할 수 있다.
검출기：LV4000　UV　Detector(가부시키가이샤 히타치세이사쿠쇼제, 상품명)
펌프：L6000　Pump(가부시키가이샤 히타치세이사쿠쇼제, 상품명)
컬럼：Gelpack　GL-S300MDT-5(합계 2개)(히타치가세이 가부시키가이샤제, 상품명)
용리액：THF/DMF=1/1(용적비)＋LiBr(0.03mol/L)＋H3PO4(0.06mol/L)
유량：1mL/분
((d)성분：필러)
본 실시형태에 관련되는 반도체용 접착제는, 점도 또는 경화물의 물성을 제어하기 위해서, 그리고, 반도체 칩과 기판을 접속했을 때의 보이드의 발생 또는 흡습률의 더 억제를 위해서, 필러를 더 함유해도 된다. (d)성분으로서는, 무기 필러(무기 입자), 수지 필러(수지 입자) 등을 들 수 있다. 무기 필러로서는, 유리, 실리카, 알루미나, 산화티탄, 카본블랙, 마이카, 질화붕소 등의 절연성 무기 필러를 들 수 있고, 그 중에서도, 실리카, 알루미나, 산화티탄 및 질화붕소로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하고, 실리카, 알루미나 및 질화붕소로 이루어지는 군으로부터 선택되는 적어도 1종이 보다 바람직하다. 절연성 무기 필러는 위스커이어도 된다. 위스커로서는, 붕산알루미늄, 티탄산알루미늄, 산화아연, 규산칼슘, 황산마그네슘, 질화붕소 등을 들 수 있다. 수지 필러로서는, 폴리우레탄, 폴리이미드 등을 들 수 있다. 수지 필러는, 무기 필러에 비하여, 260℃ 등의 고온에서 유연성을 부여할 수 있기 때문에, 내(耐)리플로우성 향상에 적절함과 동시에, 유연성 부여가 가능하기 때문에 필름 형성성 향상에도 효과가 있다. (d)성분은, 1종 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. (d)성분의 형상, 입경 및 함유량은 특별히 제한되지 않는다.
절연 신뢰성이 더욱 뛰어난 관점에서, (d)성분은 절연성인 것이 바람직하다. 본 실시형태에 관련되는 반도체용 접착제는, 은 필러, 땜납 필러 등의 도전성의 금속 필러(금속 입자)를 함유하고 있지 않는 것이 바람직하다.
(d)성분의 물성은, 표면 처리에 의해 적절히 조정되어도 된다. (d)성분은, 분산성 또는 접착력이 향상되는 관점에서, 표면 처리를 실시한 필러인 것이 바람직하다. 표면 처리제로서는, 글리시딜계(에폭시계), 아민계, 페닐계, 페닐아미노계, (메타)아크릴계, 비닐계의 화합물 등을 들 수 있다.
표면 처리로서는, 표면 처리를 실시하기 쉬운 점에서, 에폭시실란계, 아미노실란계, 아크릴실란계 등의 실란 화합물에 의한 실란 처리가 바람직하다. 표면 처리제로서는, 분산성, 유동성 및 접착력이 뛰어난 관점에서, 글리시딜계의 화합물, 페닐아미노계의 화합물, 및, (메타)아크릴계의 화합물로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하다. 표면 처리제로서는, 보존 안정성이 뛰어난 관점에서, 페닐계의 화합물, 및, (메타)아크릴계의 화합물로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하다.
(d)성분의 평균 입경은, 플립 칩 접속시의 물려 들어감 방지의 관점에서, 1.5㎛ 이하가 바람직하고, 시인성(투명성)이 뛰어난 관점에서, 1.0㎛ 이하가 보다 바람직하다.
(d)성분의 함유량은, 방열성이 낮아지는 것이 억제되는 관점, 및, 보이드의 발생, 흡습률이 커지는 것 등을 억제하기 쉬운 경향이 있는 관점에서, 반도체용 접착제의 고형분 전체를 기준으로 하여, 30질량% 이상이 바람직하고, 40질량% 이상이 보다 바람직하다. (d)성분의 함유량은, 점도가 높아져 반도체용 접착제의 유동성이 저하되는 것, 및, 접속부에의 필러의 말려 들어감(트래핑(trapping))이 발생되는 것이 억제되기 쉽고, 접속 신뢰성이 저하되는 것을 억제하기 쉬운 경향이 있는 관점에서, 반도체용 접착제의 고형분 전체를 기준으로 하여, 90질량% 이하가 바람직하고, 80질량% 이하가 보다 바람직하다. 이들 관점에서, (d)성분의 함유량은, 반도체용 접착제의 고형분 전체를 기준으로 하여, 30∼90질량%가 바람직하고, 40∼80질량%가 보다 바람직하다.
((e)성분：플럭스제)
본 실시형태에 관련되는 반도체용 접착제는, 플럭스제(즉, 플럭스 활성(산화물 또는 불순물을 제거하는 활성)을 나타내는 플럭스 활성제)를 더 함유할 수 있다. 플럭스제로서는, 비공유 전자쌍을 가지는 함질소 화합물(이미다졸류, 아민류 등), 카복실산류, 페놀류, 알코올류 등을 들 수 있다. 유기산(2-메틸글루탈산 등의 카복실산류 등)은, 알코올류 등에 비하여, 플럭스 활성을 강하게 발현하고, 접속성이 더욱 향상된다.
본 실시형태에 관련되는 반도체용 접착제는, 이온 트랩퍼(ion trapper), 산화방지제, 실란 커플링제, 티탄 커플링제, 레벨링제 등의 첨가제를 더 함유해도 된다. 이들 첨가제는, 1종 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이들 첨가제의 함유량은, 각 첨가제의 효과가 발현되도록 적절히 조정하면 된다.
본 실시형태에 관련되는 반도체용 접착제를 200℃에서 5초 유지했을 때의 경화 반응률은, 80% 이상이며, 90% 이상이 바람직하다. 200℃(땜납 용융 온도 이하)/5초의 경화 반응률이 80%보다 낮으면, 접속시(땜납 용융 온도 이상)에서 땜납이 비산·유동되어 접속 신뢰성이 저하된다. 경화 반응률은, 미경화의 반도체용 접착제 10mg을 알루미늄팬에 넣은 후, DSC(퍼킨엘머사제, 상품명：DSC-7형)를 사용하여 승온속도 20℃／min, 30∼300℃의 온도 범위에서 측정함으로써 얻을 수 있다.
반도체용 접착제가 음이온 중합성의 에폭시 수지(특히, 중량평균분자량 10000 이상의 에폭시 수지)를 함유하면, 경화 반응률을 80% 이상으로 조정하는 것이 용이하다. 에폭시 수지의 함유량이 (a)성분 80질량부에 대하여 20질량부 이하인 것이 바람직하고, 에폭시 수지를 함유하고 있지 않는 것이 보다 바람직하다.
본 실시형태에 관련되는 반도체용 접착제는, 200℃ 이상의 고온에서의 압착이 가능하다. 또한, 땜납 등의 금속을 용융시켜 접속을 형성하는 플립 칩 패키지에서는, 더욱 뛰어난 경화성이 발현된다.
본 실시형태에 관련되는 반도체용 접착제는, 생산성이 향상되는 관점에서, 필름상(필름상 반도체용 접착제)인 것이 바람직하다. 필름상 반도체용 접착제의 제작 방법을 이하에 나타낸다.
우선, (a)성분, (b)성분 및 그 밖의 성분을 유기용매 중에 첨가한 후에 교반혼합, 혼련 등에 의해 용해 또는 분산시켜 수지 니스(varnish)를 조제한다. 그 후, 이형처리를 실시한 기재 필름 상에, 나이프 코터, 롤 코터, 어플리케이터(applicatior), 다이 코터, 콤마 코터 등을 사용하여 수지 니스를 도포한 후, 가열에 의해 유기용매를 감소시켜, 기재 필름 상에 필름상 반도체용 접착제를 형성한다. 또한, 가열에 의해 유기용매를 감소시키기 전에, 수지 니스를 웨이퍼 등에 스핀 코트하여 막을 형성한 후, 용매 건조를 실시하는 방법에 의해 웨이퍼 상에 필름상 반도체용 접착제를 형성해도 된다.
기재 필름으로서는, 유기용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 가지는 것이면 특별히 제한은 없고, 폴리에스테르 필름(예를 들면 폴리에틸렌테레프탈레이트 필름), 폴리프로필렌 필름, 폴리이미드 필름, 폴리에테르이미드필름, 폴리에테르나프탈레이트 필름, 메틸펜텐 필름 등을 들 수 있다. 기재 필름으로서는, 이들 필름 중 1종으로 이루어지는 단층의 것에 한정되지 않고, 2종 이상의 필름으로 이루어지는 다층 필름이어도 된다.
도포 후의 수지 니스로부터 유기용매를 휘발시킬 때의 조건으로서는, 구체적으로는, 50∼200℃, 0.1∼90분간의 가열을 실시하는 것이 바람직하다. 실장 후의 보이드 또는 점도 조정에 영향이 없으면, 유기용매가 1.5질량% 이하까지 휘발되는 조건으로 하는 것이 바람직하다.
＜반도체 장치＞
본 실시형태에 관련되는 반도체 장치에 관하여 설명한다. 본 실시형태에 관련되는 반도체 장치는, 본 실시형태에 관련되는 반도체 장치의 제조 방법에 의해 얻을 수 있다. 본 실시형태에 관련되는 반도체 장치는, 본 실시형태에 관련되는 반도체용 접착제를 사용하여 제조할 수 있다. 본 실시형태에 관련되는 반도체 장치에 있어서의 접속부는, 범프와 배선과의 금속 접합, 및, 범프와 범프와의 금속 접합 중 어느 것이라도 된다. 본 실시형태에 관련되는 반도체 장치에서는, 예를 들면, 반도체용 접착제를 사이에 개재하여 전기적인 접속을 얻는 플립 칩 접속을 사용할 수 있다.
본 실시형태에 관련되는 반도체 장치의 제1 태양은, 서로 대향하는 반도체 칩 및 기판(배선 회로 기판)과, 반도체 칩 및 기판의 서로 대향하는 면에 각각 배치된 접속부(배선, 범프 등)와, 반도체 칩 및 기판 사이에 배치된 봉지 부재를 가지고 있고, 상기 봉지 부재는, 상기 접속부를 봉지하고 있음과 동시에, 본 실시형태에 관련되는 반도체용 접착제 또는 그 경화물을 포함한다. 제1 실시형태에 관련되는 반도체 장치는, 반도체 칩 및 기판의 서로 대향하는 면에 각각 배선이 배치되어 있는 경우, 반도체 칩 및 기판의 상기 배선을 서로 접속하는 범프를 더 가져도 된다.
본 실시형태에 관련되는 반도체 장치의 제2 태양은, 서로 대향하는 제1의 반도체 칩 및 제2의 반도체 칩과, 제1의 반도체 칩 및 제2의 반도체 칩의 서로 대향하는 면에 각각 배치된 접속부(배선, 범프 등)와, 제1의 반도체 칩 및 제2의 반도체 칩 사이에 배치된 봉지 부재를 가지고 있고, 상기 봉지 부재는, 상기 접속부를 봉지하고 있음과 동시에, 본 실시형태에 관련되는 반도체용 접착제 또는 그 경화물을 포함한다. 제2 실시형태에 관련되는 반도체 장치는, 제1의 반도체 칩 및 제2의 반도체 칩의 서로 대향하는 면에 각각 배선이 배치되어 있는 경우, 제1의 반도체 칩 및 제2의 반도체 칩의 상기 배선을 서로 접속하는 범프를 더 가져도 된다.
도 1은, 반도체 장치의 실시형태(반도체 칩 및 기판의 COB형의 접속 태양)를 나타내는 모식 단면도이다. 도 1(a)에 나타내는 바와 같이, 반도체 장치(100)는, 서로 대향하는 반도체 칩(10) 및 기판(배선 회로 기판)(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 배선(15)과, 반도체 칩(10) 및 기판(20)의 배선(15)을 서로 접속하는 접속 범프(30)와, 반도체 칩(10) 및 기판(20) 사이의 공극(空隙)에 틈새 없이 충전된 반도체용 접착제(40)를 가지고 있다. 반도체 칩(10) 및 기판(20)은, 배선(15) 및 접속 범프(30)에 의해 플립 칩 접속되어 있다. 배선(15) 및 접속 범프(30)는, 반도체용 접착제(40)에 의해 봉지되어 있고, 외부 환경으로부터 차단되어 있다.
도 1(b)에 나타내는 바와 같이, 반도체 장치(200)는, 서로 대향하는 반도체 칩(10) 및 기판(20)과, 반도체 칩(10) 및 기판(20)의 서로 대향하는 면에 각각 배치된 범프(32)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 틈새 없이 충전된 반도체용 접착제(40)를 가지고 있다. 반도체 칩(10) 및 기판(20)은, 대향하는 범프(32)가 서로 접속됨으로써 플립 칩 접속되어 있다. 범프(32)는, 반도체용 접착제(40)에 의해 봉지되어 있고, 외부 환경으로부터 차단되어 있다.
도 2는, 반도체 장치의 다른 실시형태(반도체 칩끼리의 COC형의 접속 태양)를 나타내는 모식 단면도이다. 도 2(a)에 나타내는 바와 같이, 반도체 장치(300)는, 2개의 반도체 칩(10)이 배선(15) 및 접속 범프(30)에 의해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(100)와 동일하다. 도 2(b)에 나타내는 바와 같이, 반도체 장치(400)는, 2개의 반도체 칩(10)이 범프(32)에 의해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(200)와 동일하다.
반도체 칩(10)으로서는, 특별히 제한은 없고, 실리콘, 게르마늄 등의 동일 종류의 원소로 구성되는 원소 반도체；갈륨 비소, 인듐인 등의 화합물 반도체 등의 각종 반도체를 사용할 수 있다.
기판(20)으로서는, 배선 회로 기판이면 특별히 제한은 없고, 유리 에폭시, 폴리이미드, 폴리에스테르, 세라믹, 에폭시 수지, 비스말레이미드트리아진, 폴리이미드 등을 주된 성분으로 하는 절연 기판의 표면에 형성된 금속층의 불필요한 곳을 에칭 제거히여 배선(배선 패턴)이 형성된 회로 기판；상기 절연 기판의 표면에 금속 도금 등에 의해 배선(배선 패턴)이 형성된 회로 기판；상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 사용할 수 있다.
배선(15), 범프(32) 등의 접속부는, 주성분으로서 금, 은, 구리, 땜납(주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트 및 주석-구리), 니켈, 주석, 납 등을 함유있고, 복수의 금속을 함유하고 있어도 된다.
배선(배선 패턴)의 표면에는, 금, 은, 구리, 땜납(주된 성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트 및 주석-구리), 주석, 니켈 등을 주된 성분으로 하는 금속층이 형성되어 있어도 된다. 이 금속층은 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 또한, 복수의 금속층이 적층된 구조를 하고 있어도 된다. 구리 및 땜납은, 염가이라는 점에서 일반적으로 사용되고 있다.
범프라고 불리는 도전성 돌기의 재질로서는, 주된 성분으로서 금, 은, 구리, 땜납(주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트 및 주석-구리), 주석, 니켈 등이 사용되고, 단일의 성분만으로 구성되어 있어도 되며, 복수의 성분으로 구성되어 있어도 된다. 또한, 이들 금속이 적층된 구조를 이루도록 형성되어 있어도 된다. 범프는 반도체 칩 또는 기판에 형성되어 있어도 된다. 구리 및 땜납은, 염가이라는 점에서 일반적으로 사용되고 있다.
또한, 도 1 또는 도 2에 나타내는 반도체 장치(패키지)를 적층하여 금, 은, 구리, 땜납(주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트 및 주석-구리), 주석, 니켈 등으로 전기적으로 접속해도 된다. 염가이라는 점에서 일반적으로 사용되고 있는 관점에서, 구리 및 땜납이 바람직하다. 예를 들면, TSV 기술에서 볼 수 있는 바와 같이, 반도체용 접착제를 반도체 칩 사이에 개재하여 플립 칩 접속 또는 적층하고, 반도체 칩을 관통하는 구멍을 형성하여 패턴면의 전극과 연결해도 된다.
도 3은, 반도체 장치의 다른 실시형태(반도체 칩 적층형의 태양(TSV))을 나타내는 모식 단면도이다. 도 3에 나타내는 반도체 장치(500)에서는, 인터포저( interposer)(50) 상에 형성된 배선(15)이 반도체 칩(10)의 배선(15)과 접속 범프(30)를 통하여 접속됨으로써, 반도체 칩(10)과 인터포저(50)는 플립 칩 접속되어 있다. 반도체 칩(10)과 인터포저(50) 사이의 공극에는 반도체용 접착제(40)이 틈새 없이 충전되어 있다. 상기 반도체 칩(10)에 있어서의 인터포저(50)와 반대측의 표면 상에는, 배선(15), 접속 범프(30) 및 반도체용 접착제(40)를 통하여 반도체 칩(10)이 반복 적층되어 있다. 반도체 칩(10)의 표리(表裏)에 있어서의 패턴면의 배선(15)은, 반도체 칩(10)의 내부를 관통하는 구멍 안에 충전된 관통 전극(34)에 의해 서로 접속되어 있다. 또한, 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 사용할 수 있다.
이와 같은 TSV 기술에 의해, 통상은 사용되지 않는 반도체 칩의 이면(裏面)으로부터도 신호를 취득할 수 있다. 나아가서, 반도체 칩(10) 내에 관통 전극(34)을 수직으로 통과하기 위해, 대향하는 반도체 칩(10) 사이, 또는, 반도체 칩(10) 및 인터포저(50) 사이의 거리를 짧게 하여, 유연한 접속이 가능하다. 본 실시형태에 관련되는 반도체용 접착제는, 이와 같은 TSV 기술에 있어서, 대향하는 반도체 칩(10) 사이, 또는, 반도체 칩(10) 및 인터포저(50) 사이의 봉지 재료로서 적용할 수 있다.
또한, 에리어 범프 칩 기술 등의 자유도가 높은 범프 형성 방법에서는, 인터포저를 통하지 않고 그대로 반도체 칩을 메인보드에 직접 실장할 수 있다. 본 실시형태에 관련되는 반도체용 접착제는, 이와 같은 반도체 칩을 메인보드에 직접 실장하는 경우에도 적용할 수 있다. 또한, 본 실시형태에 관련되는 반도체용 접착제는, 2개의 배선 회로 기판을 적층하는 경우에, 기판 간의 공극을 봉지할 때에도 적용할 수 있다.
＜반도체 장치의 제조 방법＞
본 실시형태에 관련되는 반도체 장치의 제조 방법은, 본 실시형태에 관련되는 반도체용 접착제를 사용하고, 반도체 칩 및 배선 회로 기판, 또는, 복수의 반도체 칩끼리를 접속할 수 있다. 본 실시형태에 관련되는 반도체 장치의 제조 방법은, 예를 들면, 반도체용 접착제를 사이에 개재하여 반도체 칩 및 배선 회로 기판을 서로 접속함과 동시에 상기 반도체 칩 및 상기 배선 회로 기판의 각각의 접속부를 서로 전기적으로 접속하여 반도체 장치를 얻는 공정, 또는, 반도체용 접착제를 사이에 개재하여 복수의 반도체 칩을 서로 접속함과 동시에 상기 복수의 반도체 칩의 각각의 접속부를 서로 전기적으로 접속하여 반도체 장치를 얻는 공정을 구비한다.
본 실시형태에 관련되는 반도체 장치의 제조 방법에서는, 상기 접속부를 서로 금속 접합에 의해 접속할 수 있다. 즉, 상기 반도체 칩 및 전기 배선 회로 기판의 각각의 상기 접속부를 서로 금속 접합에 의해 접속하거나, 또는, 상기 복수의 반도체 칩의 각각의 상기 접속부를 서로 금속 접합에 의해 접속한다.
본 실시형태에 관련되는 반도체 장치의 제조 방법의 일례로서, 도 4에 나타내는 반도체 장치(600)의 제조 방법에 관하여 설명한다. 반도체 장치(600)는, 배선(구리 배선)(15)을 가지는 기판(유리 에폭시 기판)(60)과, 배선(구리 필러, 구리포스트)(15)을 가지는 반도체 칩(10)이 반도체용 접착제(40)를 통하여 서로 접속되어 있다. 반도체 칩(10)의 배선(15)과 기판(60)의 배선(15)은, 접속 범프(땜납 범프)(30)에 의해 전기적으로 접속되어 있다. 기판(60)에 있어서의 배선(15)이 형성된 표면에는, 접속 범프(30)의 형성 위치를 제외하고 솔더 레지스트(70)가 배치되어 있다.
반도체 장치(600)의 제조 방법에서는, 우선, 솔더 레지스트(70)가 형성된 기판(60) 상에 반도체용 접착제(필름상 반도체용 접착제 등)(40)를 첩부(貼付)한다. 첩부는, 가열 프레스, 롤 라미네이트, 진공 라미네이트 등에 의해 실시할 수 있다. 반도체용 접착제의 공급 면적 또는 두께는, 반도체 칩(10) 또는 기판(60)의 사이즈, 범프 높이 등에 따라 적절히 설정된다. 반도체용 접착제(40)를 반도체 칩(10)에 첩부하여도 되고, 반도체 웨이퍼에 반도체용 접착제(40)를 첩부한 후에 다이싱 하여 반도체 칩(10)으로 개편화(個片化)함으로써, 반도체용 접착제(40)를 첩부한 반도체 칩(10)을 제작해도 된다. 반도체용 접착제(40)를 기판(60) 또는 반도체 칩(10)에 첩부한 후, 반도체 칩(10)의 배선(15) 상의 접속 범프(30)와, 기판(60)의 배선(15)을 플립 칩 본더 등의 접속장치를 이용하여 위치 맞춤한다. 그리고, 반도체 칩(10)과 기판(60)을 접속 범프(30)의 융점 이상의 온도로 가열하면서 압착하여(접속부에 땜납을 사용하는 경우는, 땜납 부분에 240℃ 이상 걸리는 것이 바람직하다), 반도체 칩(10)과 기판(60)을 접속함과 동시에, 반도체용 접착제(40)에 의해 반도체 칩(10)과 기판(60) 사이의 공극을 봉지 충전한다. 접속 하중은, 범프 수에 의존하지만, 범프의 높이 편차 흡수, 또는, 범프 변형량의 제어를 고려하여 설정된다. 접속 시간은, 생산성 향상의 관점에서, 단시간이 바람직하다. 땜납을 용융시켜, 산화막 또는 표면의 불순물을 제거하고, 금속 접합을 접속부에 형성하는 것이 바람직하다.
단시간의 접속 시간(압착 시간)이란, 접속 형성(본압착(本壓着)) 중에 접속부에 240℃ 이상 걸리는 시간(예를 들면, 땜납 사용시의 시간)이 10초 이하인 것을 말한다. 접속 시간은, 5초 이하가 바람직하고, 4초 이하가 보다 바람직하고, 3초 이하가 더욱 바람직하고, 2초 이하가 특히 바람직하다.
위치 맞춤을 한 후, 가고정(假固定)하여, 리플로우로(爐)에서 가열 처리함으로써 땜납 범프를 용융시켜 반도체 칩과 기판을 접속함으로써 반도체 장치를 제조해도 된다. 가고정은, 금속 접합을 형성할 필요성이 현저하게 요구되지 않기 때문에, 상술한 본압착에 비해 저하중, 단시간 또는 저온도이라도 좋고, 생산성 향상, 접속부의 열화 방지 등의 메리트(merit)가 발생된다. 반도체 칩과 기판을 접속한 후, 오븐 등으로 가열 처리를 실시하여, 반도체용 접착제를 경화시켜도 된다. 가열 온도는, 반도체 봉지용 접착제의 경화가 진행하고, 바람직하게는 완전하게 경화시키는 온도이다. 가열 온도 및 가열 시간은 적절히 설정하면 된다.
실시예
이하, 실시예를 사용하여 본 발명을 설명하지만, 본 발명은 이들에 의해 제한되는 것은 아니다.
＜필름상 접착제의 제작＞
필름상 접착제의 제작에 사용한 화합물을 이하에 나타낸다.
(a)(메타)아크릴 화합물
·펜타에리트리톨트리아크릴레이트(쿄에이샤가가쿠 가부시키가이샤제, PE-3A, 3관능기)
·펜타에리트리톨테트라아크릴레이트(쿄에이샤가가쿠 가부시키가이샤제, PE-4A, 4관능기)
·디펜타에리트리톨헥사아크릴레이트(쿄에이샤가가쿠 가부시키가이샤제, PE-6A, 6관능기)
·비스페놀A 골격 아크릴레이트(신나카무라가가쿠고교 가부시키가이샤제, EA1020)
·에톡시화 이소시아눌산 트리아크릴레이트(신나카무라가가쿠고교 가부시키가이샤제, A-9300)
에폭시 수지
·트리페놀메탄 골격 함유 다관능 고형 에폭시(재팬에폭시레진 가부시키가이샤제, EP1032H60)
·비스페놀 F형 액상 에폭시(재팬에폭시레진 가부시키가이샤제, YL983U)
(b) 경화제
·디큐밀 과산화물(닛유 가부시키가이샤제, 파크밀D)
·디-tert-부틸 과산화물(닛유 가부시키가이샤제, 퍼부틸D)
·2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아눌산 부가체(시코쿠가세이 가부시키가이샤제, 2 MAOK-PW)
(c) 고분자 성분
페녹시 수지(토토가세이 가부시키가이샤제, ZX1356, Tg：약 71℃, Mw：약 63000)
(d) 필러
·실리카 필러(가부시키가이샤 아도마텍스제, SE2050, 평균 입경：0.5㎛)
·에폭시실란 표면 처리 필러(가부시키가이샤 아도마텍스제, SE2050SEJ, 평균 입경：0.5㎛)
·메타크릴 표면 처리 나노 실리카 필러(가부시키가이샤 아도마텍스제, YA050C-SM, 이하 「SM나노 실리카」라고 표기하는, 평균 입경：약 50 nm)
·유기 필러(수지 필러, 롬엔드하스재팬 가부시키가이샤제, EXL-2655：코어 쉘 타입 유기 미립자)
(e) 플럭스제(카복실산)
2-메틸글루탈산(알도리치제, 융점：약 77℃, 이하 「글루탈산」이라고 표기한다)
(실시예 1)
표 1 및 표 2에 나타내는 배합량(단위：질량부)의 (메타)아크릴 화합물, 무기 필러(SE2050, SE2050SEJ, SM나노실리카) 및 유기 필러를 NV 60%가 되도록 유기용매(메틸에틸케톤)에 첨가했다. 그 후, Φ1.0mm, Φ2.0mm의 비즈(beads)를 고형분과 동일 질량 첨가하고, 비즈밀(프릿츄·재팬 가부시키가이샤, 유성형(遊星型) 미분쇄기 P-7)로 30분 교반했다. 그 후, 페녹시 수지(ZX1356)를 첨가하고, 재차, 비즈밀로 30분 교반했다. 교반후, 경화제를 첨가하여 교반하고, 비즈를 여과에 의해 제거했다. 제작한 니스를 소형 정밀도공장치(가부시키가이샤 렌세이세이키제)로 도공하고, 클린오븐(ESPEC제)로 건조(70℃／10 min)하여, 필름상 접착제를 얻었다.
(실시예 2∼7, 비교예 1∼6)
사용한 재료를 하기 표 1 및 표 2에 나타내는 바와 같이 변경한 것을 제외하고 실시예 1과 동일하게 하여 필름상 접착제를 얻었다. 또한, 에폭시 수지는 (메타)아크릴 화합물과 동시에 첨가하고, 플럭스제는 (메타)아크릴 화합물과 동시에 첨가했다.
＜경화 반응률의 측정 방법＞
샘플(필름상 접착제) 10mg을 알루미늄 팬에 넣은 후, DSC(퍼킨엘머사제, 상품명：DSC-7형)를 사용하여 승온속도 20℃／min, 30∼300℃의 온도 범위에서 측정했다. 미처리의 샘플을 측정한 경우의 ΔH(J/g)를 「ΔH1」, 핫플레이트 상에서 200℃／5초의 열처리를 한 샘플을 측정한 경우의 ΔH(J/g)를 「ΔH2」이라고 하고, 이하의 식에서 경화 반응률을 산출했다. 경화 반응률 90% 이상을 「A」이라고 표시하고, 80% 이상 90% 미만을 「B」이라고 표시하고, 80% 미만을 「C」이라고 표시했다. 결과를 표 1 및 표 2에 나타낸다.
(ΔH1-ΔH2)/H1×100=경화 반응률(%)
＜평가＞
(보이드 평가)
제작한 필름상(狀) 접착제를 잘라내서(8mm×8mm×0.045mmt), 유리 에폭시 기판(유리 에폭시 기재：420㎛ 두께, 구리 배선：9㎛ 두께) 상에 첩부하고, 땜납 범프 부착 반도체 칩(칩 사이즈：7.3mm×7.3mm×0.15mmt, 범프 높이：구리 필러＋땜납 계 약 45㎛, 범프 수 328, 피치 80㎛, Cu 배선과 Cu 배선의 간격 40㎛(스페이스))을 FCB3(파나소닉 가부시키가이샤제)로 실장(實裝)하고(실장 조건：압착 헤드 온도 130℃／2초＋200℃／5초＋240℃／3초, 75N), 도 4와 동일한 반도체 장치 A를 얻었다. 스테이지 온도는 80℃으로 했다.
제작한 필름상 접착제를 잘라내서(8mm×8mm×0.045mmt), 유리 에폭시 기판(유리 에폭시 기재：420㎛ 두께, 구리배선：9㎛ 두께 ) 상에 첩부하고, 땜납 범프 부착 반도체 칩(칩 사이즈：7.3mm×7.3mm×0.15mmt, 범프 높이：구리 필러＋땜납 계 약 45㎛, 범프 수 328, 피치 80㎛, Cu 배선과 Cu 배선의 간격 40㎛(스페이스))을 FCB3(파나소닉 가부시키가이샤제)로 실장하고(실장 조건：압착 헤드 온도(1) 130℃／1초＋200℃／2초＋250℃／2초, (2) 130℃／2초＋200℃／5초＋250℃／3초, (3) 130℃／2초＋200℃／5초＋250℃／5초, 모두 75N), 도 4와 동일한 반도체 장치 B를 얻었다. 스테이지 온도는 80℃로 했다.
초음파 영상진단장치(Insight-300, 인사이트 가부시키가이샤제)에 의해, 상기에서 얻어진 반도체 장치의 외관 화상을 촬영하고, 스캐너 GT-9300UF(EPSON사제)로 반도체 칩 상의 반도체용 접착제층의 화상을 도입했다. 계속하여, 화상 처리 소프트 Adobe　Photoshop(등록상표)을 사용하고, 색조 보정 및 2계조화(階調化)에 의해 보이드 부분을 식별하여, 히스토그램에 의해 보이드 부분이 차지하는 비율을 산출했다. 반도체 칩 상의 반도체용 접착제 부분의 면적을 100%로 했다. 보이드의 점유 면적이 5% 이하인 경우를 「A」이라고 평가하고, 5%를 초과하고 10% 이하를 「B」이라고 평가하고, 10%를 초과하는 경우를 「C」이라고 평가했다. 「A」및 「B」를 양호이라고 판단하고, 「C」를 불량이라고 판단했다. 반도체 장치 A의 결과를 표 1에 나타낸다. 반도체 장치 B의 결과를 표 2에 나타낸다.
(접속 신뢰성 평가 (땜납 비산·유동 평가))
상기에서 얻어진 반도체 장치를 연마한 후, 금속 현미경(OLYMPUS 가부시키가이샤제, BX60)을 사용하여 접속부의 단면(斷面)을 관찰했다. Cu 범프의 측면에 Cu 범프의 높이의 30% 이상 땜납이 기어 올라가 있는 경우를 「B」(불량)이라고 평가하고, 30%보다 작은 경우를 「A」(양호)이라고 평가했다. 반도체 장치 A의 결과를 표 1에 나타낸다. 반도체 장치 B의 결과를 표 2에 나타낸다.
(절연 신뢰성 평가 (HAST 시험：Highly　Accelerated　Storage　Test))
상기에서 얻어진 반도체 장치를 가속 수명시험장치(HIRAYAMA사제, 상품명：PL-422R8, 조건：130℃／85%RH/100시간, 5V 인가)에 설치하고, 절연 신뢰성 평가용의 샘플을 얻었다. 다음으로, 샘플을 연마한 후, 금속 현미경(OLYMPUS 가부시키가이샤제, BX60)을 사용하고 접속부의 단면의 화상을 도입하여 평가했다. 화상 처리 소프트 Adobe　Photoshop를 사용하고, 색조 보정 및 2계조화에 의해 부식 부분을 식별하여, 히스토그램에 의해 부식 부분이 차지하는 비율을 산출했다. 접속부의 2 범프 사이의 반도체 접착부를 100%로 하고, 그 범위 내의 변색 부분을 상기와 동일한 방법에 의해 산출했다. 부식 부분의 점유율(부식 발생율)이 20% 이하인 경우를 「A」(양호. 부식 억제)이라고 평가하고, 20%보다 많은 경우를 「B」(불량)이라고 평가했다. 반도체 장치 A의 결과를 표 1에 나타낸다. 반도체 장치 B의 결과를 표 2에 나타낸다.
Figure 112017051982030-pct00001
Figure 112017051982030-pct00002
실시예에서는, 반도체용 접착제를 200℃에서 5초 유지했을 때의 경화 반응률이 80% 이상이며, 보이드, 접속 신뢰성 및 절연 신뢰성의 어느 평가 결과도 양호했다. 한편, 비교예에서는, 양호한 접속 신뢰성 및 절연 신뢰성을 얻을 수 없었다.
10…반도체 칩, 15…배선, 20, 60…기판, 30…접속 범프, 32…범프, 34…관통 전극, 40…반도체용 접착제, 50…인터포저, 70…솔더 레지스트, 100, 200, 300, 400, 500, 600…반도체 장치.

Claims (18)

  1. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치에 있어서 상기 접속부의 봉지(封止)에 사용되는 반도체용 접착제로서,
    (메타)아크릴 화합물 및 경화제를 함유하고,
    200℃에서 5초 유지했을 때의 경화 반응률이 80% 이상인, 반도체용 접착제.
  2. 청구항 1에 있어서,
    중량평균분자량 10000 이상의 고분자 성분을 더 함유하는, 반도체용 접착제.
  3. 청구항 2에 있어서,
    상기 고분자 성분의 중량평균분자량이 30000 이상이며, 상기 고분자 성분의 유리전이온도가 100℃ 이하인, 반도체용 접착제.
  4. 청구항 1에 있어서,
    필름상(狀)인, 반도체용 접착제.
  5. 청구항 1에 있어서,
    상기 (메타)아크릴 화합물이 25℃에서 고형(固形)인, 반도체용 접착제.
  6. 청구항 1에 있어서,
    상기 경화제가 열라디칼 발생제인, 반도체용 접착제.
  7. 청구항 1에 있어서,
    상기 경화제가 과산화물인, 반도체용 접착제.
  8. 청구항 1 내지 7 중 어느 한 항에 기재된 반도체용 접착제를 사용하는, 반도체 장치의 제조 방법.
  9. 청구항 8에 기재된 제조 방법에 의해 얻어지는, 반도체 장치.
  10. 반도체용 접착제를 사이에 개재하여 반도체 칩 및 배선 회로 기판을 서로 접속함과 동시에 상기 반도체 칩 및 상기 배선 회로 기판의 각각의 접속부를 서로 전기적으로 접속하여 반도체 장치를 얻는 공정, 또는, 반도체용 접착제를 사이에 개재하여 복수의 반도체 칩을 서로 접속함과 동시에 상기 복수의 반도체 칩의 각각의 접속부를 서로 전기적으로 접속하여 반도체 장치를 얻는 공정을 구비하는 반도체 장치의 제조 방법으로서,
    상기 반도체용 접착제가 (메타)아크릴 화합물 및 경화제를 함유하고,
    200℃에서 5초 유지했을 때의 상기 반도체용 접착제의 경화 반응률이 80% 이상인, 반도체 장치의 제조 방법.
  11. 청구항 10에 있어서,
    상기 반도체용 접착제가, 중량평균분자량 10000 이상의 고분자 성분을 더 함유하는, 반도체 장치의 제조 방법.
  12. 청구항 11에 있어서,
    상기 고분자 성분의 중량평균분자량이 30000 이상이며, 상기 고분자 성분의 유리전이온도가 100℃ 이하인, 반도체 장치의 제조 방법.
  13. 청구항 10에 있어서,
    상기 반도체용 접착제가 필름상(狀)인, 반도체 장치의 제조 방법.
  14. 청구항 10에 있어서,
    상기 접속부를 서로 금속 접합에 의해 접속하는, 반도체 장치의 제조 방법.
  15. 청구항 10에 있어서,
    상기 (메타)아크릴 화합물이 25℃에서 고형(固形)인, 반도체 장치의 제조 방법.
  16. 청구항 10에 있어서,
    상기 경화제가 열라디칼 발생제인, 반도체 장치의 제조 방법.
  17. 청구항 10에 있어서,
    상기 경화제가 과산화물인, 반도체 장치의 제조 방법.
  18. 청구항 10 내지 17 중 어느 한 항에 기재된 제조 방법에 의해 얻어지는, 반도체 장치.
KR1020177014863A 2014-12-05 2015-12-03 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법 KR101990227B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014247278 2014-12-05
JPJP-P-2014-247277 2014-12-05
JP2014247277 2014-12-05
JPJP-P-2014-247278 2014-12-05
PCT/JP2015/084069 WO2016088859A1 (ja) 2014-12-05 2015-12-03 半導体用接着剤、並びに、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20170081208A KR20170081208A (ko) 2017-07-11
KR101990227B1 true KR101990227B1 (ko) 2019-06-17

Family

ID=56091798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177014863A KR101990227B1 (ko) 2014-12-05 2015-12-03 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US10224311B2 (ko)
JP (2) JP6555277B2 (ko)
KR (1) KR101990227B1 (ko)
TW (1) TWI679263B (ko)
WO (1) WO2016088859A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018141106A (ja) * 2017-02-28 2018-09-13 住友ベークライト株式会社 熱硬化性樹脂組成物、キャリア基材付き樹脂シートおよび半導体装置
WO2018225191A1 (ja) * 2017-06-07 2018-12-13 日立化成株式会社 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
KR102446861B1 (ko) 2017-09-21 2022-09-23 삼성전자주식회사 적층 패키지 및 그의 제조 방법
JP6926018B2 (ja) * 2018-03-28 2021-08-25 東レエンジニアリング株式会社 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004035862A (ja) * 2002-07-08 2004-02-05 Polyplastics Co 環状アセタール化合物含有光硬化性樹脂組成物及び硬化物
US20080012124A1 (en) 2006-05-16 2008-01-17 Stapleton Russell A Curable protectant for electronic assemblies
KR101455951B1 (ko) 2010-09-30 2014-10-28 히타치가세이가부시끼가이샤 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3458477A (en) * 1966-03-15 1969-07-29 Atlas Chem Ind Process for preparing unsaturated polyesters by reacting oxyalkylated phenols with hcho and further reacting the resultant product with unsaturated dicarboxylic acids or anhydrides
US5180757A (en) * 1987-12-16 1993-01-19 Michael Lucey Photopolymerizable compositions used in electronics
JPH05299535A (ja) * 1992-04-23 1993-11-12 Matsushita Electric Works Ltd 半導体装置
US6255367B1 (en) * 1995-03-07 2001-07-03 Landec Corporation Polymeric modifying agents
WO2007129711A1 (ja) * 2006-05-09 2007-11-15 Hitachi Chemical Company, Ltd. 接着シート、これを用いた回路部材の接続構造及び半導体装置
CN102148179B (zh) * 2006-06-23 2012-05-30 日立化成工业株式会社 粘结薄膜的使用方法
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004035862A (ja) * 2002-07-08 2004-02-05 Polyplastics Co 環状アセタール化合物含有光硬化性樹脂組成物及び硬化物
US20080012124A1 (en) 2006-05-16 2008-01-17 Stapleton Russell A Curable protectant for electronic assemblies
KR101455951B1 (ko) 2010-09-30 2014-10-28 히타치가세이가부시끼가이샤 접착제 조성물, 반도체 장치의 제조 방법 및 반도체 장치

Also Published As

Publication number Publication date
JP6555277B2 (ja) 2019-08-07
WO2016088859A1 (ja) 2016-06-09
JPWO2016088859A1 (ja) 2017-08-31
KR20170081208A (ko) 2017-07-11
US20170345797A1 (en) 2017-11-30
TWI679263B (zh) 2019-12-11
TW201627439A (zh) 2016-08-01
US10224311B2 (en) 2019-03-05
JP2019137866A (ja) 2019-08-22

Similar Documents

Publication Publication Date Title
JP6504263B2 (ja) 半導体用接着剤、半導体装置及びそれを製造する方法
US10734350B2 (en) Method for manufacturing semiconductor device
JP2019137866A (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP7380926B2 (ja) 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP2017220519A (ja) 半導体装置の製造方法
JP2017045891A (ja) 半導体装置及びそれを製造する方法
JP2017122193A (ja) 半導体用接着剤及び半導体装置の製造方法
JP6859708B2 (ja) 半導体装置を製造する方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
TWI820200B (zh) 半導體裝置及其製造方法
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2017098463A (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP2021024963A (ja) 半導体用接着剤、それを用いた半導体用接着剤フィルムの製造方法及び半導体装置の製造方法
KR20210043591A (ko) 접착제 조성물 및 반도체 장치의 제조 방법
JP2017203138A (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP2022043572A (ja) 半導体装置の製造方法
JP2017103304A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant