JPH05299535A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05299535A JPH05299535A JP4103350A JP10335092A JPH05299535A JP H05299535 A JPH05299535 A JP H05299535A JP 4103350 A JP4103350 A JP 4103350A JP 10335092 A JP10335092 A JP 10335092A JP H05299535 A JPH05299535 A JP H05299535A
- Authority
- JP
- Japan
- Prior art keywords
- sealing frame
- wiring board
- photoresist
- sealing
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 封止材の流れ止め効果が高く、しかも微細か
つ高精度に封止枠を生産性よく設けることができるよう
にする。 【構成】 プリント配線板１の表面にフォトレジストで
作成した封止枠３を設ける。封止枠３の内側においてプ
リント配線板１の表面に半導体チップ４を実装する。封
止枠３の内側に封止材５を充填して半導体チップ４を封
止する。封止枠３はフォトレジストを写真現像法で加工
することによって形成することができる。
つ高精度に封止枠を生産性よく設けることができるよう
にする。 【構成】 プリント配線板１の表面にフォトレジストで
作成した封止枠３を設ける。封止枠３の内側においてプ
リント配線板１の表面に半導体チップ４を実装する。封
止枠３の内側に封止材５を充填して半導体チップ４を封
止する。封止枠３はフォトレジストを写真現像法で加工
することによって形成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、プリント配線板を実装
基板とする半導体装置に関するものである。
基板とする半導体装置に関するものである。
【０００２】
【従来の技術】表面に回路９を形成をしたプリント配線
板１を実装基板として用い、このプリント配線板１の表
面にＩＣチップ等の半導体チップ４を実装して作成され
る半導体装置が提供されている。図３はその一例を示す
ものであり、プリント配線板１の表面に銅箔等をエッチ
ング加工して回路９や搭載用パッド１０を設け、このパ
ッド１０の上に半導体チップ４を搭載すると共に半導体
チップ４と回路９との間に金線等のワイヤー１１をボン
ディングすることによって半導体チップ４を実装するよ
うにしてある。そして半導体チップ４及びワイヤー１１
を覆うようにエポキシ樹脂等の樹脂で調製される封止材
５を充填して半導体チップ４を封止してある。
板１を実装基板として用い、このプリント配線板１の表
面にＩＣチップ等の半導体チップ４を実装して作成され
る半導体装置が提供されている。図３はその一例を示す
ものであり、プリント配線板１の表面に銅箔等をエッチ
ング加工して回路９や搭載用パッド１０を設け、このパ
ッド１０の上に半導体チップ４を搭載すると共に半導体
チップ４と回路９との間に金線等のワイヤー１１をボン
ディングすることによって半導体チップ４を実装するよ
うにしてある。そして半導体チップ４及びワイヤー１１
を覆うようにエポキシ樹脂等の樹脂で調製される封止材
５を充填して半導体チップ４を封止してある。
【０００３】このように封止材５を充填するにあたっ
て、封止材５が周囲に流れるのを防止するためにパッド
１０を囲むように封止枠３をプリント配線板１の表面に
設ける必要がある。図３の例では、樹脂等を機械的に加
工して封止枠３を作成し、接着剤１２によって封止枠３
をプリント配線板１の表面に接着することによって取り
付けるようにしてある。また図３の例では、同様に樹脂
等を機械的に加工して作成した封止枠３の下面に突部１
３を設け、プリント配線板１に形成した穴１４に突部１
３を嵌合させることによってプリント配線板１の表面に
封止枠３を取り付けるようにしてある。
て、封止材５が周囲に流れるのを防止するためにパッド
１０を囲むように封止枠３をプリント配線板１の表面に
設ける必要がある。図３の例では、樹脂等を機械的に加
工して封止枠３を作成し、接着剤１２によって封止枠３
をプリント配線板１の表面に接着することによって取り
付けるようにしてある。また図３の例では、同様に樹脂
等を機械的に加工して作成した封止枠３の下面に突部１
３を設け、プリント配線板１に形成した穴１４に突部１
３を嵌合させることによってプリント配線板１の表面に
封止枠３を取り付けるようにしてある。
【０００４】
【発明が解決しようとする課題】しかし、機械的に加工
して作成した封止枠３を用いてプリント配線板１の表面
に取り付ける場合、封止枠３の下面に隙間が生じてこの
隙間に封止材５が流れ込んだり空気をかんだりするおそ
れがあって、流れ止めの効果が不十分になったり封止効
果が低下したりすることがあり、また封止枠３を加工す
る必要があるために大量生産に不向きであると共に、さ
らに位置精度良くプリント配線板１に封止枠３を設ける
ことが難しいという問題があった。
して作成した封止枠３を用いてプリント配線板１の表面
に取り付ける場合、封止枠３の下面に隙間が生じてこの
隙間に封止材５が流れ込んだり空気をかんだりするおそ
れがあって、流れ止めの効果が不十分になったり封止効
果が低下したりすることがあり、また封止枠３を加工す
る必要があるために大量生産に不向きであると共に、さ
らに位置精度良くプリント配線板１に封止枠３を設ける
ことが難しいという問題があった。
【０００５】このために、実開昭６０−６８６５２号公
報に記載されるように、ポリシロキサン誘導体等をプリ
ント配線板１の表面に印刷したりスプレーしたりして封
止枠３を形成することが試みられている。しかし、封止
枠３を印刷やスプレー等で形成する場合には、図５に示
すように、封止枠３の高さが不均一になって部分的に流
れ止めの効果が不十分になり、また印刷やスプレーの際
の流れで封止枠３は側面の断面がなだらかに傾斜するよ
うになって流れ止め効果が悪いという問題があった。
報に記載されるように、ポリシロキサン誘導体等をプリ
ント配線板１の表面に印刷したりスプレーしたりして封
止枠３を形成することが試みられている。しかし、封止
枠３を印刷やスプレー等で形成する場合には、図５に示
すように、封止枠３の高さが不均一になって部分的に流
れ止めの効果が不十分になり、また印刷やスプレーの際
の流れで封止枠３は側面の断面がなだらかに傾斜するよ
うになって流れ止め効果が悪いという問題があった。
【０００６】本発明は上記の点に鑑みてなされたもので
あり、封止材の流れ止め効果が高く、しかも微細かつ高
精度に封止枠を生産性よく設けることができる半導体装
置を提供することを目的とするものである。
あり、封止材の流れ止め効果が高く、しかも微細かつ高
精度に封止枠を生産性よく設けることができる半導体装
置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、プリント配線板１の表面にフォトレジストで作成し
た封止枠３を設け、封止枠３の内側においてプリント配
線板１の表面に半導体チップ４を実装すると共に封止枠
３の内側に封止材５を充填して半導体チップ４を封止し
て成ることを特徴とするものである。
は、プリント配線板１の表面にフォトレジストで作成し
た封止枠３を設け、封止枠３の内側においてプリント配
線板１の表面に半導体チップ４を実装すると共に封止枠
３の内側に封止材５を充填して半導体チップ４を封止し
て成ることを特徴とするものである。
【０００８】本発明にあって、フォトレジストとしてド
ライフィルムフォトレジストあるいは液状フォトレジス
トを用いることができる。
ライフィルムフォトレジストあるいは液状フォトレジス
トを用いることができる。
【０００９】
【作用】機械的に加工した封止枠を用いたり、印刷やス
プレーをおこなったりする必要なく、フォトレジストを
写真現像法で加工することによって封止枠３を形成する
ことができる。
プレーをおこなったりする必要なく、フォトレジストを
写真現像法で加工することによって封止枠３を形成する
ことができる。
【００１０】
【実施例】以下本発明を実施例によって詳述する。フォ
トレジストとしてはドライフィルムフォトレジストを用
いることができる。プリント配線板１の表面に封止枠３
を設けるにあたっては、回路９やパッド１０を形成した
プリント配線板１の表面にドライフィルムフォトレジス
トを接着等してラミネートし、これを周知の写真現像工
法で加工することによっておこなうことができる。すな
わち、まずプリント配線板１にラミネートしたドライフ
ィルムフォトレジストの表面にマスクを重ねて露光処理
し、封止枠３として残す部分を光硬化させる。次いでこ
れを現像液で現像処理することによって、ドライフィル
ムフォトレジストの未硬化の部分を溶解除去することに
よって、ドライフィルムフォトレジストで封止枠３をプ
リント配線板１の表面に形成することができるものであ
る。
トレジストとしてはドライフィルムフォトレジストを用
いることができる。プリント配線板１の表面に封止枠３
を設けるにあたっては、回路９やパッド１０を形成した
プリント配線板１の表面にドライフィルムフォトレジス
トを接着等してラミネートし、これを周知の写真現像工
法で加工することによっておこなうことができる。すな
わち、まずプリント配線板１にラミネートしたドライフ
ィルムフォトレジストの表面にマスクを重ねて露光処理
し、封止枠３として残す部分を光硬化させる。次いでこ
れを現像液で現像処理することによって、ドライフィル
ムフォトレジストの未硬化の部分を溶解除去することに
よって、ドライフィルムフォトレジストで封止枠３をプ
リント配線板１の表面に形成することができるものであ
る。
【００１１】このようにドライフィルムフォトレジスト
で作成される封止枠３は、ドライフィルムフォトレジス
トが厚み精度高くしかもフラットに形成されているため
に、安定した高さの封止枠３となり、また現像液によっ
てドライフィルムフォトレジストの余分な部分を溶解除
去して封止枠３を形成するために、図２に示すように封
止枠３は側面の断面が垂直に切り立つように形成され
る。従って、図１のように、パッド１０の上に半導体チ
ップ４を搭載すると共に半導体チップ４と回路９との間
に金線等のワイヤー１１をボンディングすることによっ
て半導体チップ４を実装した後に、半導体チップ４及び
ワイヤー１１を覆うようにエポキシ樹脂等の封止材５を
充填して半導体チップ４を封止するにあたって、封止枠
３で効果高く封止材５の流れ止めをおこなうことができ
るものである。また、封止枠３はドライフィルムフォト
レジストを写真現像工法で加工して作成できるために、
回路のパターンニング工法と同様に微細かつ高位置精度
で封止枠３をプリント配線板１に設けることが可能にな
ると共に、大量生産も容易になるものである。
で作成される封止枠３は、ドライフィルムフォトレジス
トが厚み精度高くしかもフラットに形成されているため
に、安定した高さの封止枠３となり、また現像液によっ
てドライフィルムフォトレジストの余分な部分を溶解除
去して封止枠３を形成するために、図２に示すように封
止枠３は側面の断面が垂直に切り立つように形成され
る。従って、図１のように、パッド１０の上に半導体チ
ップ４を搭載すると共に半導体チップ４と回路９との間
に金線等のワイヤー１１をボンディングすることによっ
て半導体チップ４を実装した後に、半導体チップ４及び
ワイヤー１１を覆うようにエポキシ樹脂等の封止材５を
充填して半導体チップ４を封止するにあたって、封止枠
３で効果高く封止材５の流れ止めをおこなうことができ
るものである。また、封止枠３はドライフィルムフォト
レジストを写真現像工法で加工して作成できるために、
回路のパターンニング工法と同様に微細かつ高位置精度
で封止枠３をプリント配線板１に設けることが可能にな
ると共に、大量生産も容易になるものである。
【００１２】尚、封止枠３を作成するフォトレジストと
しては、ドライフィルムフォトレジストの他に液状フォ
トレジストを用いることもできる。
しては、ドライフィルムフォトレジストの他に液状フォ
トレジストを用いることもできる。
【００１３】
【発明の効果】上記のように本発明は、プリント配線板
の表面にフォトレジストで作成した封止枠を設けるよう
にしたので、封止枠はフォトレジストを写真現像法で加
工することによって形成することができ、安定した高さ
で側面の断面が垂直に切り立つように封止枠を形成する
ことができて封止材の流れ止めの効果を高めることがで
きるものであり、しかも写真現像工法で微細かつ高位置
精度で封止枠をプリント配線板に設けることが可能にな
ると共に、大量生産も容易になるものである。
の表面にフォトレジストで作成した封止枠を設けるよう
にしたので、封止枠はフォトレジストを写真現像法で加
工することによって形成することができ、安定した高さ
で側面の断面が垂直に切り立つように封止枠を形成する
ことができて封止材の流れ止めの効果を高めることがで
きるものであり、しかも写真現像工法で微細かつ高位置
精度で封止枠をプリント配線板に設けることが可能にな
ると共に、大量生産も容易になるものである。
【図１】本発明の一実施例の断面図である。
【図２】同上の一部の拡大した断面図である。
【図３】従来例の断面図である。
【図４】他の従来例の断面図である。
【図５】さらに他の実施例の一部の拡大した断面図であ
る。
る。
１ プリント配線板 ３ 封止枠 ４ 半導体チップ ５ 封止樹脂
Claims (2)
- 【請求項１】 プリント配線板の表面にフォトレジスト
で作成した封止枠を設け、封止枠の内側においてプリン
ト配線板の表面に半導体チップを実装すると共に封止枠
の内側に封止材を充填して半導体チップを封止して成る
ことを特徴とする半導体装置。 - 【請求項２】 フォトレジストとしてドライフィルムフ
ォトレジストあるいは液状フォトレジストを用いること
を特徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103350A JPH05299535A (ja) | 1992-04-23 | 1992-04-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103350A JPH05299535A (ja) | 1992-04-23 | 1992-04-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299535A true JPH05299535A (ja) | 1993-11-12 |
Family
ID=14351691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4103350A Withdrawn JPH05299535A (ja) | 1992-04-23 | 1992-04-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299535A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077905A1 (ja) * | 2003-02-27 | 2004-09-10 | Tdk Corporation | 電子部品の製造方法、および基体シート |
| JP2005353922A (ja) * | 2004-06-11 | 2005-12-22 | Stanley Electric Co Ltd | 電子部品の製造方法 |
| JP2010118634A (ja) * | 2008-11-12 | 2010-05-27 | Samsung Electro-Mechanics Co Ltd | 流れ防止用ダムを備えたプリント基板及びその製造方法 |
| CN102237281A (zh) * | 2010-04-27 | 2011-11-09 | 新科金朋有限公司 | 半导体器件及其制造方法 |
| US20170345797A1 (en) * | 2014-12-05 | 2017-11-30 | Hitachi Chemical Company, Ltd. | Semiconductor adhesive, and semiconductor device and method for manufacturing same |
| JP2019016682A (ja) * | 2017-07-06 | 2019-01-31 | Ｅ＆Ｅ Ｊａｐａｎ株式会社 | チップｌｅｄ |
-
1992
- 1992-04-23 JP JP4103350A patent/JPH05299535A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077905A1 (ja) * | 2003-02-27 | 2004-09-10 | Tdk Corporation | 電子部品の製造方法、および基体シート |
| KR100751731B1 (ko) * | 2003-02-27 | 2007-08-24 | 티디케이가부시기가이샤 | 전자 부품의 제조 방법 및 베이스 시트 |
| US7987590B2 (en) | 2003-02-27 | 2011-08-02 | Tdk Corporation | Method for manufacturing an electronic part |
| JP2005353922A (ja) * | 2004-06-11 | 2005-12-22 | Stanley Electric Co Ltd | 電子部品の製造方法 |
| JP2010118634A (ja) * | 2008-11-12 | 2010-05-27 | Samsung Electro-Mechanics Co Ltd | 流れ防止用ダムを備えたプリント基板及びその製造方法 |
| CN102237281A (zh) * | 2010-04-27 | 2011-11-09 | 新科金朋有限公司 | 半导体器件及其制造方法 |
| US9030030B2 (en) | 2010-04-27 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of forming adjacent channel and dam material around die attach area of substrate to control outward flow of underfill material |
| US20170345797A1 (en) * | 2014-12-05 | 2017-11-30 | Hitachi Chemical Company, Ltd. | Semiconductor adhesive, and semiconductor device and method for manufacturing same |
| US10224311B2 (en) * | 2014-12-05 | 2019-03-05 | Hitachi Chemical Company, Ltd. | Semiconductor adhesive, and semiconductor device and method for manufacturing same |
| JP2019016682A (ja) * | 2017-07-06 | 2019-01-31 | Ｅ＆Ｅ Ｊａｐａｎ株式会社 | チップｌｅｄ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2678958B2 (ja) | フィルム配線基板およびその製造方法 | |
| JP3694255B2 (ja) | Ｓｍｄ部品の構造および製造方法 | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP2017191895A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05299535A (ja) | 半導体装置 | |
| JP2001244384A (ja) | ベアチップ搭載プリント配線基板 | |
| US20190115288A1 (en) | Lead frame and electronic component device | |
| JP2002026046A (ja) | 電子部品装置、電子部品装置用基板およびそれらの製造方法 | |
| KR100293177B1 (ko) | 연성볼그리드어레이기판및그제조방법 | |
| JPS60100454A (ja) | プリント配線板の製法 | |
| JP3511656B2 (ja) | リードレスチップキャリアの製造方法 | |
| KR100537835B1 (ko) | 반도체 패키지 제조방법 | |
| JPH05315732A (ja) | 配線基板の製造方法 | |
| JP4457532B2 (ja) | リードフレームの製造方法 | |
| JPS6395652A (ja) | 保護材流出防止用ダムの形成方法 | |
| JP2001267452A (ja) | 半導体装置 | |
| JPH03171760A (ja) | 半導体装置の製造方法 | |
| JP4461651B2 (ja) | リードフレームの製造方法 | |
| JPH09266369A (ja) | プリント基板の加工方法並びにプリント基板 | |
| JPH07142849A (ja) | 配線基板およびその製造方法 | |
| JPH0222886A (ja) | 混成集積回路 | |
| JP2654677B2 (ja) | 半導体装置の製造方法 | |
| JPH05190611A (ja) | 半導体素子の実装方法及び半導体装置 | |
| JP3039137B2 (ja) | 半導体装置の製造方法 | |
| JPH0795556B2 (ja) | テープキャリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |