JP2002026046A - 電子部品装置、電子部品装置用基板およびそれらの製造方法 - Google Patents

電子部品装置、電子部品装置用基板およびそれらの製造方法

Info

Publication number
JP2002026046A
JP2002026046A JP2000209643A JP2000209643A JP2002026046A JP 2002026046 A JP2002026046 A JP 2002026046A JP 2000209643 A JP2000209643 A JP 2000209643A JP 2000209643 A JP2000209643 A JP 2000209643A JP 2002026046 A JP2002026046 A JP 2002026046A
Authority
JP
Japan
Prior art keywords
substrate
hole
electronic component
film material
component device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000209643A
Other languages
English (en)
Inventor
Toru Yaso
徹 八十
Tsutomu Fujimoto
力 藤本
Toshio Shirai
敏夫 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Sanwa Denki Seisakusho KK
Original Assignee
Murata Manufacturing Co Ltd
Sanwa Denki Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd, Sanwa Denki Seisakusho KK filed Critical Murata Manufacturing Co Ltd
Priority to JP2000209643A priority Critical patent/JP2002026046A/ja
Publication of JP2002026046A publication Critical patent/JP2002026046A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 基板表面に要素部品を搭載し、基板表面を封
止材で封止する際、基板に設けた貫通孔を通して裏面電
極や側面電極が汚染されないようにし、また、貫通孔周
辺の無駄なスペースを縮小化して小型で信頼性の高い電
子部品装置と、その電子部品装置に用いられる基板を得
る。 【解決手段】 絶縁性基板1に形成されている貫通孔1
4にフィルム材5を圧入することによって、貫通孔内の
基板表面側をフィルム材5で塞ぐ。この状態で要素部品
を搭載し、基板表面を封止材で封止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、基板に要素部品
を搭載して成る電子部品装置、当該電子部品装置用の基
板、およびこれらの製造方法に関するものである。
【0002】
【従来の技術】従来、小型・低背化および低価格化を進
めた電子部品装置として、基板上に半導体チップなどの
要素部品を搭載し、基板の上部を封止材により封止した
ものが製造されている。
【0003】例えば、特開平8−250620号に
は、封止される要素部品を外部に電気的に接続するため
に、内部に導電層を設けた貫通孔を基板に形成し、その
貫通孔を介して表面電極と裏面電極とを接続する方法
や、内部に導電層を設けた貫通孔を電子部品装置の端部
に相当する位置に形成し、基板分割工程において、貫通
孔部分を切断することにより、貫通孔内部の導電層を側
面電極として形成する方法が示されている。
【0004】
【発明が解決しようとする課題】上記に示されている
電子部品装置の製造方法においては、要素部品を搭載し
た基板の表面を封止材で封止する工程で、基板に設けら
れている貫通孔の内部に封止材が流入すると、種々の問
題が生じる。例えば図16に示すように、貫通孔14を
設けた基板1に要素部品2を搭載し、基板1の表面を封
止材で封止する際、貫通孔14に封止材が流入するおそ
れがあるが、基板の分割の後に側面電極となる貫通孔の
内部に封止材が流入すると、側面電極表面が汚染される
ため、この電子部品装置を回路基板上に実装する際に接
続不良が生じる。また、貫通孔内部を通じて基板の裏面
に封止材が流出すると、裏面電極8の表面が汚染され
て、やはり接続不良が生じる。
【0005】この課題を解決するものとして、特開平
6−90027号および特開平9−129780号が
提案されている。には、貫通孔の下面側に絶縁層を形
成し、基板の下面への封止材の流出を防止する方法が示
されている。しかし、この方法では、貫通孔内部への封
止材の流入は防止できないため、上述の側面電極の汚染
による接続不良の問題は解決できない。
【0006】には、貫通孔の上面にフィルムを貼り付
けることによって、貫通孔内部への封止材の流入を防止
する方法が示されている。その例を図17に示す。この
例では、基板1の上下面および貫通孔14の内面に電極
を形成し、貫通孔14の上部を塞ぐようにフィルム材
5′を貼り付け、基板1の上面に要素部品2を搭載し、
基板1の上面を封止材で封止する。
【0007】しかしながら、この方法では、基板1の貫
通孔14の周辺がフィルム材5′により占有されるた
め、電子部品装置の小型化が阻まれるという問題があっ
た。
【0008】また、一般にフィルム材は表面が平滑性を
有し、濡れ性が小さいため、封止材等の液状材料に比べ
て基板との接着強度が低い。その結果、基板上面との界
面においてフィルム材が剥離し易く、電子部品装置の信
頼性が低下する要因となり得る。
【0009】この発明の目的は、上述した課題を解決
し、裏面電極や側面電極が汚染されない、小型で信頼性
の高い電子部品装置と、その電子部品装置に用いられる
基板、およびそれらを確実且つ安価に得る製造方法を提
供することにある。
【0010】
【課題を解決するための手段】この発明の電子部品装置
は、絶縁性基板の表面に要素部品が配置され、この基板
の表面側に封止材を配置したものにおいて、基板に形成
されている貫通孔のうち少なくとも1つを、表面側端部
の貫通孔内部に配置されたフィルム材により塞いだ構造
とする。
【0011】同様に、この発明の電子部品装置用基板
は、貫通孔を有し、表面に要素部品と封止材が配置され
る電子部品装置用基板において、貫通孔のうち少なくと
も1つを、表面側端部の貫通孔内部に配置されたフィル
ム材により塞いだ構造とする。
【0012】この構造により、封止工程において貫通孔
内部に封止材が流入せず、貫通孔を通じて基板の下面が
汚染されることがなく、また貫通孔を通る部分での基板
の分割後に側面電極となる部分の汚染もない。しかも、
基板表面との接合強度が一般に弱いフィルム材を貫通孔
の内部に配置し、基板の表面に配置しないため、封止材
による封止構造中にフィルム材が配置されずに、信頼性
の高い封止構造が得られる。
【0013】さらに、基板表面の貫通孔周辺がフィルム
材により占有されないため、すなわち貫通孔の周辺に余
分なスペースを設ける必要がないため、電子部品装置の
小型化が容易となる。
【0014】また、この発明の電子部品装置および電子
部品装置用基板は、前記貫通孔を塞いでいるフィルム材
のうち少なくとも1つのフィルム材の表面を含む領域
に、液状材料を硬化させて成る絶縁材層を配置する。
【0015】同様に、この発明の電子部品装置の製造方
法および電子部品装置用基板の製造方法は、前記貫通孔
を塞いでいるフィルム材のうち少なくとも1つのフィル
ム材の表面を含む領域に液状材料を配置する工程と、液
状材料を硬化させて絶縁材層を形成する工程とを含むも
のとする。
【0016】一般に、液状材料を硬化させて絶縁材層を
構成する絶縁材は、フィルム材よりも基板に対する接着
力が強いため、その絶縁材層を介してフィルム材が基板
の貫通孔内における端部に確実に保持される。これによ
り、封止工程で、封止材の貫通孔への流入がより確実に
防止される。また、上記絶縁材層と封止材との接着性も
高いため、封止構造中に絶縁材層が存在しても、信頼性
に影響を与えない。
【0017】なお、貫通孔の周囲にある程度絶縁材層が
広がることになるが、この絶縁材層は貫通孔を塞いでい
るフィルム材を補強するためのものであるので、図17
に示した従来の場合より、絶縁材の貫通孔開口部周囲へ
の広がりを少なくでき、その分全体の小型化が図れる。
【0018】また、この発明の電子部品装置の製造方法
は、絶縁性基板の表面に要素部品を配置し、この基板の
表面側を封止材で封止するが、基板に設けられている貫
通孔に、基板の表面からフィルム材を圧入して貫通孔を
塞ぐ工程と、基板の表面に残ったフィルム材を除去する
工程とを含むものとする。
【0019】同様に、この発明の電子部品装置の製造方
法は、絶縁性基板の表面に要素部品を配置し、前記基板
の表面側に封止材を配置する電子部品装置用基板の製造
方法において、前記基板に設けられている貫通孔に、当
該基板の表面からフィルム材を圧入して該貫通孔を塞ぐ
工程と、前記フィルム材の前記基板の表面に配置された
部分を除去する工程とを含むものとする。
【0020】この方法により、貫通孔の内部にのみフィ
ルム材を配置し、基板の表面にフィルム材が配置されな
い構造とすることができる。
【0021】また、この発明の電子部品装置の製造方法
および電子部品装置用基板の製造方法は、前記フィルム
材を感光性材料とし、基板の裏面側から貫通孔を通じて
該貫通孔を塞いでいるフィルム材を露光することによっ
てフィルム材を硬化させる。これにより、貫通孔内部の
フィルム材だけが硬化して、基板の表面側に付着してい
るフィルム材を硬化せずに選択除去が容易となる。
【0022】また、この発明の電子部品装置の製造方法
および電子部品装置用基板の製造方法は、前記液状材料
を前記基板表面に形成し、前記フィルム材の表面および
その近傍以外の領域に形成された液状材料を除去するこ
とによって上記絶縁材層を所定位置に配置する。これに
より、予め基板の表面の全面または広い面積にわたって
上記液状材料を配置し、その所定箇所を除去する方法で
前記フィルム材の表面およびその近傍に絶縁材層を配置
することになるので、すなわち液状材料の塗布等による
配置の際にパターン化する必要がないので、製造が容易
となる。
【0023】
【発明の実施の形態】第1の実施形態に係る電子部品装
置、電子部品装置用基板およびそれらの製造方法につい
て、図1〜図5を参照して説明する。図1は、基板に形
成されている貫通孔の内部の端部をフィルム材で塞ぐま
での工程を断面図で表したものである。これらの図にお
いて1は樹脂またはセラミックなどの単層の絶縁素材に
よる絶縁性基板であり、所定箇所に貫通孔14を形成し
ている。図1の(A)に示すように、基板1の図におけ
る表面には表面電極15を形成し、基板1の裏面には裏
面電極8を形成し、さらに貫通孔14の内面に側面電極
4を形成している。この側面電極4は、後述するように
貫通孔14部分で基板1を切断することによって、基板
の側面に露出する電極である。なお、この例では、所定
の貫通孔の内部に導電性または絶縁性の充填材13を充
填して、その充填した貫通孔の開口面を基板1の表面電
極15および裏面電極8と同一高さとしている。
【0024】なお、上記基板1は必ずしも単層の絶縁素
材である必要はなく、同種素材または異種素材の積層に
よって形成したものを用いてもよい。
【0025】図1の(A)に示した状態から、(B)に
示すように、基板1の表面にフィルム材5を形成する。
このフィルム材5は、例えばネガ型感光性レジストフィ
ルム等の絶縁性のフィルム材からなり、これを基板1の
表面に対して所定圧力で押圧する。このことによって、
フィルム材5を貫通孔14の内部に所定量だけ圧入す
る。このフィルム材5は必ずしも基板1の表面全面に配
置する必要はなく、基板1表面の所定部分に配置しても
よい。
【0026】次に、図1の(C)に示すように、基板1
の裏面側から、基板1に対して略垂直方向に露光光を照
射する。これにより貫通孔14を通して、その内部に圧
入されているフィルム材5を露光する。この時、基板1
の裏面側の全面を露光するだけでよく、フォトマスクな
どの部材を用いる必要はなく、アライメントなどの作業
も省略できる。
【0027】その後、図1の(D)に示すように、フィ
ルム材5のうち露光されなかった部分、すなわち貫通孔
14の内部以外の部分を、ネガ型感光性レジストフィル
ムに対する現像処理と同様の処理により除去する。
【0028】なお、上記フィルム材5の露光現像処理と
して、フォトマスクを使用して基板1の表面から露光す
る方法や、ポジ型感光性レジストフィルムを用いて、基
板1の表面側から全面露光することにより一定の厚み分
を除去し、結果的に貫通孔の内部に圧入されたフィルム
材部分だけを残す方法を採ってもよい。さらに、フィル
ム材5の形成方法として、特に感光性ではないフィルム
材を貫通孔内部へ圧入した後に、改めてエッチングなど
の方法で、基板表面の不要なフィルム材を除去する方法
や、予め貫通孔14の開口形状に切り取ったフィルム材
を貫通孔毎に圧入する方法なども可能である。
【0029】但し、図1に示した方法は、製造が容易で
且つ貫通孔の内部にフィルム材を確実に残存させる点で
有利である。
【0030】また、上記フィルム材5は導電性を有して
いてもよい。但し、粒子状の導電性材料を含んでいる導
電性フィルム材を用い、不要部分の除去工程などで導電
性の粒子が残渣となり得る場合には残渣除去の処理を行
う。
【0031】以上までの処理により、基板に形成されて
いる貫通孔の内部の表面側端部をフィルム材5により塞
いだ電子部品装置用基板を得る。
【0032】図2は、図1に続く工程で、絶縁材層を形
成した状態を示している。図2において、フィルム材5
の表面を含む領域に、液状材料を硬化させて得られる絶
縁材層6を形成する。この絶縁材層6はフィルム材5と
基板1の表面とに接合しているため、絶縁材層6はフィ
ルム材5の補強材として作用し、フィルム材5は絶縁材
層6を介して貫通孔内部に確実に保持される。
【0033】上記絶縁材層6は、液状の感光性レジスト
剤を基板1の表面に塗布し、フォトマスクによる露光お
よび現像処理によって不要な部分を除去した後、加熱硬
化させる工程により得る。但し、絶縁材層6の形成方法
はこれに限ることなく、例えば液状材料を基板1表面の
全面に塗布し、硬化させた後、エッチングなどの方法で
不要な部分を除去する方法や、ディスペンサなどを用い
てフィルム材5の表面およびその周辺部分にのみ液状材
料を塗布し、硬化させる方法なども適用できる。
【0034】また、絶縁材層6はフィルム材5の表面お
よび周辺だけに形成する必要はなく、基板1表面の電極
パターンを露出させておく必要のない領域であれば、そ
の領域にまで、上記絶縁材層6を表面保護膜として形成
してもよい。
【0035】以上の工程により、フィルム材5および絶
縁材層6を設けた電子部品装置用基板を得る。
【0036】図3は上記電子部品装置用基板に要素部品
を搭載した状態を示している。図3において2は、半導
体チップやチップ状のセラミック素子などの要素部品で
あり、基板1表面の所定の表面電極15にダイボンディ
ングし、要素部品2の表面に形成されているボンディン
グパッドと基板1の所定の表面電極との間をボンディン
グワイヤ7により接続する。
【0037】その後、基板の表面を封止材で封止する。
図4において3は加熱またはUV照射などによって硬化
するモールド樹脂等の封止材である。この封止材3は、
例えば金型を用いたモールド封止方法や、スクリーン印
刷機による印刷封止方法や、ディスペンサによるポッテ
ィング法などによって、基板1の表面に配置する。これ
により要素部品2と基板1の表面を封止する。
【0038】図5は、図4における所定の貫通孔を通る
部分で基板1を分割することによって構成した電子部品
装置である。この基板1の分割によって、貫通孔であっ
た部分の内面の電極が側面電極4として用いられる。ま
た、この時、フィルム材5および絶縁材層6の端面が外
部に露出することになるが、フィルム材5と絶縁材層6
との界面、および絶縁材層6と封止材3との界面の接着
強度がそれぞれ高いため、確実な封止効果が得られる。
【0039】上記基板を分割する方法としては、ダイシ
ング法や、分割ライン上に配置された貫通孔に沿ってブ
レイクする方法などを適用する。
【0040】なお、封止材3は必ずしも分割工程以前に
硬化させる必要はなく、任意の段階で、例えば分割工程
以降に硬化させてもよい。この場合、分割工程以前に、
一般に「Bステージ硬化」と呼ばれる半硬化状態にまで
硬化させる工程を実施してもよい。
【0041】次に、第2の実施形態に係る電子部品装
置、電子部品装置用基板およびそれらの製造方法につい
て図6〜図8を参照して説明する。この第2の実施形態
は、第1の実施形態と異なり、フィルム材5の表面およ
びその近傍に液状材料を硬化させてなる絶縁材層を設け
ずに、そのまま封止材を封止するものである。したがっ
て、基板に対するフィルム材の形成工程は、第1の実施
形態で図1に示したものと同様である。フィルム材で貫
通孔を塞いだ後は、図6に示すように、基板上の所定箇
所に要素部品2を搭載し、図7に示すように封止材3で
封止する。さらにその後、図8に示すように所定箇所で
基板を切断することによって電子部品装置を構成する。
【0042】第1または第2の実施形態で示した貫通孔
内へのフィルム材の形成工程で、フィルム材の形成位
置、厚さ、形状は、フィルム材の圧入条件、露光条件、
現像条件などによって制御する。例えばフィルム材を基
板表面に押圧する際、図9の(B)に示した厚さを得る
場合より、その押圧力を高めることによって、図9の
(A)のようにフィルム材5の厚みを増す。逆に、押圧
力を小さくすることによって図9の(C)に示すよう
に、その厚みを薄くする。また、図10の(B)に示し
た形成位置を得るための現像条件に比べ、露光量の多い
部分のみを残し、露光量の少ない領域を多く除去するよ
うな現像条件とすることによって、図10の(A)に示
すように、基板表面から少し奥まった箇所にフィルム材
5を形成する。さらに貫通孔へのフィルム材の圧入量を
比較的少なくするとともに、露光量を増して、基板表面
の上方部まで露光させることによって、図10の(C)
に示すように基板表面からフィルム材5を突出させた形
状とする。
【0043】図11および図12は第3・第4の実施形
態に係る電子部品装置の断面図である。第1・第2の実
施形態では、貫通孔部分で基板を切断することによっ
て、貫通孔内面の電極を側面電極として用いるようにし
たが、図11に示すように、貫通孔以外の箇所で基板1
を切断し、貫通孔14の内面に形成した電極を介して基
板の表裏面の電極同士を導通させ、要素部品の端子と電
気的に導通する電極を基板の裏面側に導出するようにし
てもよい。また、第1・第2の実施形態では、基板上に
単一の要素部品を搭載したが、図11および図12に示
すように、複数の要素部品2a,2bを搭載してもよ
い。さらに要素部品の接続方法としては、ボンディング
ワイヤによるワイヤーボンディング以外に、図11およ
び図12の要素部品2aに示すように、バンプ電極7a
によるフリップチップボンディングや、半田材7bによ
る表面実装(SMD)法など、要素部品の種類に応じて
選択すればよい。また、接続部材として導電性接着剤を
用い、接続部材の一部をフィルム材5の表面に配置して
もよい。さらに、要素部品の配置箇所は必ずしも基板の
表面である必要はなく、図12に示すように、基板に形
成した凹部内に要素部品2aを搭載したり、裏面にまで
貫通する貫通孔9の底面に設けた裏面電極8に搭載して
もよい。
【0044】また、図11に示すように、封止材3は基
板表面全面に配置する必要はなく、部分的に配置しても
よい。この場合に、封止材3によって封止されない位置
に、要素部品や貫通孔があってもよい。さらに、図12
に示すように、必要に応じて封止材3の表面に放熱フィ
ン11などの部材を配置してもよい。
【0045】次に、第5〜第7の実施形態に係る電子部
品装置用基板とその製造方法について図13〜図15を
参照して説明する。図13に示す状態は、第1の実施形
態における図2に示した状態に相当する。すなわち、基
板1に設けた貫通孔の基板表面側をフィルム材5で塞
ぎ、フィルム材5の表面およびその近傍に絶縁材層6を
形成する。
【0046】この電子部品装置用基板を用いて電子部品
装置を製造するには、基板上に要素部品を搭載し、基板
表面を封止材で封止し、その後、破線で示す所定の貫通
孔部分を通る線で基板1を分割する。
【0047】図14に示す例は、貫通孔14をフィルム
材5で塞いだ状態の電子部品装置用基板であり、これは
図1の(D)に示した状態に相当する。但し、この例で
は要素部品が搭載される部分も含めて貫通孔14には充
填材を設けていない。
【0048】図15に示す電子部品装置用基板は、図1
2に示した電子部品装置用の基板であり、基板1に凹部
10および貫通孔9,14を形成し、所定パターンの電
極を形成した後、上述した方法により貫通孔14の表面
側を塞ぐフィルム材5を形成し、その表面に絶縁材層6
を形成したものである。この基板を用いて電子部品装置
を製造するには、図12に示したように要素部品2a,
2bを搭載し、放熱フィン11を取り付け、さらに封止
材3で封止する。
【0049】なお、要素部品の搭載前に個別の電子部品
装置用基板を得る場合には、図13,図14,図15の
状態で、破線で示す部分を切断すればよい。
【0050】なお、以上に示した例では、フィルム材5
および絶縁材層6の形成工程を、要素部品2の搭載工程
以前に行うようにしたが、要素部品の搭載工程の後にフ
ィルム材5と絶縁材層6を形成してもよく、また、要素
部品の搭載工程の後に絶縁材層6を形成してもよい。
【0051】
【発明の効果】請求項1,3,7,9に記載の発明によ
れば、封止工程において貫通孔内部に封止材が流入せ
ず、貫通孔を通じて基板の下面を汚染することがなく、
また貫通孔を通る部分での基板の分割後に側面電極とな
る部分の汚染もない。しかも、基板表面との接合強度が
一般に弱いフィルム材を貫通孔の内部に配置して、基板
の表面に配置しないため、封止材による封止構造中にフ
ィルム材が配置されずに、信頼性の高い封止構造が得ら
れる。さらに、基板表面の貫通孔周辺がフィルム材によ
り占有されないため、すなわち貫通孔の周辺に余分なス
ペースを設ける必要がないため、電子部品装置の小型化
が容易となる。
【0052】請求項2,5,8,11に記載の発明によ
れば、絶縁材層が基板に対して強く接着するため、その
絶縁材層を介してフィルム材が基板の貫通孔内における
端部に確実に保持される。そのため、封止工程で、封止
材の貫通孔への流入がより確実に防止される。また、上
記絶縁材層と封止材との接着性も高いため、封止構造中
に絶縁材層が存在しても、信頼性に影響を与えることが
ない。
【0053】請求項4,10に記載の発明によれば、基
板の表面側に付着しているフィルム材を硬化せずに、貫
通孔内部のフィルム材だけを硬化させ、選択除去するこ
とができるので、貫通孔の内部にのみフィルム材を配置
し、基板の表面にフィルム材が配置されない構造を容易
に得ることができる。
【0054】請求項6,12に記載の発明によれば、予
め基板の表面の全面または広い面積にわたって上記液状
材料を配置し、その所定箇所を除去することによって、
前記フィルム材の表面およびその近傍に絶縁材層を配置
することになるので、すなわち液状材料の塗布等による
配置の際にパターン化する必要がないので、製造が容易
となる。
【図面の簡単な説明】
【図1】第1の実施形態に係る電子部品装置、電子部品
装置用基板の各製造工程における状態を示す断面図
【図2】図1に続く工程での断面図
【図3】図2に続く工程での断面図
【図4】図3に続く工程での断面図
【図5】図4に続く工程での断面図
【図6】第2の実施形態に係る電子部品装置、電子部品
装置用基板の各製造工程における状態を示す断面図
【図7】図6に続く工程での断面図
【図8】図7に続く工程での断面図
【図9】貫通孔を塞ぐフィルム材の形成条件と厚みとの
関係を示す図
【図10】貫通孔を塞ぐフィルム材の形成条件と、位置
および形状などとの関係を示す図
【図11】第3の実施形態に係る電子部品装置の断面図
【図12】第4の実施形態に係る電子部品装置の断面図
【図13】第5の実施形態に係る電子部品装置用基板の
構成を示す図
【図14】第6の実施形態に係る電子部品装置用基板の
構成を示す図
【図15】第7の実施形態に係る電子部品装置用基板の
構成を示す図
【図16】従来の電子部品装置の構成例を示す断面図
【図17】従来の電子部品装置の構成例を示す断面図
【符号の説明】
1−基板 2−要素部品 3−封止材 4−側面電極 5−フィルム材 6−絶縁材層 7−ボンディングワイヤ 8−裏面電極 9−貫通孔 10−凹部 11−放熱フィン 12−分割ライン 13−充填材 14−貫通孔 15−表面電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤本 力 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 白井 敏夫 大阪市東住吉区桑津3丁目28番1号 株式 会社三和電器製作所内 Fターム(参考) 4M109 AA01 BA03 CA01 CA04 ED01 5E314 AA27 CC15 CC20 DD06 FF08 GG17 5F061 AA01 BA03 CA01 CA04 CA12 CB12

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板の表面に要素部品が配置さ
    れ、前記基板の表面側に封止材が配置された電子部品装
    置において、 前記基板に形成されている貫通孔のうち少なくとも1つ
    を、貫通孔内部における表面側の端部に配置されたフィ
    ルム材により塞いだ電子部品装置。
  2. 【請求項2】 前記貫通孔を塞いでいるフィルム材のう
    ち少なくとも1つのフィルム材の表面を含む領域に、液
    状材料を硬化させて成る絶縁材層を配置した請求項1に
    記載の電子部品装置。
  3. 【請求項3】 絶縁性基板の表面に要素部品を配置し、
    前記基板の表面側に封止材を配置する電子部品装置の製
    造方法であって、 前記基板に設けられている貫通孔に、前記基板の表面か
    らフィルム材を圧入して該貫通孔を塞ぐ工程と、前記フ
    ィルム材の前記基板の表面に配置された部分を除去する
    工程とを含む電子部品装置の製造方法。
  4. 【請求項4】 前記フィルム材を感光性材料とし、前記
    基板の裏面側から前記貫通孔を通じて該貫通孔を塞いで
    いるフィルム材を露光して硬化させる工程を含む請求項
    3に記載の電子部品装置の製造方法。
  5. 【請求項5】 前記貫通孔を塞いでいるフィルム材のう
    ち少なくとも1つのフィルム材の表面を含む領域に液状
    材料を配置する工程と、当該液状材料を硬化させて絶縁
    材層を形成する工程とを含む請求項3または4に記載の
    電子部品装置の製造方法。
  6. 【請求項6】 前記液状材料を前記基板表面に形成し、
    前記フィルム材の表面およびその近傍以外の領域の前記
    液状材料を除去する工程を含む請求項5に記載の電子部
    品装置の製造方法。
  7. 【請求項7】 貫通孔を有し、表面に要素部品と封止材
    が配置される電子部品装置用基板において、 前記貫通孔のうち少なくとも1つを、貫通孔内部におけ
    る前記基板の表面側の端部に配置されたフィルム材によ
    り塞いだ電子部品装置用基板。
  8. 【請求項8】 前記貫通孔を塞いでいるフィルム材のう
    ち少なくとも1つのフィルム材の表面を含む領域に、液
    状材料を硬化させて成る絶縁材層を配置した請求項7に
    記載の電子部品装置用基板。
  9. 【請求項9】 絶縁性基板の表面に要素部品を配置し、
    前記基板の表面側に封止材を配置する電子部品装置用基
    板の製造方法であって、 前記基板に設けられている貫通孔に、前記基板の表面か
    らフィルム材を圧入して該貫通孔を塞ぐ工程と、前記フ
    ィルム材の前記基板の表面に配置された部分を除去する
    工程とを含む電子部品装置用基板の製造方法。
  10. 【請求項10】 前記フィルム材を感光性材料とし、前
    記基板の裏面側から前記貫通孔を通じて該貫通孔を塞い
    でいるフィルム材を露光して硬化させる工程を含む請求
    項9に記載の電子部品装置用基板の製造方法。
  11. 【請求項11】 前記貫通孔を塞いでいるフィルム材の
    うち少なくとも1つのフィルム材の表面を含む領域に液
    状材料を配置する工程と、当該液状材料を硬化させて絶
    縁材層を形成する工程とを含む請求項9または10に記
    載の電子部品装置用基板の製造方法。
  12. 【請求項12】 前記液状材料を前記基板表面に形成
    し、前記フィルム材の表面およびその近傍以外の領域の
    前記液状材料を除去する工程を含む請求項11に記載の
    電子部品装置用基板の製造方法。
JP2000209643A 2000-07-11 2000-07-11 電子部品装置、電子部品装置用基板およびそれらの製造方法 Pending JP2002026046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000209643A JP2002026046A (ja) 2000-07-11 2000-07-11 電子部品装置、電子部品装置用基板およびそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000209643A JP2002026046A (ja) 2000-07-11 2000-07-11 電子部品装置、電子部品装置用基板およびそれらの製造方法

Publications (1)

Publication Number Publication Date
JP2002026046A true JP2002026046A (ja) 2002-01-25

Family

ID=18706018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000209643A Pending JP2002026046A (ja) 2000-07-11 2000-07-11 電子部品装置、電子部品装置用基板およびそれらの製造方法

Country Status (1)

Country Link
JP (1) JP2002026046A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019935A (ja) * 2003-06-02 2005-01-20 Hitachi Aic Inc 非貫通導通穴を有する配線基板
KR100704044B1 (ko) * 2006-02-20 2007-04-09 주식회사 비즈모델라인 무선 단말기에서의 게임 데이터를 유선 게임 상에 적용하는방법 및 시스템
US7326310B2 (en) 2003-08-28 2008-02-05 Tdk Corporation Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet
US7387870B2 (en) 2003-08-28 2008-06-17 Tdk Corporation Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet
US7540931B2 (en) 2003-01-31 2009-06-02 Tdk Corporation Method of producing ceramic green sheet and method of producing electronic component using this ceramic green sheet
WO2010143597A1 (ja) * 2009-06-08 2010-12-16 日本カーバイド工業株式会社 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
CN103824904A (zh) * 2014-01-28 2014-05-28 深圳市九洲光电科技有限公司 Led封装基板的制造方法
US11538792B2 (en) 2020-05-22 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7540931B2 (en) 2003-01-31 2009-06-02 Tdk Corporation Method of producing ceramic green sheet and method of producing electronic component using this ceramic green sheet
JP2005019935A (ja) * 2003-06-02 2005-01-20 Hitachi Aic Inc 非貫通導通穴を有する配線基板
US7326310B2 (en) 2003-08-28 2008-02-05 Tdk Corporation Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet
US7387870B2 (en) 2003-08-28 2008-06-17 Tdk Corporation Method for manufacturing ceramic green sheet and method for manufacturing electronic part using that ceramic green sheet
KR100704044B1 (ko) * 2006-02-20 2007-04-09 주식회사 비즈모델라인 무선 단말기에서의 게임 데이터를 유선 게임 상에 적용하는방법 및 시스템
WO2010143597A1 (ja) * 2009-06-08 2010-12-16 日本カーバイド工業株式会社 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
JP5566383B2 (ja) * 2009-06-08 2014-08-06 日本カーバイド工業株式会社 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
CN103824904A (zh) * 2014-01-28 2014-05-28 深圳市九洲光电科技有限公司 Led封装基板的制造方法
US11538792B2 (en) 2020-05-22 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US11923343B2 (en) 2020-05-22 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100780829B1 (ko) 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치
KR101079922B1 (ko) 반도체 장치용 기판의 제조방법, 반도체 장치의 제조방법, 반도체 장치용 기판 및 반도체 장치
KR100447035B1 (ko) 반도체 장치의 제조방법
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2010118634A (ja) 流れ防止用ダムを備えたプリント基板及びその製造方法
JP2006217226A (ja) 弾性表面波素子およびその製造方法
US20050161755A1 (en) Semiconductor package with photosensitive chip and fabrication method thereof
US6989296B2 (en) Fabrication method of semiconductor package with photosensitive chip
JP2002026046A (ja) 電子部品装置、電子部品装置用基板およびそれらの製造方法
JP2010109274A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP3353501B2 (ja) 半導体装置及び半導体装置の製造方法
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
US10818579B2 (en) Lead frame and electronic component device
JP2000082827A (ja) 半導体装置およびその製造方法
JP4206779B2 (ja) 半導体装置の製造方法
JP2007129058A (ja) 電子部品搭載基板およびその製造方法
JP4244096B2 (ja) 半導体装置およびその製造方法
JP2008166634A (ja) 電子部品用パッケージ
JPH05299535A (ja) 半導体装置
JPS63244631A (ja) 混成集積回路装置の製造方法
JP2000077433A (ja) 半導体装置およびその製造方法
JP2008219041A (ja) 半導体装置およびその製造方法
JPH10261740A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100223