JP2010118634A - 流れ防止用ダムを備えたプリント基板及びその製造方法 - Google Patents

流れ防止用ダムを備えたプリント基板及びその製造方法 Download PDF

Info

Publication number
JP2010118634A
JP2010118634A JP2009032914A JP2009032914A JP2010118634A JP 2010118634 A JP2010118634 A JP 2010118634A JP 2009032914 A JP2009032914 A JP 2009032914A JP 2009032914 A JP2009032914 A JP 2009032914A JP 2010118634 A JP2010118634 A JP 2010118634A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
base substrate
dam
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009032914A
Other languages
English (en)
Other versions
JP4880006B2 (ja
Inventor
Jin Won Choi
ウォン チョイ・ジン
Seung Wan Kim
ワン キム・シュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010118634A publication Critical patent/JP2010118634A/ja
Application granted granted Critical
Publication of JP4880006B2 publication Critical patent/JP4880006B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0505—Double exposure of the same photosensitive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

【課題】ソルダーバンプの形成に使用されるドライフィルムレジストによってアンダーフィル液の外部流出を防止する流れ防止用ダムを備えたプリント基板及びその製造方法を提供する。
【解決手段】ソルダーパッド１０４が形成されたベース基板１０２、前記ベース基板１０２のソルダーパッド１０４に形成されたソルダーバンプ１１６、及び前記ベース基板１０２の縁部にドライフィルムレジストで形成された流れ防止用ダム１１０ｃを含む。流れ防止用ダム１１０ｃがアンダーフィル液の外部流出を防止して、流れ防止用ダム１１０ｃを簡単な製造する簡単な方法を提供する。
【選択図】図３

Description

本発明は流れ防止用ダムを備えたプリント基板及びその製造方法に係り、より詳しくはプリント基板の縁部に流れ防止用ダムを具備してプリント基板に半導体チップをフリップチップボンディングしてその間に注入されるアンダーフィル液の外部流出を防止することができる流れ防止用ダムを備えたプリント基板及びその製造方法に関するものである。
最近、電子産業の発達につれて電子部品の高性能化、高機能化、小型化が要求されており、これに応えて、ＳＩＰ（ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）、３Ｄパッケージなどの表面実装部品用基板においても固集積化、薄型化、微細回路パターン化の要求が増加している。
特に、電子部品の基板への表面実装技術において、半導体チップとプリント基板の電気的連結のために、ワイヤボンディング方式及びフリップチップボンディング方式が使用されている。
ここで、ワイヤボンディング方式は、プリント基板に設計回路が印刷された半導体チップを接着剤でプリント基板にボンディングさせ、プリント基板のリードフレームと半導体チップの金属端子（つまり、パッド）の間に情報送受信のために金属ワイヤで接続させた後、電子素子及びワイヤを熱硬化性樹脂または熱可塑性樹脂などでモールディングさせるものである。
また、フリップチップボンディング方式は、半導体チップに金、半田あるいはその他の金属などの素材で数十μｍないし数百μｍの大きさの外部接続端子（つまり、バンプ）を形成し、既存のワイヤボンディングによる実装法とは反対に、バンプが形成された半導体チップを覆して（ｆｌｉｐ）、表面が基板方向に向かうように実装させるものである。
しかし、ワイヤボンディング方式は、他のパッケージング方式に比べて生産性が高いが、ワイヤを利用してプリント基板と連結しなければならないため、モジュールの大きさが大きくなって、追加の工程が必要な欠点があり、フリップチップボンディング方式が多く使用されている実情である。
図１及び図２は従来技術によるフリップチップ半導体パッケージをパッケージングする方法を説明する図である。
図１及び図２に示すように、従来技術によるフリップチップボンディングは、プリント基板１２に形成された接続パッド１４にソルダーボール１６が付着され、このソルダーボール１６を介して半導体チップ１８が実装される。
しかし、このような方法によってプリント基板１２に半導体チップ１８が実装されれば、接続パッド１４に付着されたソルダーボール１６の高さによって、半導体チップ１８とプリント基板１２の間にギャップＧが発生して半導体チップ１８の支持力が低くなり、ソルダーボール１６のソルダーリング部位でクラックが発生する。特に、ソルダーボール１６で発生するクラックは、温度変化が発生する場合、半導体チップ１８とプリント基板１２の間の熱膨張係数が互いに異なり、ソルダーボール１６に熱応力が加わり、この熱応力によってソルダーボール１６でクラックが発生することになるものである。
したがって、半導体チップ１８を安定的に支持するためには、半導体チップ１８とプリント基板１２の間で発生したギャップＧに、ディスペンサー（ｄｉｓｐｅｎｓｅｒ）２０を利用して液状物質のアンダーフィル液２２を注入する。
ここで、アンダーフィル液２２は、半導体チップ１８の全体を包んでパッケージングする既存の半導体モールディング材（ＥＭＣ）とは異なり、半導体チップ１８とプリント基板１２の間に少量注入されてチップを固定させる接着剤の役目と外部衝撃から保護する役目をする。
しかし、ディスペンサー２０でアンダーフィル液２２を注入する過程において、半導体チップ１８とプリント基板１２の間のギャップＧに注入されるアンダーフィル液２２の一部は、ディスペンサー２０が配置される注入位置からプリント基板１２の外縁部まで流れて外部に溢れることになる注入不良が発生する問題点があった。
このような問題点を解決するために、プリント基板の縁部にディスペンシング工程でダムを形成する方法が提案された。
しかし、ディスペンシング工程はディスペンシングノズルからエポキシ樹脂を線形に押し出して線形のダムを形成するもので、ダムの幅が不規則になり、ダムの形状もディスペンシングノズル端部での摩擦力によってジグザグになる問題点があった。
また、ダムを形成するために、別途のディスペンシング装置が要求され、その形成のための工程を別に伴わなければならない問題点があった。
本発明は前記のような従来技術の問題点を解決するためになされたもので、本発明の目的は、アンダーフィル液の外部流出を防止することができる流れ防止用ダムを備えたプリント基板及びその製造方法を提供することである。
本発明の他の目的は、別途のディスペンシング装置またはディスペンシング工程なしに、ソルダーバンプの形成に使用されるドライフィルムレジストで流れ防止用ダムを形成することができるプリント基板及びその製造方法を提供することである。
前記目的を達成するために、本発明の一観点によれば、本発明は、ソルダーパッドが形成されたベース基板；前記ベース基板のソルダーパッドに形成されたソルダーバンプ；及び前記ベース基板の縁部にドライフィルムレジストで形成された流れ防止用ダム；を含む、流れ防止用ダムを備えたプリント基板を提供する。
前記ベース基板には、前記ソルダーパッドを露出させるオープン部を持つソルダーレジスト層が形成されることができる。
前記流れ防止用ダムは、ドライフィルムレジストが過露光によって過硬化した状態で前記ソルダーレジスト層に付着されることができる。
前記プリント基板は、前記ソルダーパッドに形成された前記ソルダーバンプを介してフリップチップボンディングされる半導体チップをさらに含むことができる。
前記流れ防止用ダムは、前記半導体チップと前記ベース基板の間のギャップに注入されるアンダーフィル液の外部流出を防止するために、前記半導体チップの外縁部に沿って前記ベース基板上に突出するように備えられることができる。
前記流れ防止用ダムは、前記ベース基板上にフリップチップボンディングされる半導体チップの上面の高さよりは低くて前記半導体チップと前記ベース基板の間のギャップよりは高い高さを持つことができる。
前記流れ防止用ダムは、前記ベース基板の外縁部と前記半導体チップの外縁部の間に備えられることができる。
また、本発明の他の観点によれば、本発明は、（Ａ）ソルダーパッドが形成されたベース基板にドライフィルムレジストを塗布し、前記ドライフィルムレジストを１次露光させる段階；（Ｂ）前記ベース基板の縁部に形成された１次露光された前記ドライフィルムレジストを２次露光させて流れ防止用ダムを形成する段階；（Ｃ）前記ソルダーパッドが露出するように、露光されていない前記ドライフィルムレジストを除去して開口部を形成する段階；（Ｄ）前記開口部にソルダーペーストを印刷し、リフロー工程によってソルダーバンプを形成する段階；及び（Ｅ）１次露光された前記ドライフィルムレジストを除去する段階；を含む、流れ防止用ダムを備えたプリント基板の製造方法を提供する。
前記方法は、前記（Ｅ）段階の後、（Ｆ）前記ソルダーパッドに形成されたソルダーバンプを介して半導体チップをフリップチップボンディングする段階をさらに含むことができる。
前記方法は、前記（Ｆ）段階の後、（Ｇ）前記半導体チップと前記ベース基板の間のギャップにアンダーフィル液を注入する段階をさらに含むことができる。
前記流れ防止用ダムは、前記半導体チップと前記ベース基板の間のギャップに注入される前記アンダーフィル液の外部流出を防止するために、前記半導体チップの外縁部に沿って前記ベース基板上に突出するように形成されることができる。
前記流れ防止用ダムは、前記ベース基板上にフリップチップボンディングされる前記半導体チップの上面の高さよりは低くて前記半導体チップと前記ベース基板の間のギャップよりは高い高さを持つことができる。
前記流れ防止用ダムは、前記ベース基板の外縁部と前記半導体チップの外縁部の間に備えられることができる。
前記ベース基板には、ソルダーパッドを露出させるオープン部を持つソルダーレジスト層が形成されることができる。
本発明によれば、流れ防止用ダムを備えることにより、アンダーフィル液の膨脹及び外部流出を防止することができる。
また、本発明によれば、ソルダーバンプを形成する工程に使用されるドライフィルムレジストの過露光によって流れ防止用ダムを形成することにより、別途の材料、装置、及び工程が不要になる。
また、本発明によれば、ドライフィルムレジストで流れ防止用ダムを形成することにより、均一な高さ及び幅を持つ流れ防止用ダムを形成することができる。
また、本発明によれば、アンダーフィル液の外部流出を防止することにより、パッケージ全体の信頼性が向上される。
従来技術によるフリップチップ半導体パッケージをパッケージングする方法を説明する図である。 従来技術によるフリップチップ半導体パッケージをパッケージングする方法を説明する図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の断面図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板に半導体チップにフリップチップボンディングされた状態を示す断面図である。 図４の平面図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明するための工程断面図である。 本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明するための工程断面図である。
本発明の目的、特定の利点及び新規の特徴は添付図面に基づく以下の詳細な説明と好適な実施例からより明らかになるであろう。本明細書において、“第１”、“第２”などの用語は特定の量、順序または重要度を示すものではなく、構成要素を互いに区別するために使用するものであり、各図の構成要素に参照符号を付けるに際して、同一構成要素は、たとえ相異なる図上に表示されても、できるだけ同一符号を有するようにすることに気をつけなければならない。また、本発明を説明することにおいて、関連公知技術についての具体的な説明が本発明の要旨を不要にあいまいにすることができると判断される場合にはその詳細な説明を省略する。
以下、添付図面に基づいて本発明の好適な実施例を詳細に説明する。
流れ防止用ダムを備えたプリント基板
図３は本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の断面図である。以下、同図に基づいて、本発明による流れ防止用ダムを備えたプリント基板１００について説明する。
図３に示すように、本発明による流れ防止用ダムを備えたプリント基板１００は、ベース基板１０２のソルダーパッド１０４にソルダーバンプ１１６が形成され、その両側部に流れ防止用ダム１１０ｃが形成されていることを特徴とする。
ここで、ベース基板１０２は、片面または両面にソルダーパッド１０４が形成されており、このソルダーパッド１０４を露出させるオープン部を持つソルダーレジスト層１０６が形成されている構造を持つ。
また、流れ防止用ダム１１０ｃはドライフィルムレジストで形成され、過露光によって過硬化した状態でソルダーレジスト層１０６に付着されている。
一方、図４及び図５は本発明の好適な実施例による流れ防止用ダムを備えたプリント基板に半導体チップがフリップチップボンディングされた状態を示す断面図及び平面図を示す。
図４及び図５に示すように、半導体チップ１１８が、ベース基板１０２のソルダーパッド１０４に形成されたソルダーバンプ１１６を介してフリップチップボンディングされ、半導体チップ１１８とベース基板１０２の間にはアンダーフィル液１２０が注入される。
この際、流れ防止用ダム１１０ｃは、半導体チップ１１８の外縁部に沿ってベース基板１０２上に突出するように備えられることにより、アンダーフィル液１２０の外部流出を防止するようになる。
ここで、流れ防止用ダム１１０ｃはベース基板１０２の外縁部と半導体チップ１１８の外縁部の間に備えられ、アンダーフィル液１２０の流出を防止するように、ベース基板１０２と半導体チップ１１８の間のギャップＧより大きいが半導体チップ１１８の上面よりは小さな高さを持つことが好ましい。
流れ防止用ダムを備えたプリント基板の製造方法
図６〜図１３は本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明するための工程断面図である。
以下、図６〜図１３に基づいて、本発明の好適な実施例による流れ防止用ダムを備えたプリント基板の製造方法を説明する。
まず、図６に示すように、ソルダーパッド１０４が形成されたベース基板１０２にドライフィルムレジスト１１０を塗布する。
この際、ベース基板１０２は一面にソルダーパッド１０４を備え、このソルダーパッド１０４を露出させるオープン部１０８が形成されたソルダーレジスト層１０６が形成された構造を持つ。
また、ドライフィルムレジスト１１０は、フィルム形態になった感光材（フォトレジスト）の一面に伸縮性を付与するためのマイラーフィルム（Ｍｙｌａｒ ｆｉｌｍ）と感光材の他面に形成されたカバーフィルム（ｃｏｖｅｒ ｆｉｌｍ）でなる。
ここで、ドライフィルムレジスト１１０は一般的なドライフィルムラミネーティング装置によって塗布され、カバーフィルムが剥げた状態で塗布される。
一方、ドライフィルムレジスト１１０は、ソルダーバンプ１１６の大きさ及び流れ防止用ダム１１０ｃの高さを考慮して、所定の厚さに形成することが好ましい。
ついで、図７に示すように、ソルダーパッド１０４上に塗布されたドライフィルムレジスト１１０を除き、ドライフィルムレジスト１１０を１次に露光する。
この際、１次露光は、所定のマスクパターン（図示せず）を用いて、ソルダーパッド１０４上に塗布されたドライフィルムレジスト１１０を除き、紫外線に露出させることで行われる。
ここで、ソルダーパッド１０４上に塗布された露光されていないドライフィルムレジスト１１０ａを除き、１次露光されたドライフィルムレジスト１１０ｂは１次露光の際に重合反応によって硬化状態になる。
ついで、図８に示すように、ベース基板１０２の側面に形成された１次露光されたドライフィルムレジスト１１０の一部を２次露光して流れ防止用ダム１１０ｃを形成する。
この際、２次露光されたドライフィルムレジストは流れ防止用ダム１１０ｃを形成し、過露光によって過硬化状態になり、ソルダーレジスト層１０６との結合力が増大するようになる。よって、以後のドライフィルムレジスト剥離工程で除去できなくなる。
ついで、図９に示すように、ソルダーパッド１０４が露出するように、露光されていないドライフィルムレジスト１１０ａを現像工程で除去して開口部１１２を形成する。
ここで、現像工程は、露光工程で紫外線に露出して硬化した部分は残し、その以外の部分は溶解させて除去する過程であって、炭酸ナトリウム（Ｎａ２ＣＯ３）または炭酸カリウム（Ｋ２ＣＯ３）のような現像液を用いて、露光されていないドライフィルムレジスト１１０ａを除去する。
ついで、図１０に示すように、開口部１１２にソルダーペースト１１４を印刷する。
この際、ソルダーペースト１１４は、印刷テーブルにベース基板１０２を配置し、その上部に、複数の開口部を備えたマスクを介してスキージでソルダーペーストを押し込むスクリーンプリンティング方式で印刷される。
ついで、図１１に示すように、印刷されたソルダーペースト１１４にリフロー（ｒｅｆｌｏｗ）工程を行ってソルダーバンプ１１６を形成する。
この際、ドライフィルムレジスト１１０に形成された開口部１１２内に印刷されるソルダーレジスト１１４はリフロー工程によって円形になりながら流れ防止用ダム１１０ｃの高さより低くなる。よって、ソルダーバンプ１１６に半導体チップ１１８が実装される場合、ベース基板１０２と半導体チップ１１８の間のギャップＧは流れ防止用ダム１１０ｃの高さより小さいので、流れ防止用ダム１１０ｃはギャップＧに注入されるアンダーフィル液１２０の外部流出を防止することができるようになる。
最後に、図１２に示すように、１次露光されたドライフィルムレジスト１１０ｂを除去する。
この際、１次露光されたドライフィルムレジスト１１０ｂは、例えばＮａＯＨまたはＫＯＨのような剥離液によって剥離される。
ここで、剥離液のＯＨ−とドライフィルムレジストのカルボキシル基（ＣＯＯＨ＋）が結合する過程で、１次露光されたドライフィルムレジスト１１０ｂが浮かび上がることにより剥離が生じるが、２次露光されたドライフィルムレジスト、つまり流れ防止用ダム１１０ｃは過露光によって過硬化状態になってソルダーレジスト層１０６と付着するので、この剥離液によって除去されなくなる。
一方、図１３に示すように、ベース基板１０２のソルダーバンプ１１６を介して半導体チップ１１８がフリップチップ実装され、ベース基板１０２と半導体チップ１１８の間のギャップＧにアンダーフィル液１２０が注入されることにより、フリップチップパッケージができあがる。
この際、流れ防止用ダム１１０ｃは半導体チップ１１８の外縁部に沿ってベース基板上に突出するように備えられるが、ベース基板１０２と半導体チップ１１８の間のギャップより大きいながらも半導体チップ１１８の上面より低い高さを持つので、アンダーフィル液１２０の外部流出を防止するようになる。
以上、本発明をその具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのもので、本発明による流れ防止用ダムを備えたプリント基板及びその製造方法はこれに限定されなく、本発明の技術的思想内で当業者によってその変形や改良が可能であることは明らかであろう。
本発明の単純な変形ないし変更はいずれも本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求の範囲によって決められるものである。
１０２ ベース基板
１０４ ソルダーパッド
１０６ ソルダーレジスト層
１１０ ドライフィルムレジスト
１１０ａ 未露光されたドライフィルムレジスト
１１０ｂ １次露光されたドライフィルムレジスト
１１０ｃ 流れ防止用ダム
１１２ 開口部
１１４ ソルダーペースト
１１６ ソルダーバンプ
１１８ 半導体チップ
１２０ アンダーフィル液

Claims (14)

  1. ソルダーパッドが形成されたベース基板；
    前記ベース基板のソルダーパッドに形成されたソルダーバンプ；及び
    前記ベース基板の縁部にドライフィルムレジストで形成された流れ防止用ダム；
    を含むことを特徴とする、流れ防止用ダムを備えたプリント基板。
  2. 前記ベース基板には、前記ソルダーパッドを露出させるオープン部を持つソルダーレジスト層が形成されていることを特徴とする、請求項１に記載の流れ防止用ダムを備えたプリント基板。
  3. 前記流れ防止用ダムは、ドライフィルムレジストが過露光によって過硬化した状態で前記ソルダーレジスト層に付着されていることを特徴とする、請求項１に記載の流れ防止用ダムを備えたプリント基板。
  4. 前記ソルダーパッドに形成された前記ソルダーバンプを介してフリップチップボンディングされる半導体チップをさらに含むことを特徴とする、請求項１に記載の流れ防止用ダムを備えたプリント基板。
  5. 前記流れ防止用ダムは、前記半導体チップと前記ベース基板の間のギャップに注入されるアンダーフィル液の外部流出を防止するために、前記半導体チップの外縁部に沿って前記ベース基板上に突出するように備えられていることを特徴とする、請求項４に記載の流れ防止用ダムを備えたプリント基板。
  6. 前記流れ防止用ダムは、前記ベース基板上にフリップチップボンディングされる半導体チップの上面の高さよりは低くて前記半導体チップと前記ベース基板の間のギャップよりは高い高さを持つことを特徴とする、請求項４に記載の流れ防止用ダムを備えたプリント基板。
  7. 前記流れ防止用ダムは、前記ベース基板の外縁部と前記半導体チップの外縁部の間に備えられることを特徴とする、請求項４に記載の流れ防止用ダムを備えたプリント基板。
  8. （Ａ）ソルダーパッドが形成されたベース基板にドライフィルムレジストを塗布し、前記ドライフィルムレジストを１次露光させる段階；
    （Ｂ）前記ベース基板の縁部に形成された１次露光された前記ドライフィルムレジストを２次露光させて流れ防止用ダムを形成する段階；
    （Ｃ）前記ソルダーパッドが露出するように、露光されていない前記ドライフィルムレジストを除去して開口部を形成する段階；
    （Ｄ）前記開口部にソルダーペーストを印刷し、リフロー工程によってソルダーバンプを形成する段階；及び
    （Ｅ）１次露光された前記ドライフィルムレジストを除去する段階；
    を含むことを特徴とする、流れ防止用ダムを備えたプリント基板の製造方法。
  9. 前記（Ｅ）段階の後、（Ｆ）前記ソルダーパッドに形成されたソルダーバンプを介して半導体チップをフリップチップボンディングする段階をさらに含むことを特徴とする、請求項８に記載の流れ防止用ダムを備えたプリント基板の製造方法。
  10. 前記（Ｆ）段階の後、（Ｇ）前記半導体チップと前記ベース基板の間のギャップにアンダーフィル液を注入する段階をさらに含むことを特徴とする、請求項９に記載の流れ防止用ダムを備えたプリント基板の製造方法。
  11. 前記流れ防止用ダムは、前記半導体チップと前記ベース基板の間のギャップに注入される前記アンダーフィル液の外部流出を防止するために、前記半導体チップの外縁部に沿って前記ベース基板上に突出するように形成されていることを特徴とする、請求項９に記載の流れ防止用ダムを備えたプリント基板の製造方法。
  12. 前記流れ防止用ダムは、前記ベース基板上にフリップチップボンディングされる前記半導体チップの上面の高さよりは低くて前記半導体チップと前記ベース基板の間のギャップよりは高い高さを持つことを特徴とする、請求項９に記載の流れ防止用ダムを備えたプリント基板の製造方法。
  13. 前記流れ防止用ダムは、前記ベース基板の外縁部と前記半導体チップの外縁部の間に備えられることを特徴とする、請求項９に記載の流れ防止用ダムを備えたプリント基板の製造方法。
  14. 前記ベース基板には、ソルダーパッドを露出させるオープン部を持つソルダーレジスト層が形成されていることを特徴とする、請求項８に記載の流れ防止用ダムを備えたプリント基板の製造方法。
JP2009032914A 2008-11-12 2009-02-16 流れ防止用ダムを備えたプリント基板の製造方法 Expired - Fee Related JP4880006B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0112362 2008-11-12
KR1020080112362A KR101022942B1 (ko) 2008-11-12 2008-11-12 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2010118634A true JP2010118634A (ja) 2010-05-27
JP4880006B2 JP4880006B2 (ja) 2012-02-22

Family

ID=42164150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009032914A Expired - Fee Related JP4880006B2 (ja) 2008-11-12 2009-02-16 流れ防止用ダムを備えたプリント基板の製造方法

Country Status (4)

Country Link
US (2) US8039761B2 (ja)
JP (1) JP4880006B2 (ja)
KR (1) KR101022942B1 (ja)
CN (1) CN101740538B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921157B2 (en) 2011-03-25 2014-12-30 Hitachi, Ltd. Printed substrate manufacturing equipment and manufacturing method
JP2017041603A (ja) * 2015-08-21 2017-02-23 ルネサスエレクトロニクス株式会社 半導体装置
CN111970851A (zh) * 2020-08-25 2020-11-20 深圳市景旺电子股份有限公司 一种液态防水胶阻流的方法
US11367700B2 (en) 2017-12-29 2022-06-21 Huawei Technologies Co., Ltd. Electronic package, terminal and method for processing electronic package
US11553601B2 (en) 2019-11-01 2023-01-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011034137A1 (ja) * 2009-09-16 2011-03-24 株式会社村田製作所 電子部品内蔵モジュール
WO2011145828A2 (ko) * 2010-05-20 2011-11-24 주식회사 엘지화학 언더-필용 댐을 포함하는 인쇄 회로 기판 및 이의 제조 방법
US9865480B2 (en) 2010-05-20 2018-01-09 Lg Chem, Ltd. Printed circuit board including under-fill dam and fabrication method thereof
KR101067216B1 (ko) 2010-05-24 2011-09-22 삼성전기주식회사 인쇄회로기판 및 이를 구비하는 반도체 패키지
CN102157445A (zh) * 2011-03-31 2011-08-17 无锡中微高科电子有限公司 提高集成电路封装连接强度的方法
US9966350B2 (en) * 2011-06-06 2018-05-08 Maxim Integrated Products, Inc. Wafer-level package device
US9025339B2 (en) * 2011-12-29 2015-05-05 Stmicroelectronics Pte Ltd. Adhesive dam
US9263378B1 (en) 2014-08-04 2016-02-16 International Business Machines Corporation Ball grid array and land grid array assemblies fabricated using temporary resist
KR102249660B1 (ko) 2014-08-14 2021-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads
TW201624645A (zh) * 2014-12-26 2016-07-01 矽品精密工業股份有限公司 半導體結構及其製法
US10325783B2 (en) * 2015-06-09 2019-06-18 Infineon Technologies Ag Semiconductor device including structure to control underfill material flow
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法
US10398037B2 (en) * 2017-02-20 2019-08-27 Canon Kabushiki Kaisha Printed circuit board and electronic device
KR102000592B1 (ko) * 2017-07-04 2019-07-16 주식회사 엔디디 바이오 감지 장치 및 그 제조방법
KR102068162B1 (ko) * 2018-04-20 2020-01-20 (주)파트론 칩 패키지 단자 구조물
JP2020053563A (ja) 2018-09-27 2020-04-02 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR102565715B1 (ko) * 2019-05-03 2023-08-10 삼성전자주식회사 반도체 패키지
KR20210098659A (ko) 2020-02-03 2021-08-11 삼성전자주식회사 댐 구조물을 갖는 반도체 패키지
CN112738990B (zh) * 2020-11-12 2022-08-23 深圳市艾比森光电股份有限公司 一种印刷电路板、显示模组及led显示屏
CN113488495B (zh) * 2021-06-16 2022-09-09 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156447U (ja) * 1979-04-24 1980-11-11
JPS5882541A (ja) * 1981-11-12 1983-05-18 Omron Tateisi Electronics Co 樹脂コ−テイング方法
JPH04318993A (ja) * 1991-04-17 1992-11-10 Ibiden Co Ltd プリント配線板およびその製造方法
JPH05299535A (ja) * 1992-04-23 1993-11-12 Matsushita Electric Works Ltd 半導体装置
JPH06256684A (ja) * 1993-03-02 1994-09-13 Japan Synthetic Rubber Co Ltd 回路基板形成用アルカリ現像型液状フォトレジスト組成物
JPH11214449A (ja) * 1998-01-20 1999-08-06 Murata Mfg Co Ltd 電子回路装置
JP2000260818A (ja) * 1999-03-05 2000-09-22 Fuji Xerox Co Ltd プリント配線組立体
JP2004258181A (ja) * 2003-02-25 2004-09-16 Fuji Photo Film Co Ltd 光硬化性感光材料の露光方法と露光装置
JP2006173654A (ja) * 1998-08-10 2006-06-29 Fujitsu Ltd ハンダバンプの形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
JPH08125305A (ja) * 1994-10-26 1996-05-17 Mitsumi Electric Co Ltd メンブレン基板
SG71838A1 (en) * 1995-06-06 2000-04-18 Ibiden Co Ltd Printed circuit boards
JPH11150206A (ja) * 1997-11-17 1999-06-02 Oki Electric Ind Co Ltd 半導体素子の実装基板
WO2000010369A1 (fr) * 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
KR100882173B1 (ko) * 1998-12-16 2009-02-06 이비덴 가부시키가이샤 도전성접속핀 및 패키지기판
US6531335B1 (en) * 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006173460A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
KR100691443B1 (ko) * 2005-11-16 2007-03-09 삼성전기주식회사 플립칩 패키지 및 그 제조방법
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55156447U (ja) * 1979-04-24 1980-11-11
JPS5882541A (ja) * 1981-11-12 1983-05-18 Omron Tateisi Electronics Co 樹脂コ−テイング方法
JPH04318993A (ja) * 1991-04-17 1992-11-10 Ibiden Co Ltd プリント配線板およびその製造方法
JPH05299535A (ja) * 1992-04-23 1993-11-12 Matsushita Electric Works Ltd 半導体装置
JPH06256684A (ja) * 1993-03-02 1994-09-13 Japan Synthetic Rubber Co Ltd 回路基板形成用アルカリ現像型液状フォトレジスト組成物
JPH11214449A (ja) * 1998-01-20 1999-08-06 Murata Mfg Co Ltd 電子回路装置
JP2006173654A (ja) * 1998-08-10 2006-06-29 Fujitsu Ltd ハンダバンプの形成方法
JP2000260818A (ja) * 1999-03-05 2000-09-22 Fuji Xerox Co Ltd プリント配線組立体
JP2004258181A (ja) * 2003-02-25 2004-09-16 Fuji Photo Film Co Ltd 光硬化性感光材料の露光方法と露光装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921157B2 (en) 2011-03-25 2014-12-30 Hitachi, Ltd. Printed substrate manufacturing equipment and manufacturing method
JP2017041603A (ja) * 2015-08-21 2017-02-23 ルネサスエレクトロニクス株式会社 半導体装置
CN106469708A (zh) * 2015-08-21 2017-03-01 瑞萨电子株式会社 半导体装置
US10553558B2 (en) 2015-08-21 2020-02-04 Renesas Electronics Corporation Semiconductor device
CN106469708B (zh) * 2015-08-21 2020-09-15 瑞萨电子株式会社 半导体装置
US11367700B2 (en) 2017-12-29 2022-06-21 Huawei Technologies Co., Ltd. Electronic package, terminal and method for processing electronic package
US11553601B2 (en) 2019-11-01 2023-01-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN111970851A (zh) * 2020-08-25 2020-11-20 深圳市景旺电子股份有限公司 一种液态防水胶阻流的方法

Also Published As

Publication number Publication date
US20120000067A1 (en) 2012-01-05
CN101740538A (zh) 2010-06-16
US20100116534A1 (en) 2010-05-13
KR101022942B1 (ko) 2011-03-16
US8039761B2 (en) 2011-10-18
JP4880006B2 (ja) 2012-02-22
CN101740538B (zh) 2012-05-16
KR20100053307A (ko) 2010-05-20
US8336201B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
JP4880006B2 (ja) 流れ防止用ダムを備えたプリント基板の製造方法
US6153930A (en) Electronic circuit device and method
TW451368B (en) Flip chip assembly of semiconductor IC chips
JP5152177B2 (ja) 導電性バンプとその製造方法および電子部品実装構造体
TWI483363B (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP4811520B2 (ja) 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP5604876B2 (ja) 電子装置及びその製造方法
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP2007110095A (ja) 電子部品内蔵基板及びその製造方法
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP2928755B2 (ja) 電子部品の製造方法
JPH118335A (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP4800708B2 (ja) 半導体パッケージ
JP2006237412A (ja) 半導体装置の製造方法および電子機器の製造方法
JP2021077710A (ja) 電子モジュールの製造方法、電子モジュール、及び電子機器
JP4513196B2 (ja) 半導体装置の製造方法および半導体装置
KR101531101B1 (ko) 인쇄회로기판의 제조방법
KR101060791B1 (ko) 솔더 범프 제조방법
JP2004207265A (ja) 樹脂フィルム貼合わせ多層配線基板
KR20140026128A (ko) 인쇄회로기판 및 그 제조방법
JP2004080005A (ja) 半導体装置および製造方法と感光性液状封止樹脂
JP2003086632A (ja) 半導体装置及びその製造方法並びに封止用樹脂
JP2002170845A (ja) 半導体装置の製造方法および半導体装置
JP2004088127A (ja) 電子部品素材および電子部品の製造方法
JP2002076180A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees