JPH04318993A - プリント配線板およびその製造方法 - Google Patents

プリント配線板およびその製造方法

Info

Publication number
JPH04318993A
JPH04318993A JP11080091A JP11080091A JPH04318993A JP H04318993 A JPH04318993 A JP H04318993A JP 11080091 A JP11080091 A JP 11080091A JP 11080091 A JP11080091 A JP 11080091A JP H04318993 A JPH04318993 A JP H04318993A
Authority
JP
Japan
Prior art keywords
resist
printed wiring
wiring board
component mounting
leadless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11080091A
Other languages
English (en)
Other versions
JP2842704B2 (ja
Inventor
Motoo Asai
元雄 浅井
Chie Ohashi
大橋 千恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP3110800A priority Critical patent/JP2842704B2/ja
Publication of JPH04318993A publication Critical patent/JPH04318993A/ja
Application granted granted Critical
Publication of JP2842704B2 publication Critical patent/JP2842704B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線板とそれ
の製造方法、とくにプリント配線板の表面で直接部品の
端子を配線パターンに接続固定するサーフェスマンティ
ング技術の分野で利用されるプリント配線板の構造に関
し、このプリント配線板をリードレス部品搭載部とリー
ド部品搭載部とに分け、その上で上記リード部品搭載部
に、めっきレジストの残留層(永久レジスト)を設けて
なるアディティブ法により導体回路形成を行う形式のプ
リント配線板とそれの製造方法について提案する。
【0002】
【従来の技術】最近、プリント配線板は、部品の小型化
と部品高密度実装が進み、導体(ライン)幅及び導体間
のすきま(スペース)が著しく狭くなっている。しかも
、このプリント配線板上に搭載する電子部品の数も増え
、搭載する半導体部品接続端子の本数が増えているのが
実情である。
【0003】このような状況にあるプリント配線板への
電子部品(リード部品の他、抵抗器やコンデンサの如き
リードレス部品−チップキャリアとも言う)の搭載は、
これらの部品を、一般にはめっきレジストを全部剥離し
たパターン上に半田付けして固着することによって行っ
ている。すなわち、導体(銅箔)回路の所定導体面に半
田ペーストを印刷するなどして半田を供給してから、半
田をリフローして部品の搭載を果している。しかし、配
線板は吸湿現象や温度変化により膨張収縮する上、高密
度配線のために幅の狭い導体回路しかないところに半田
ペーストを規則正しく印刷することは極めて困難である
【0004】a.これに対し、従来、特開昭63−28
5996号公報などではめっきレジストをそのまま残留
させて永久レジストとすることによって、半導体素子(
LSI)を実装する際のセルフアライメント効果を実現
すると共に、はんだブリッジの起らないようにしたプリ
ント配線板を提案している。事実、現在のプリント配線
板の実装精度は 0.5mmピッチが限度であるにもか
かわらず、半導体分野では、狭ピッチ多ピン化の進行で
 0.3mmピッチ以下のQFPなどの搭載の必要性が
生じており、上述の如きセルフアライメント効果なしで
は実装できないのが実情である。 b.ところが、上掲の例では”めっきレジスト”をその
まま残してソルダーレジストの役目をもつ永久レジスト
とする方法であるが、これでは、リードレス部品を実装
できない。
【0005】
【発明が解決しようとする課題】さて、ファインパター
ンの下では、セルフアライメント効果なしでは、表面実
装部品のアセンブル時の位置合わせが困難になる他、ハ
ンダブリッジが起りやすくなり、実装後基板収率の低下
が顕著となる。しかしながら、セルフアライメント効果
を得るためにめっきレジストを残す場合、リードレス部
品を実装できなくなる。
【0006】この発明の目的は、永久レジストのもつセ
ルフアライメント効果が利用できると同時に、リードレ
ス部品を実装できるという、本来は相容れないこの2つ
の要請を同時に満足するプリント配線板を開発し、これ
によって上述した従来技術の問題点を克服することにあ
る。
【0007】
【課題を解決するための手段】上述のような要請に応え
られるプリント配線板の開発を目指し鋭意研究した結果
、本発明者らは、一枚のプリント配線板におけるセルフ
アライメント効果の必要な個所と、逆にリードレス部品
を実装しなければならない個所というのを区別し、前者
についてはソルダーレジストを兼ねるめっきレジストを
残して永久レジストとする一方、後者の場所のめっきレ
ジストおよび付与触媒は除去して線間絶縁抵抗の向上を
図るという新規な方法を開発した。
【0008】すなわち、本発明は、セルフアライメント
効果の必要な個所である、外部回路接続部位のとくにリ
ード部品搭載部と、逆に前記永久レジスト層の存在が邪
魔になる部分, すなわちリードレス部品を搭載する部
分に分け、前者については、めっきレジストを永久レジ
ストとして残留させる一方、後者については、めっきレ
ジストの除去を行い、触媒も必要に応じて完全に除去し
てなるプリント配線板の構成を特徴とするものである。
【0009】このプリント配線板において、永久レジス
トを残留させるところと逆に除去するところが共存して
いる上記外部回路接続部位とは、リード部品が搭載され
る部分とリードレス部品(チップ部品)とからなり、前
者の場合は、コネクタ接続部およびパッドまわりが該当
しており、そのうちリード部品搭載のためにセルフアラ
イメント効果を必要とする個所の全部もしくは大部分に
は永久レジストが残る。この残留させる永久レジストの
層厚は、導体回路の厚みよりも大きくして、望ましくは
この両者の層高差を3μm 以上とし、そしてこの永久
レジストは、80〜200 ℃で10〜60分間熱処理
して完全硬化させることが望まれる。
【0010】このプリント配線板において、前記外部回
路接続部位におけるリード部品搭載部に施した付与触媒
については、めっきレジストとともに残留させる。一方
、この外部回路接続部位におけるリードレス部品搭載部
と導体ライン域との各付与触媒については、導体回路部
分以外のめっきレジスト形成部分を除去あるいは不導体
化することが望ましい。
【0011】また、本発明は、上述した構成のプリント
配線板を次のようにして製造する。すなわち、基板上に
形成した粗化接着剤層上に、触媒付与を行った後に感光
性樹脂層(レジスト層)を形成し、その後この感光性樹
脂層を露光, 現像することにより、めっきレジストの
形成と共に所要のパターンを形成し、次いでこのパター
ン上に無電解めっきを施して導体回路を形成する方法に
おいて、 a.前記パターン形成処理に当っては、低硬化率の露光
を行った後弱い現像処理を行い、 b.得られた上記パターン上に、無電解めっきを施して
導体回路を形成し、 c.得られた導体回路のうち、外部回路との接続部位の
うちのリードレス部品搭載部に、マスクをかけた後、主
にリード部品搭載部に高硬化率の強露光を施してから、
強い現像処理を施すことにより、リードレス部品搭載部
のめっきレジストを溶解除去させること、により、外部
回路接続部位のうちの前記リーリード部品搭載部におけ
るめっきレジストを永久レジスト化して残留させる一方
、前記リードレス部品搭載部についてのめっきレジスト
のみを剥離除去した状態のプリント配線板とすることを
特徴とするプリント配線板の製造方法である。なお、導
体ライン域のめっきレジストをCと同様に溶解除去し、
露出している触媒を酸もしくは酸化剤で不導体化あるい
は除去してもよい。
【0012】この方法における工程(c)において、強
現像によってめっきレジストを剥離した後に残る導体ラ
イン域ならびにリードレス部品搭載部に露出する触媒は
、酸もしくは酸化剤による処理によって溶解除去し、ま
た強露光によって永久レジスト化した部分は、80〜2
00 ℃で10〜60分間の加熱処理によって完全硬化
させる。 なお、前記低硬化率化のための露光は、0.1〜60%
の反応基が反応するよう行い、高硬化率のための露光は
60%を超える反応基が反応するようになるまで行う。
【0013】
【作用】本発明の特徴は、一枚のプリント配線板につい
て、セルフアライメント効果が必要な部分とそれが不必
要な部分であって、各々を予め区別した処理を施すこと
にある。この考え方に適合する本発明プリント配線板の
構造は、外部回路との接続部位(コネクタ部やパッド部
)のうちのリード部品搭載部についてのめっきレジスト
を残留させ、高硬化処理を施して永久レジスト化させる
ことによって、この部分に限ってはセルフアライメント
の作用が発揮されるような構造にする一方、その他の、
外部回路との接続部位でもリードレスのチップ部品(抵
抗器, コンデンサ)を搭載する部分は、めっきレジス
トを除去することによって、チップ部品の搭載を容易に
したものである。なお、上記永久レジストは熱処理して
完全に硬化させることが望ましい。なお、線間絶縁抵抗
率を大きくするために、導体回路線が密集している導体
ライン域の部分のめっきレジスト, 触媒核をともに除
去することが望ましい。
【0014】上記外部回路の接続部位Pとは、リード部
品やリードレスチップ部品を搭載するために導体パター
ンの幅が広くなっている部分、および外部回路との接続
のためにプリント配線板の周囲に形成されている広幅の
導体パターン部分を指し、これらの部分は、第1図(a
),(b),(c) に示すように、いずれも導体パッ
ド(導体ランド)1間のスペース2が導体間のスペース
よりも大きく、線間絶縁抵抗を大きくとれる。従って、
これらの部分に、セルフアランメント効果のために絶縁
性永久レジスト5を触媒核とともに残留させても不都合
が生じることのない部分である。
【0015】さて、この外部回路接続部位のうちのリー
ド部品搭載部Prのみに残留させた上記めっきレジスト
(永久レジスト)3によるセルフアライメント効果およ
びはんだブリッジ防止効果を得るためには、この永久レ
ジスト3の層高(H)を導体回路(ランド)高さ(h)
よりも大きくすることが望ましい。このような層高差(
H−h≧3μm)を設けることにより、このリード部品
搭載部Prの導体ランド1の部分が凹んだ状態となるた
めに、この部分にICの接続端子、すなわちリード線部
を接続しようとした場合に、たとえこのリード線が前記
導体ランド1部から多少ずれていても自動的に滑り落ち
るので円滑に接続できる(セルフアライメント効果)。 しかも、印刷したはんだペーストは、フュージングした
とき、溶融はんだが表面張力の影響を受けて凹部導体回
路内に収縮するので、いわゆるはんだブリッジがなくな
る。なお、このセルフアライメント効果は、段差がなく
ても得ることができる。すなわち、導体回路に形成され
たはんだとリード線部のはんだが、溶融時にその表面張
力で引き合うからである。
【0016】一方、外部回路接続部位Pのうちの、リー
ドレス部品(チップ部品)搭載部および導体ライン域の
付与触媒については、めっきレジスト形成部分の全部も
しくは大部分, すなわち50%以上が、不導体化ある
いは除去されていることが好ましい。その量が50%未
満では必要な表面抵抗が得られないからである。
【0017】このような効果を得るためには、永久レジ
ストの厚み0.01μm 〜1000μm が望ましい
。そして、この永久レジストの厚み(H) と導体回路
(h) との層高差d(H−h)は、d=0〜10μm
 が望ましい。
【0018】また、ライン部lについての表面抵抗は、
温度85℃/湿度85%/30V印加/1000時間の
環境条件の下で108 オームの表面抵抗を示すことが
実用領域と言える。この観点から、導体回路(ライン)
4間の間隙(スペース)は、ICチップ接続端子間隔も
考慮すると 0.1〜75μm が好適な範囲である。
【0019】次に、本発明に係るフルアディティブに基
づく上記プリント配線板の製造方法について、導体パタ
ーン間の触媒核まで除去する最も好ましい形態について
、第3図に基づき説明する。 (A)まず、第3図の(A)工程の処理は、基板5上の
接着剤層6を粗化し、その表面に触媒を付与する段階で
ある。前記基板5としては、エポキシ基板、ポリイミド
基板の如きプラスチック基板、アルミナや窒化アルミニ
ウム基板のようなセラミック基板、アルミニウム基板の
ような金属基板などを用いる。この基板上に形成する接
着剤層6としては、エポキシ樹脂, ポリイミド樹脂あ
るいはフェノール樹脂などのマトリックス中に耐熱性無
機微粉末を分散させてなる、先に本発明者らが提案した
特願昭63−104044号(特開平1−275682
号公報) に示したようなものを用いる。
【0020】また、触媒の付与は、触媒となりうる金属
イオンを含む水溶液、例えば PdCl2−SnCl2
 −HCl ( コロイドタイプ) 、塩酸では作業環
境を悪くすることがあるので、その改良型である Pd
Cl2−SnCl2 −NaCl (コロイドタイプ)
 、パラジウム有機錯塩化合物、中性銅タイプのいずれ
か1種を用いる。この処理は上記薬剤の浴に被めっき基
板を浸漬して、被めっき基板上に金属イオンを吸着させ
ることにより行う。
【0021】触媒付与の後は熱処理することが好ましい
。その理由は、触媒核を固定することによって、現像の
ときに洗浄されて離脱することがないようにすることに
ある。
【0022】(B)第3図の(B)工程の処理は、触媒
付与を行った接着剤層6の表面に、めっきレジスト形成
のための絶縁膜(ドライフィルム)8を被成する段階で
ある。このめっきレジスト用フィルム材料としては、紫
外線によって硬化するエポキシ樹脂, エポキシアクリ
レート樹脂, ウレタンアクリレート樹脂のような紫外
線感光樹脂、または熱硬化するタイプのエポキシ樹脂,
ポリイミド樹脂, エポキシ変成ポリイミド樹脂のよう
な熱硬化性樹脂、あるいはレーザー露光や電子線照射に
よって硬化する樹脂などを用いる。なお、上記めっきレ
ジストとしての絶縁膜8の形成には、上述のドライフィ
ルム8のラミネートの他に、アクリル樹脂液とエポキシ
樹脂液との混合レジスト液を塗覆(カーテンコート, 
ロールコータ, 印刷, ディップ)することによって
行う方法であってもよい。
【0023】(C)第3図の(C)工程の処理は、上述
のようにしてめっきレジスト用絶縁膜8の被成された基
板を、次に例えば紫外線を照射して硬化させた後、溶剤
(現像液)にて溶解除去し、弱硬化めっきレジスト9を
形成して所要のパターンを得る段階である。この段階で
行われる硬化処理は、本発明方法において最も重要な処
理であり、後でこのめっきレジスト8を永久レジスト化
にするために行う高硬化率処理とは異なり、それは硬化
の程度が硬化率(硬化に関与する反応基のうち、何%が
反応するかを示す)にして0.1 〜60%, 望まし
くは1〜10%の範囲内の樹脂硬化を示すようにコント
ロールされた低硬化率の処理のことである。そのために
本発明では、最初は露光(紫外線感光, レーザ露光な
どを含めていう)の程度および現像処理の程度を弱くし
て、前記硬化率の範囲内に収まるように、例えば紫外線
を 250 mJ/cm2 照射し、いわゆる溶剤現像
として、クロロセンを代表例としその他ブチルセロソル
ブ, メチルセロソルブ, ブチルセロソルブアセテー
ト, メチルセロソルブアセテート, メチルエチルケ
トン, シクロヘキサンなどの弱い現像液を用い、さら
に必要に応じてイソプロパノール, エタノール, イ
ソブタノール, トルエンなどの溶媒を混合したもの、
また、アルカリ現像として、炭酸ナトリウム, 亜硝酸
ナトリウムなどにて現像することにより、相対的に弱硬
化めっきレジスト9を形成して所要のパターンを描画す
るのである。
【0024】(D)第3図(D)での工程は、上述のよ
うにして得られた弱硬化めっきレジストを有する基板を
、無電解めっき浴中に浸漬して、リード部品搭載部Pr
とライン域lならびにリードレス部品搭載部Plとの両
方に、それぞれランドやラインあるいはパッドなどのめ
っき導体10a, 10bを形成する。そして、この導
体10a, 10bの厚みhは、後述する永久レジスト
12の層高Hとの層厚差dが所要の厚みとなるような層
高とする。
【0025】(E)次に第3図(E)での処理工程は、
上記(D)工程の処理を終えたプリント配線板のうち、
リード部品搭載部Prをのぞく、いわゆるライン域(l
)およびリードレス部品搭載部Plの部分を、常法によ
りフィルムでマスクして、露出している上記リード部品
搭載部Prを高硬化率化のための露光処理を施し、弱硬
化率の前記めっきレジスト9を60%超〜 100%の
高硬化率, 望ましくは90%以上の硬化率を示すよう
な処理を施す段階である。この処理は、前記(C)工程
での弱硬化とは違い、例えば紫外線を1J/cm2照射
することにより、前記めっきレジストを永久レジスト1
2化して剥離、溶解が困難となる状態に変成する方法で
ある。照射後、マスク材11は取り除く。なお、この永
久レジスト12は、完全に硬化させることが望ましく、
例えば80〜200 ℃で10〜60分間、熱処理する
ことにより、レジストの反応性の感応基を完全に反応さ
せたり、熱硬化感応基を重合させたりして耐熱性, 耐
薬品性を向上させることが望ましい。この処理により、
プリント配線板の外部回路接続部位におけるリード部品
搭載部Prは、めっき導体10a よりも、層高の高い
永久レジスト12によって覆われた状態となり、本発明
の一方の目的が達成されることになる。
【0026】(F)永久レジスト12形成後の上記プリ
ント配線板を、高レベルの現象、例えば塩化メチレンの
如き溶媒中にて超音波振動(15KHz〜1MHz) 
をかけながら、現像することにより、高硬化率の露光部
(リード部品搭載部Pr) 以外の、いわゆるライン域
(l)およびリードレス部品 (チップ部品) 搭載部
Plの前記めっきレジスト9を溶解除去する。
【0027】(G)その後、第3図の(G)工程では、
前記(F)工程を経たプリント配線板を酸もしくは酸化
処理して、ライン域lならびにリードレス部品搭載部P
lに残留するめっき触媒7を除去する。このめっき触媒
7の除去のための酸溶液としては、塩酸および/もしく
はフッ酸あるいはホウフッ酸を含む溶液、貴金属のエッ
チング液として知られる溶液などの酸が使用できる。ま
た、ヨウ化カリウム, ヨウ化ナトリウム, ヨウ化ア
ンモニウムの少なくとも1種とヨウ素の水溶液なども使
用できる。一方、酸化処理は、ホウフッ酸 700 v
ol%, 塩化ナトリウム50g/l,亜塩素酸ソーダ
 0.4g/l, 40℃の剥離液(酸化剤)に2分間
浸漬して処理することにより行う。
【0028】このような処理を経たプリント配線板は、
ライン域lならびにリードレス部品搭載部Plのめっき
レジスト9および触媒7の50〜100 %が除去され
るので、この部分の表面抵抗が著しく向上し、ファイン
パターン化にも応じることができ、本発明の他方の目的
が達成されることになる。
【0029】
【実施例】
実施例1 (1) フェノールノボラック型エポキシ樹脂(油化シ
ェル製)60重量部、ビスフェノールA型エポキシ樹脂
(油化シェル製)40重量部、イミダゾール硬化剤(四
国化成製)4 重量部、粒径の大きいエポキシ樹脂粉末
(東レ製、粒径3.9 μm )10重量部、および粒
径の小さいエポキシ樹脂粉末(東レ製、粒径0.5 μ
m )25重量部からなるものにブチルカルビトールを
加え、ホモディスパー分散機で粘度を250cpsに調
整して、次いで3本ローラーで混練し、接着剤溶液を作
成した。 (2) 基板5上に上記接着剤溶液を塗布して厚さ30
μm の接着剤層6を形成し、この接着剤層6の粗化を
行った後、常法によりPd/Sn触媒7を付与し、さら
にその後120 ℃で40分間の熱処理を行った。 (3) 上記接着剤層6上にめっきレジスト形成用感光
性ドライフィルム(アクリル基+エポキシ基)8を、プ
レス用ローラーを用いて0.5 m/min の速度で
搬送しながら、90℃の温度にて2kg/cm2の圧力
をかけてラミネートした。 (4) 上記ラミネートフィルム8に250mJ/cm
2 の弱い紫外線露光を施し、5%程度の硬化率のレジ
ストとした後、クロロセンで60秒間現像を行い、高さ
50μm のめっき用レジスト9を形成した。 (5) 上記めっきレジスト9付基板5を、無電解めっ
き処理し、ディスクリート部品(DIP,PGA)搭載
用のスルーホールと、表面実装部品であるリードレスの
チップ部品,チップ抵抗, チップコンデンサーなどの
搭載部Plとリード付部品QFP・SOPなどの搭載部
Pr用の接続パッドなどの外部回路接続部位Pならびに
導体ライン(l)を形成した。 (6) チップ部品搭載部(Pl)の実装パッドをフィ
ルム11でマスクし、3 J/cm2の強い紫外線を照
射して、めっきレジスト層を硬化率60%を超えるレベ
ルに高硬化した。従って、工程(4)での低硬化率(5
%)のめっきレジストは、この露光に伴って95%が永
久レジスト12と変わる。 (7) 次いで、上記永久レジスト12付き基板5を、
超音波をかけながら塩化メチレンに浸漬し、表面実装用
部品であるチップ部品の接続用パッド間に形成されてい
る低硬化率のめっきレジスト9を完全に除去した。 (8)  次に基板を 150℃で30分熱処理し、図
4に示すようなチップ部品13とリード14a 付きの
リード部品14を搭載したプリント配線板を得た。
【0030】実施例2 (1) 実施例1の(1) 〜(5) までの処理を行
った。 (2) リード部品搭載部Prの実装パッドを除く部分
をフィルム11でマスクして、露光した。この露光処理
による硬化率は、75%であった。 (3) 次いで、超音波をかけながら、塩化メチレンに
て現像を行い、低硬化率5%のめっきレジストを除去し
た。 (4) 次に基板を 200℃で30分熱処理し、図4
に示すようなプリント配線板を得た。
【0031】実施例3 (1) 実施例1の(1) 〜(5) までの処理を行
った。 (2) リード部品搭載部Prの実装パッドを除く部分
をフィルム11でマスクして、露光した。この露光処理
による硬化率は、75%であった。 (3) 次いで、超音波をかけながら、塩化メチレンに
て現像を行い、硬化率5%のめっきレジストを除去した
。 (4) 次に、ホウフッ酸7 vol%、塩化ナトリウ
ム5g/lおよび亜塩素酸ソーダ0.4g/l、40℃
の剥離液中に2分間浸漬し、触媒を除去した。 (5) 基板を 200℃で30分熱処理し、図4に示
すようなプリント配線板を得た。
【0032】比較例1 (1) 実施例1の(1) 〜(5) までの処理を行
った。 (2) 次いで、実施例1の工程(6) で実施するよ
うな高レベル感光, 高レベル現像によるリード部品搭
載部Prの永久レジスト化する処理を行うことなく、基
板をそのまま 200℃で30分熱処理することにより
、全域にめっきレジスト9を残した図5に示すようなプ
リント配線板を得た。
【0033】比較例2 (1) 実施例1の(1) 〜(5) までの処理を行
った。 (2) 次いで、基板上に残留する全てのめっきレジス
ト9を塩化メチレンにて除去し、導体回路が全部露出し
た状態の図6に示すようなプリント配線板を得た。
【0034】以上の実施例1〜3, 比較例1, 2に
ついて、リード部品とリードレスチップ部品を搭載した
結果、表1に示すような結果が得られた。
【0035】
【発明の効果】以上説明したように本発明によれば、リ
ード部品搭載部についてはセルフアライメント効果とは
んだブリッジ防止効果に優れる一方で、リードレスチッ
プ部品搭載部と高密度ラインパターン域については、絶
縁抵抗特性に優れるプリント配線板を製造することがで
きる。従って、プリント配線板へのはんだペーストの印
刷が容易になり、リード部品, チップ部品搭載の容易
化と共に電子部品接続信頼性の高い、高密度実装に適し
たプリント配線板を高歩留りで製造できる。
【図面の簡単な説明】
【図1】図1は、本発明プリント配線板の図であり、(
a)はパット部とライン部からなるプリント配線板の平
面図、(b)はパッド部の斜視図、(c)はコネクター
部の斜視図である。
【図2】図2は、プリント配線板の外部回路との接続部
位を示す略線図である。
【図3】図3は、本発明プリント配線板の製造工程図で
ある。
【図4】図4は、本発明プリント配線板の部分断面図で
ある。
【図5】図5は、比較例1として示したプリント配線板
の部分断面図である。
【図6】図6は、比較例2として示したプリント配線板
の部分断面図である。
【符号の説明】
1  導体パッド                 
   11  マスク材2  スペース       
               12  永久レジスト
3  めっきレジスト               
 l  ライン域4  導体ライン         
           Pl  リードレス部品搭載部 5  基板                    
      Pr  リード部品搭載部 6  接着剤 7  めっき触媒 8  絶縁膜 9  弱硬化レジスト 10a, 10b  めっき導体

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  外部回路との接続部位のうちのリード
    レス部品搭載部についてのめっきレジストは除去するの
    に対し、外部回路との接続部位のうちのリード部品搭載
    部についてのめっきレジストは永久レジストとして残留
    させてなることを特徴とするプリント配線板。
  2. 【請求項2】  リード部品搭載部に残留させる永久レ
    ジストの層厚を、導体回路の厚みよりも大きくすること
    を特徴とする請求項1に記載のプリント配線板。
  3. 【請求項3】  永久レジストが80〜200 ℃で1
    0〜60分間の熱処理によって完全硬化していることを
    特徴とする請求項1に記載のプリント配線板。
  4. 【請求項4】  基板上に形成した粗化接着剤層上に、
    触媒付与を行った後に感光性樹脂層を形成し、その後こ
    の感光性樹脂層を露光, 現像することによりめっきレ
    ジストの形成とともに所要のパターンを形成し、次いで
    このパターン上に無電解めっきを施して導体回路を形成
    する方法において、 a.前記パターン形成処理に当っては、低硬化率の弱露
    光を行った後弱い現像処理を行い、 b.得られた上記パターン上に、無電解めっきを施して
    導体回路を形成し、 c.得られた導体回路のうち、外部回路との接続部位の
    うちのリードレス部品搭載部に、マスクをかけた後、主
    にリード部品搭載部に高硬化率の強露光を施してから、
    強い現像処理を施すことにより、リードレス部品搭載部
    のめっきレジストを溶解除去させること、により、外部
    回路接続部位のうちの前記リード部品搭載部におけるめ
    っきレジストを永久レジスト化して残留させる一方、前
    記リードレス部品搭載部についてのめっきレジストを剥
    離除去した状態のプリント配線板とすることを特徴とす
    るプリント配線板の製造方法。
  5. 【請求項5】  低硬化率露光を0.1〜60%の反応
    基が反応するよう行い、高硬化率の露光を60%を超え
    る反応基が反応するように行うことを特徴とする請求項
    5に記載のプリント配線板の製造方法。
  6. 【請求項6】  めっきレジストを80〜 200℃で
    10〜60分間の加熱処理によって永久レジスト化させ
    ることを特徴とする請求項5に記載の製造方法。
JP3110800A 1991-04-17 1991-04-17 プリント配線板およびその製造方法 Expired - Lifetime JP2842704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3110800A JP2842704B2 (ja) 1991-04-17 1991-04-17 プリント配線板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3110800A JP2842704B2 (ja) 1991-04-17 1991-04-17 プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH04318993A true JPH04318993A (ja) 1992-11-10
JP2842704B2 JP2842704B2 (ja) 1999-01-06

Family

ID=14544972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3110800A Expired - Lifetime JP2842704B2 (ja) 1991-04-17 1991-04-17 プリント配線板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2842704B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680440B1 (en) 1998-02-23 2004-01-20 International Business Machines Corporation Circuitized structures produced by the methods of electroless plating
JP2005191131A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
US7268303B2 (en) 2002-10-11 2007-09-11 Seiko Epson Corporation Circuit board, mounting structure of ball grid array, electro-optic device and electronic device
JP2010118634A (ja) * 2008-11-12 2010-05-27 Samsung Electro-Mechanics Co Ltd 流れ防止用ダムを備えたプリント基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680440B1 (en) 1998-02-23 2004-01-20 International Business Machines Corporation Circuitized structures produced by the methods of electroless plating
US7268303B2 (en) 2002-10-11 2007-09-11 Seiko Epson Corporation Circuit board, mounting structure of ball grid array, electro-optic device and electronic device
JP2005191131A (ja) * 2003-12-24 2005-07-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2010118634A (ja) * 2008-11-12 2010-05-27 Samsung Electro-Mechanics Co Ltd 流れ防止用ダムを備えたプリント基板及びその製造方法

Also Published As

Publication number Publication date
JP2842704B2 (ja) 1999-01-06

Similar Documents

Publication Publication Date Title
US4804615A (en) Method for manufacture of printed circuit boards
JP3149352B2 (ja) 基板の導体層の形成方法
JPH0955451A (ja) 導電性インクを使用した半導体パッケージ基板の製造方法
JPH04318993A (ja) プリント配線板およびその製造方法
JP3080366B2 (ja) 無電解金属めっき法及び回路化構造体
JPH04186792A (ja) プリント配線板およびその製造方法
JP2733375B2 (ja) プリント配線板およびその製造方法
JP2842631B2 (ja) プリント配線板の製造方法
JP2919181B2 (ja) プリント基板の製造方法
JPH05327228A (ja) 電子回路部品を埋め込んだ多層プリント配線板
JP3056865B2 (ja) プリント配線板の製造方法
JP2826206B2 (ja) プリント配線板
JPH0521932A (ja) プリント配線板の製造方法
US5716760A (en) Method for plating a substrate to eliminate the use of a solder mask
CA1258138A (en) Method for manufacture of printed circuit boards having solder-masked traces
JP2669407B2 (ja) 印刷配線板及びその製造方法
JPH05259614A (ja) プリント配線板の樹脂埋め法
JP2001345538A (ja) プリント配線板の製造方法
JPH0354873B2 (ja)
JPH0653640A (ja) プリント配線板及びその製造方法
JPS61252689A (ja) プリント回路板の製造方法
JPS5819152B2 (ja) インサツハイセンキバンノセイゾウホウホウ
JP3153571B2 (ja) プリント配線板の製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JP2005085898A (ja) プリント配線基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071023

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13