KR100882173B1 - 도전성접속핀 및 패키지기판 - Google Patents

도전성접속핀 및 패키지기판 Download PDF

Info

Publication number
KR100882173B1
KR100882173B1 KR1020017007575A KR20017007575A KR100882173B1 KR 100882173 B1 KR100882173 B1 KR 100882173B1 KR 1020017007575 A KR1020017007575 A KR 1020017007575A KR 20017007575 A KR20017007575 A KR 20017007575A KR 100882173 B1 KR100882173 B1 KR 100882173B1
Authority
KR
South Korea
Prior art keywords
pad
substrate
layer
conductive
opening
Prior art date
Application number
KR1020017007575A
Other languages
English (en)
Other versions
KR20010093184A (ko
Inventor
히로세나오히로
이토우히토시
이와타요시유키
카와데마사노리
야즈하지메
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP35703998A external-priority patent/JP2000183532A/ja
Priority claimed from JP23193299A external-priority patent/JP2000353775A/ja
Priority claimed from JP23193499A external-priority patent/JP4458582B2/ja
Priority claimed from JP23193399A external-priority patent/JP4480207B2/ja
Priority claimed from JP23193199A external-priority patent/JP4554741B2/ja
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20010093184A publication Critical patent/KR20010093184A/ko
Application granted granted Critical
Publication of KR100882173B1 publication Critical patent/KR100882173B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/23—Sheet including cover or casing
    • Y10T428/239—Complete cover or casing

Abstract

도체층(5)을 설치한 기판상에 마더보드와 전기적 접속을 취하기 위한 도전성접속핀(100)이 고정된 패키지기판(310)에 도전성접속핀을 고정시키기 위한 패드 (16)를 형성한다. 패드(16)를 부분적으로 노출시킨 개구부(18)가 형성된 유기수지절연층(15)으로 피복하고, 개구부로부터 노출시킨 패드에 도전성접속핀(100)을 도전성접착제(17)를 개재하여 고정함에 의하여 실장의 경우 등에서, 도전성접착핀 (100)을 기판으로부터 잘 박리되지 않게 한다.
패키지기판

Description

도전성접속핀 및 패키지기판{CONDUCTIVE CONNECTING PIN AND PACKAGE BOARD}
본 발명은 도전성접속핀 및 도전성접속핀이 고정된 수지 패키지기판에 관한것이다.
IC칩 등을 마더보드, 또는 도터보드에 접속하기 위한 패키지기판은, 최근 신호의 고주파수화에 따라 저유전율, 저유전정접이 요구되어지고 있다. 이 때문에 기판의 재질도 세라믹에서 수지로 주류가 바뀌어가고 있다. 이와 같은 배경 하에서, 수지 기판을 사용한 프린트배선판 등에 관한 기술로서, 예를 들면 특허공개공보 평4-55555호 공보에, 회로가 형성된 유리 에폭시기판에 에폭시 아크릴레이트를 층간 수지 절연층으로서 형성하고, 이어서 포토리소그라피의 수법을 이용하여 비아홀용 개구를 설치하여 표면을 조화(粗化)한 다음, 도금레지스트를 설치하고 도금에 의해 도체 회로 및 비아홀을 형성한 이른바, 빌드업 다층프린트배선판이 제안되고 있다.
이와같은 빌드업 다층프린트배선판을 패키지기판으로서 사용하는 경우에는, 마더보드나 도터보드로 접속하기 위한 도전성접속핀을 설치할 필요성이 있다.
이 핀은 T 형핀으로 불리며, 도 76 에 도시하는 바와 같이, 기둥형상의 접속부(722)와 판상 고정부(721)로서, 측면에서 보아 T 자 형태로 형성되어 있고, 접속부(722)를 개재하여 마더보드의 소켓 등에 접속하게 되어있다. 이 도전성접속핀(710)은 빌드업 다층배선판의 가장 바깥층의 층간수지절연층(752)(또는 코어기판)의 도체층을 패드(716)로 하고, 이 패드(716)에 땜납 등의 도전성 충전재(717)를 삽입하여 접착, 고정된다.
그러나 위에서 기술한 구조로는, 패드(716)와 그 내층의 층간수지절연층(752)과의 접착 면적이 작을 뿐 아니라, 금속제의 땜납과 수지절연층이라는 전혀 다른 재질을 사용한다는점 때문에 양자의 접착 강도가 충분하지 않다는 문제가 있었다. 그 때문에 신뢰성 시험으로서의, 고온과 저온을 반복하는 히트 사이클 조건 하에서 패키지기판쪽과 마더보드, 또는 도터보드 쪽과의 열팽창률차이에 의해 기판에 휘어짐이나 요철이 생기는 경우, 패드(716)와 층간수지절연층(752)의 계면에 파괴가 발생하여, 도전성접속핀(720)이 패드(716)와 함께 기판으로부터 벗겨지는 문제가 발견된다. 또, 이 접속핀을 개재하여 패키지를 마더보드에 장착할 경우, 도전성접속핀의 위치와 접속할 마더보드의 소켓 사이와의 위치가 어긋나면, 접속부에 응력이 집중되어, 도전성접속핀이 패드와 함께 박리하는 일이 있다. 히트 사이클의 고온 영역하, 또는 IC칩을 실제로 장착할 때의 열에 의해 도전성핀의 탈락, 기울어짐이 생긴다든지, 전기적 접속이 이루어지지 않는 경우도 있었다.
본 발명은 이와 같은 문제점을 해결하기 위해 제안된 것이로서, 히트 사이클 조건하에서나, IC칩 등의 전자 부품을 실장할 경우에 응력이 집중하지 않는 도전성접속핀 및 응력이 가해져도 도전성접속핀이 박리, 탈락하기 힘드면서도, 전기적 접속이 원활한 수지 패키지기판을 제공하는 것을 목적으로 한다.
한편, 패키지의 기판으로 이용되어지는 빌드업 다층배선판에 있어서는, IC칩에 순간적인 대전력을 공급할 수 있도록 전원층을 구성하는 플레인층, 또 소음 감소의 목적으로 어스 층을 구성하는 플레인층이 배설되어져 있다.
그러나, 플레인층은 비아홀을 개재하여 외부기판(예를 들면, 도터보드) 로의 접속용의 패드에 접속되어 있다. 미세한 비아홀을 개재하여 도터보드 측으로부터의 전류를 흐르게 하기 위해서는, 전원층을 구성하는 플레인층은, IC칩으로 전송되어 얻어지는 전력에 제한을 받아 충분한 기능을 수행할 수 없었다. 또, 어스층을 구성하는 플레인층도, 저항이 높고 미세한 비아홀을 개재하여 도터보드 측의 어스라인과 접속하고 있기 때문에 소음 방지를 충분히 수행하지 못했다.
또 패키지기판으로 이용되어지는 다층프린트배선판을 도터보드에 접속하기 위해서는, 이 다층프린트배선판에 설치한 패드에 도전성접속핀을 설치할 필요가 있다. 그러나 수지로 만들어진 패기지 기판에 금속 패드를 설치하면, 양자의 접착 강도는 낮아지고, 도전성접속핀에 응력이 가해지는 때에는 도전성접속핀이 패드와 함께 박리하는 일이 있었다.
본 발명은 이와 같은 문제점을 해결하기 위해 제안된 것으로, 플레인층이 기능을 충분히 수행할 수 있는 패키지기판을 제공하는 것을 목적으로 한다.
또 본 발명은 플레인층이 기능을 충분히 수행함과 동시에 도전성접속핀이 잘 박리하지 않는 수지 패키지기판을 제공하는 것을 목적으로 한다.
한편, 빌드업 다층배선판에는, 외부 기판과 접속을 취하기 위해 땜납 등으로된 BGA 가 배치되고, 이 BGA 를 개재하여 외부 기판에 표면실장된다.
그러나, 외부 기판과의 접속을 BGA 로 행하게 되면, BGA 와 솔더레지스트의 개구부와의 접착 면적이 작기 때문에, 인장강도가 약해지고, 표면실장에 있어서, BGA 에 응력이 집중하는 경우, 혹은 신뢰성 시험의 히트 사이클 조건하에서, BGA 자체, 또는 이 BGA 를 지지하는 금속층에서 균열, 파괴가 발생한다.
또 빌드업 다층배선판을 형성할 때, 층간수지절연층, 솔더레지스트(유기수지절연층)의 건조, 경화, 도금막 형성 후의 건조, 아닐링 처리 등의 다양한 열이력에 의해 기판에 휘어짐이나 요철이 발생한다. 이러한 휘어짐, 요철에 의해, 이 빌드업 다층배선판과 외부 기판이 미세한 BGA 로는 접속되지 않는 일이 있다.
빌드업 다층배선판의 BGA 를 대신하여, PGA 로 외부기판과 접속을 취하는 것도 생각할 수 있다. 즉, PGA 는 외부기판의 접속부로 핀을 삽입하여, 전기적으로 접속하기 때문에 상기의 BGA 와 같이 접속 불량이 발생하는 일은 없다.
그러나, PGA 를 배설할 때에는, 기판에 드릴, 레이저 등으로 관통공을 만든후, 이 관통공에 PGA 를 삽입하는데, 빌드업 다층배선판은 절연수지층 안에 유리 에폭시수지 등의 보강재가 들어 있지 않다. 이 때문에 PGA 를 지탱하는 힘이 약하고, 인장강도를 강하게 할 수 없다. 더욱이 구멍을 낸 후에 관통공 내에 도체층을 형성할 때의 도금액, 그 후의 여러가지 열이력, 혹은 관통공에 땜납을 용융시켜 PGA 를 고정할 때의 가열에 의해 층간절연층의 수지가 녹아 나와 PGA 를 배설할 수 없게 되는 경우가 있다.
또 PGA 를 사용할 경우에는,관통공을 형성하기 위해 다층배선판에서 BGA 처럼 하층에 배선을 배치할 수 없다. 이 때문에 자유로운 기판 설계의 범위가 좁아지 게 된다.
본 발명은 위에서 기술한 과제를 해결하기 위한 것이며, 그 목적은 PGA 의 인장강도를 강화함과 동시에 배선의 자유도를 제고하여, 외부 기판과의 접속성이 뛰어난 패키지기판을 제공하는 것이다.
본 발명자들은 예의 검토한 결과 본 발명에 도달하였다. 즉, 청구항 1의 발명에서는, 도전성접속핀이 고정되는 패드는, 이 패드를 부분적으로 노출하는 개구부가 설치된 유기수지절연층에 의하여 덮여있다. 따라서, 도전성접속핀을 개재하여 패키지기판을 마더보드 등의 다른 기판에 설치하는 등의 때에, 예를 들면, 도전성 접속핀과 마더보드의 소켓 사이의 위치에 어긋남이 있어, 이 도전성접속핀에 응력이 가해지는 경우나, 히트사이클 조건의 열이력으로 기판에 휘어짐 등이 발생한 경우에도, 패드가 유기수지절연층으로 눌려져 있어, 기판에서 박리하는 것을 방지할 수 있다. 특히 금속성 패드와 층간수지절연층이라는 전혀 다른 재질 간의 밀착으로 충분한 접착력을 얻기 어려운 경우에도, 패드표면이 유기수지절연층으로 덮여 있어서 높은 박리 강도를 부여할 수 있다.
또, 청구항 1의 발명을 보면, 패드의 크기는 이 패드가 나타나는 유기수지절연체의 개구부로부터 약간 크게 하는 것이 중요하다. 그리하여 이 패드가 이 개구부로부터 부분적으로 노출한다.즉, 패드의 주연이 유기수지절연층으로 덮여져 있는 것이다. 패드의 크기는, 그 직경이 해당 패드를 노출하는 유기수지절연층의 개구부의 0.02 로부터 100 배인 것이 좋다. 패드의 직경이 개구부의 직경의 1.02 배 미만 이면, 패드의 주위를 유기수지절연층으로 확실하게 눌려지지 않고, 도전성접속핀의 박리를 방지할 수 없다. 또 100 배보다 크면, 도체층의 고밀도화를 방해하기 때문이다. 구체적으로는, 유기수지절연층에 설치된 개구부의 직경을 100 에서 1,500 ㎛ 으로 했을때 , 패드의 직경을 110 에서 2,000 ㎛ 로 한다.
청구항 2의 발명에서는, 패드의 주연에 배설된 연장부가 유기수지절연층에 의해 덮여있다. 이 때문에 도전성접속핀에 응력이 가해졌을 때에도, 패드가 유기수지절연층에 의해 눌러져 있기 때문에 기판에서 박리하는 일을 방지할 수 있다. 한편, 패드의 본체부는 유기수지절연층의 개구에 의해 노출되어 있고, 유기수지절연층과 패드부의 본체부는 접촉해 있지 않기 때문에, 이 유기수지절연층과 패드부의 본체부의 접촉에 의해 크랙이 발생하는 일이 없다.
청구항 5의 발명에서는, 패드가 비아홀을 개재하여 내층의 도체층과 접합해 있기 때문에, 패드와 기판의 접촉면적이 늘어나 양자가 단단히 접합된다. 또 전술한 바와 같이, 청구항 1의 발명에서는 도전성접속핀이 고정된 패드와 그 패드가 접착하는 층간수지절연층은 다른 소재간의 접착으로 이루어져 있는데에 대하여, 청구항 5에 도시한 발명에서는, 패드는 내층의 도체층과 접속한다. 때문에 양자는 금속끼리의 접속이 되어 접속이 보다 확실해 짐과 동시에 패드의 박리 강도가 높아진다.
또 패드를 하나 이상의 비아홀을 개재하여 내층의 도전층과 접속하여도 좋다. 패드의 접착 면적을 더욱 늘여, 박리가 더 발생하지 않게 되는 구조로 하는 것이 가능하기 때문이다. 또 패드를 비아홀을 개재하여 내층의 도체층에 접속하는 경우, 비아홀은 그 패드의 주변부분에 배치하는 것이 접속성을 높이는 데 효과적이다. 때문에 비아홀을 링 형상으로 만들어, 그 링을 덮듯이 패드를 설치해도 된다.
또 빌드업 기판에 있어서, 도전성접속핀이 고정된 패드는 2 개층 이상의 비아홀을 개재하여 내층의 도체층과 접속하도록 구성하여도 좋으며, 패키지기판의 형상이나 종류에 따라서는, 이 두 개층 이상의 비아홀이 각각 한 개 이상의 비아홀로 구성되어도 좋다. 어느 편으로 하여도 패드의 표면적이 늘어나기 때문에, 접착 강도를 높이는데 효과적이기 때문이다. 또 패드가 설치된 비아홀을, 패드 부분을 부분적으로 노출시킨 개구부를 가지는 유기수지절연층으로 피복하면, 패드의 박리를 확실히 방지할 수 있다.
청구항 6의 발명을 보면, 코어기판 상의 도체층은 코어기판으로 되는 수지기판의 표면에 조화면(매트면)을 개재하여 단단히 밀착되어 있고, 이와 같은 도체층에 패드를 접속시킴으로 해서, 패드가 층간수지절연층으로부터 박리되기 어렵게 된다. 또한, 패드를 하나 이상의 비아홀 및 두 개층 이상의 비아홀을 개재하여 내층의 도체층에 접합하는 경우에도, 그 내층의 도체층은 코어기판에 설치된 것이어도 좋다.
청구항 7의 발명에 의하면, 외부 단자인 도전성접속핀과, 이 도전성접속핀이 설치된 쪽의 반대측 면에 있는 다른 기판과의 배선길이를 짧게 할 수 있다. 구체적으로는 코어기판에 있어, 스루홀 주변의 랜드 및 스루홀 내에 충전된 수지충전재에 비아홀을 개재하여 패드를 접속한다. 또 스루홀을 도체층으로 피복하는, 소위 커버도금을 시행하고, 이 도체층에, 비아홀을 개재하여 패드를 접속시킬 수 있다. 또 스루홀의 랜드만에 비아홀을 개재하여 패드를 접속시켜도 좋다.
청구항 14의 발명을 보면, 도전성접착제의 융점이 섭씨 180 ~ 280 도이므로 도전성접속핀과의 접착강도 2.0㎏／pin 이상이 확보된다. 이 강도는 히트사이클 등의 신뢰성 시험 후, 혹은 IC칩의 실장 시 요구되어지는 열을 가한 후에도 그 강도의 저하가 적다. 섭씨 180 도 미만의 경우에는 접착 강도도 2.0 ㎏／pin 전후이며, 경우에 따라서는 1.5 ㎏／pin정도 밖에 나오지 않는다. 또 IC칩 실장 시의 가열에 의해서 도전성접착제가 용해되어 버려, 도전성접속핀의 탈락, 기울어짐이 발생해 버린다. 섭씨 280 도를 넘는 경우에는 도전성접착제의 용해온도에 대하여 수지층인 수지절연층, 솔더레지스트층이 녹아버린다. 특히 바람직한 온도는 섭씨 200 ~ 260 도이다. 이 온도의 도전성접착제인 것이 도전성접속핀의 접착강도의 변화를 작게 만들며, 실제로 가해지는 열이 패키지기판을 구성하는 수지층을 손상시키는 일도 없기 때문이다.
청구서 15의 발명을 보면, 도전성 충전재는 주석, 납, 안티몬, 은, 금, 동을 적어도 한 종류 이상으로 함에 의하여, 앞에서 기술한, 융점을 가지는 도전성 접착제를 만들 수 있다. 특히 주석-납, 혹은 주석-안티몬이 적게나마 함유되어있는 도전성접착제가 앞에서 기술한 융점의 범위를 형성시킬 수 있으며, 열에 의해 용해되어도, 다시 고착되어, 쉽게 도전성접속핀의 탈락, 기울어짐을 일으키지 않는다.
앞에서 기술한 도전성 충전재는 Sn／Pb, Sn／Sb, Sn／Ag, Sn／Sb／Pb의 합금으로 되어 있고, 특히 접착 강도도 2.0 ㎏／pin 이며, 그 강도의 변화도 적으며, 특히 히트사이클 조건 하에서나, IC칩의 실장 시의 열에 의해서도, 도전성접속핀의 접착강도의 저하가 없고, 핀의 탈락, 기울어짐이 발생하지 않으며, 전기적 접속도 확보되고 있다.
청구항 17의 발명은 도전성접속핀을 가요성이 뛰어난 동, 혹은 동합금, 주석, 아연, 알루미늄, 귀금속 중에서 선택하여, 적어도 한종류 이상의 금속제로 만들면, 핀에 응력이 가해졌을 때, 휘어져서 그 응력이 흡수되어, 기판에서 도전성접속핀이 박리되기 어렵게 된다. 이 도전성접속핀에 사용되는 동합금으로서는 인청동이 적합하다. 가요성이 뛰어날 뿐 아니라 전기적 특성도 양호하며 도전성접속핀으로 가공하기에도 매우 좋기 때문이다.
이 도전성접속핀으로는, 판상의 고정부와 이 핀상의 고정부의 개략 중앙에 돌출,설치된 기둥형상의 접속부로 되어 있는 소위,T 자형핀이 가장 효과적으로 사용된다. 판상의 고정부는 패드로 되는 도체층에, 도전성접착제를 개재하여 고정되는 부분이며, 패드의 크기에 맞추어 원형이나 다각형 모양 등으로 적절하게 만든다. 또 접속부의 형상은 다른 기판에 삽입 가능한 형상이라면, 특별히 문제는 없고 원주ㆍ각주ㆍ원추ㆍ각추등 어떤 것이라도 좋다. 이 접속부는 통상 위치의 핀에 대하여 기본적으로 1 개이거나, 2개 이상 설치해도 특별히 문제는 없으며, 실장된 다른 기판에 상응해서 적절히 형성하면 된다.
도전성접속핀에 있어서, 기둥형의 접속부는 직경 0.1 ~ 0.8 ㎜ 로서 길이는 1.0 ~ 10 ㎜, 판상의 고정부의 직경은 0.5 ~ 2.0 ㎜ 의 범위로 하는 것이 바람직하며, 패드의 크기나, 실장되는 다른 기판의 종류 등에 따라서 적절히 만들면 된다.
또 청구항 19의 발명에서는, 패키지기판을 외부의 전자부품 등에 설치할때, 만약 도전성접속핀과 다른 기판의 사이에 자칫 위치가 어긋나서, 이 도전성접속핀에 응력이 가해졌을 경우에는, 접속부가 휘어서 그 응력을 흡수할 수 있다. 또 히트사이클 조건의 열이력으로 기판에 휘어짐 등이 발생한 경우에는 고정부가 휘어서 그 변형에 대응함으로써, 도전성접속핀이 기판에서 박리되는 것을 방지할 수 있어, 신뢰성이 높은 패키지기판이 된다.
청구항 19의 패키지기판은, 도전성접속핀이 고정된 패드를, 이 패드를 부분적으로 노출하는 개구부가 설치된 유기수지절연층으로 덮어도 좋다. 그로 인하여 앞에서 기술한 것처럼, 도전성접속핀으로의 응력이 집중되거나, 기판의 변형 등이 발생했을 경우에도 패드가 유기수지절연층으로 눌려져 있어, 기판에서 박리되는 것을 방지할 수 있다. 특히 금속제의 패드와 층간수지절연층이라는 전혀 다른 소재간의 접착으로 충분한 접착력을 얻기 어려운 경우에도, 패드 표면을 유기수지절연층으로 덮음으로써 높은 박리강도를부여할 수 있다.
패드를 유기수지절연층으로 덮는 경우, 그 패드의 크기는, 이 패드가 나타나는 유기수지절연층의 개구부보다 약간 크게 하는 것이 중요하다. 그로 인하여 패드를 개구부로부터 부분적으로 노출시킬 수 있다. 즉, 패드의 주연이 유기수지절연층으로 덮여진 것이다. 패드의 크기는 그 직경이 이 패드를 노출하는 유기수지절연층의 개구부의 직경의 1.02 ~ 100 배로 하는 것이 좋다. 패드의 직경이 개구부의 직경의 1.02 배 미만일 때는, 패드 주위를 유기수지절연층으로 확실하게 덮는 것이 불가능하여, 도전성접속핀의 박리를 방지할 수 없다. 또 100 배 보다 크면, 도체층 의 고밀도화를 저해하기 때문이다. 구체적으로는 유기수지절연체에 설치된 개구부의 직경을 100 에서 1,500 ㎛ 로 했을 때, 패드의 직경을 110 에서 2,000 ㎛ 로 한다.
청구항 23의 발명은, 도전성접속핀을 가요성이 뛰어난 동이나 동합금, 주석, 아연, 알루미늄, 귀금속에서 골라 적어도 한 종류 이상의 금속으로 만들고, 그 도전성접속핀을 고정하는 패드가 비아홀을 개재하여 내층의 도체층과 접합하고 있음으로 해서, 도전성접속핀의 가요성으로 응력을 흡수하는 효과에 더해, 패드와 기판의 접촉면적이 늘어나 양자를 단단하게 접합할 수 있다. 또 앞에서 기술한 바와 같이 청구항 19의 발명에서는 도전성접속핀이 고정된 패드와, 그 패드가 접착되어 있는 층간수지절연층은 다른 소재간의 접착으로 되어 있는 것에 비해, 본 청구항에서 도시한 발명에서는, 패드가 내층의 도체층과 접속하고 있다. 그래서 양자는 금속끼리의 접속이 되어, 보다 확실히 밀착됨과 동시에 패드의 박리강도가 높아진다.
또 패드를 한개 이상의 비아홀을 개재하여 내층의 도체층에 접속해도 좋다. 패드의 접착 면적을 더욱 늘려서, 보다 박리되지 않는 구조를 만들수 있다. 더욱이 패드를 비아홀을 개재하여 내층의 도체층에 접속하는 경우, 비아홀은 그 패드의 주변 부분에 배치하는 것이 접속성을 높이는데 효과적이다. 그 때문에 비아홀을 링 형상으로 하여 그 링을 덮듯이 패드를 설치해도 좋다.
또한, 빌드업기판에 있어서, 도전성접속핀이 고정되는 패드는 2 개층 이상의 비아홀을 개재하여 내층의 도체층과 접속하도록 구성해도 좋고, 패키지기판의 형상이나 종류에 따라서는 이 두개층 이상의 비아홀을 각각 한개 이상의 비아홀로 구성하여도 좋다. 어떤 식으로 해도 패드의 표면적이 늘어나기 때문에, 접착강도를 높이는데 효과적이기 때문이다. 패드가 설치된 비아홀을, 패드를 부분적으로 노출시키는 개구부를 가지는 유기수지절연층으로써 덮으면, 패드의 박리를 확실하게 방지할 수 있다.
청구항 24의 발명에서는, 코어기판상의 도체층은 코어기판으로 되는 수지기판의 표면에 조화면(매트면)을 개재하여 단단해 밀착되어 있고, 이와 같이 도체층에서 패드를 접속시킴에 의하여, 패드가 층간수지절연층에서 한층 박리되기 어렵게 된다. 또 패드를 한개 이상의 비아홀 및 두개층 이상의 비아홀을 개재하여 내층의 도체층에 접합하는 경우에도, 그 내층의 도체층은 코어기판에 설치된 것이어도 좋다.
청구항 25의 발명에 의하면, 도전성접속핀과, 이 도전성접속핀이 설치된 쪽의 반대 측면에 있는 다른 기판과의 배선길이를 짧게 할 수 있다. 구체적으로는 코어기판에 있어서, 스루홀 주변의 랜드 및 스루홀 내에 충전된 수지충전재에 비아홀을 개재하여 패드를 접속한다. 또, 스루홀을 도체층으로 피복하는, 이른바 커버도금을 시행하여, 이 도체층에 비아홀을 개재하여 패드에 접속할 수 있다. 또 스루홀의 랜드만에 비아홀을 개재하여 패드를 접속하여도 좋다.
청구항 32의 발명에서는 도전성접착제의 융점이 섭씨 180 ~ 280 도이기 때문에 도전성접착핀과의 접착강도 2.0 Kg/pin 이상이 확보된다. 이 강도는 히트사이클 등의 신뢰성 시험후, 혹은 IC칩의 장착 시에 요구되는 열을 가한 후에도 그 강도의 저하가 적다. 섭씨 180 도 미만인 경우에는, 접착강도도 2.0 Kg/pin 전후이며, 경 우에 따라서는 1.5 Kg/pin정도 밖에 나오지 않는다. 또 IC칩 장착 시의 가열에 의해 도전성접착제가 용해되어 버려, 도전성접속핀의 탈락, 기울어짐을 일으킨다. 섭씨 280 도를 넘는 경우에는, 도전성접착제 용해 온도에 대하여, 수지층인 수지절연층, 솔더레지스트층이 녹아버린다. 특히 바람직한 온도는 섭씨 200 ~ 260 도이다. 이 온도의 도전성접착제를 사용하면, 도전성접속핀의 접착강도의 변화도 적어지고, 실제로 가해지는 열이 패키지기판을 구성하는 수지층으로의 손상을 주는 일도 없어지기 때문이다.
청구항 33의 발명을 보면, 도전성접착제는 주석, 납, 안티몬, 은, 금, 동을 적어도 한 종류 이상으로 형성됨에 의하여 전술한 융점을 가지는 도전성접착제를 형성할 수 있다. 특히 주석-납, 혹은 주석-안티몬이 적게나마 함유되어 있는 도전성접착제가 앞에서 기술한 융점의 범위를 형성시킬 수 있기 때문에, 열에 의해 융해해도, 다시 고착하여 도전성접속핀의 탈락, 기울어짐을 일으키지 않는다.
앞에서 기술한 도전성접착제는 Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb 의 합금으로 만들면, 특히 접착강도도 2.0 Kg/pin 이며, 그 강도의 변화도 적고, 히트사이클 조건 하에서나, IC칩의 장착 시의 열에 의해서도, 도전성접속핀의 접착강도의 저하도 일어나지 않고, 핀의 탈락, 기울어짐이 발생하지 않으며, 전기적 접속도 확보되고 있다.
청구항 35의 발명에서는, 도전성접속핀의 주상의 접속부에 다른 부분의 직경보다도 작은 함입부가 설치되어 있기 때문에 핀이 휘어지기 쉬워진다. 때문에 도전성접속핀에 응력이 가해졌을 때에는, 접속부가 함입부에서 휘어지기 때문에, 그 응 력이 흡수되어 도전성접속핀을 기판에서 박리되기 어렵게 만든다.
이 도전성접속핀에는, 판상의 고정부와 이 핀상의 고정부의 개략 중간쯤에 설치된 기둥형의 접속부로 되어 있는 소위, T 자형핀이 가장 효과적으로 사용되어지고 있다. 판상의 고정부는 패드로 되는 도체층에 도전성접착제를 개재하여 고정되는 부분이며, 패드의 크기에 맞춘 원형이나 다각형 모양등으로 적절하게 형성된다. 또 접속부의 형상은 다른 기판에 삽입 가능한 형상이라면, 특별히 문제는 없고 원주ㆍ각주ㆍ원추ㆍ각추등 어떤 것이라도 좋다. 이 접속부는 통상 위치의 핀에 대하여, 기본적으로 1 개이거나, 2 개 이상 설치해도 특별히 문제는 없으며, 실장된 다른 기판에 상응해서 적절히 만들면 된다.
이 도전성접속핀은 판상의 고정부의 직경이 0.5 ~ 2.0 mm 의 범위, 기둥형의 접속부의 직경이 0.1 에서 0.8 mm 이고, 길이가 1 ~ 10 mm 로 형성하는 것이 좋으며, 고정되는 패키지기판이나 장착되는 다른 기판의 종류 등에 따라 적절히 선택한다.
함입부는 이 접속부의 도중에 설치되어 있으며, 다른 부분보다도 가늘게 형성되어 있다. 이 함입부의 두께는 도전성접속핀을 구성하는 재질이나 도전성접속핀의 크기 등에 따라 다른데, 그 직경이 접속부 그 자체의 직경보다 50 % 이상 98 % 이하로 하는 것이 중요하다. 함입부의 직경이 다른 부분의 직경의 50 % 보다 작으면, 접속부의 강도가 불충분해지고, 패키지기판을 장착했을 때 변형하거나 굽는 경우가 있다. 또 함입부의 직경이 다른 부분의 직경의 98 % 를 넘으면, 접속부에 기대할 만한 가요성을 부여할 수가 없고, 응력의 흡수 효과를 얻을 수 없다. 또, 함 입부는 복수 개 형성되어도 된다.(도 33(B))
본 발명의 도전성접속핀을 구성하는 재질은 금속이라면, 특별히 제한은 없고, 금ㆍ은ㆍ동ㆍ니켈ㆍ코발트ㆍ주석ㆍ납등의 가운데서 적어도 한 종류 이상의 금속으로 만드는 것이 좋다. 철합금인 상품명 '코발'(Ni-Co-Fe의 합금)이나, 스테인레스, 동합금인 인청동을 사용하면 좋다. 전기적 특성이 양호하고 게다가 도전성접속핀으로 가공하기 매우 좋다. 특히 인청동은 높은 가요성을 가지고 있기 때문에 응력 흡수에 적절하다.
또 청구항 37의 발명에서는, 패키지기판을 외부의 전자 부품 등에 취부할 때, 만약 도전성접속핀과 다른 기판의 사이에 자칫 위치가 어긋나서, 이 도전성접속핀에 응력이 가해졌을 경우에는, 접속부가 휘어서 그 응력을 흡수하기 때문에 도전성접속핀이 기판에서 박리되는 것을 방지할 수 있어, 신뢰성이 높은 패키지기판이 된다.
청구항 37의 패키지기판은, 도전성접속핀이 고정된 패드를, 이 패드를 부분적으로 노출하는 개구부가 설치된 유기수지절연층으로 덮어도 좋다. 그로 인하여 앞에서 기술한 도전성접속핀으로의 응력이 집중되거나, 기판의 변형 등이 발생했을 경우에도, 패드가 유기수지절연층으로 눌려져 있어, 기판에서 박리되는 것을 방지할 수 있다. 특히 금속제의 패드와 층간수지절연층이라는 전혀 다른 소재간의 접착으로 충분한 접착력을 얻기 어려운 경우에도 패드 표면을 유기수지절연층으로 덮음으로서 높은 박리강도를 부여할 수 있다.
패드를 유기수지절연층으로 피복하는경우, 그 패드의 크기는, 이 패드가 나 타나는 유기수지절연층의 개구부보다 약간 크게 하는 것이 중요하다. 그로 인하여 패드를 개구부로부터 부분적으로 노출시킬 수 있다. 즉, 패드의 주연이 유기수지절연층으로 덮여지는 것이다. 패드의 크기는 그 직경이, 이 패드를 노출하는 유기수지절연층의 개구부의 직경의 1.02 ~ 100 배로 하는 것이 좋다. 패드의 직경이 개구부의 직경의 1.02 배 미만일 때는, 패드 주위를 유기수지절연층으로 확실하게 누르는 것이 불가능하여, 도전성접속핀의 박리를 방지할 수 없다. 또 100 배 보다 크면 도체층의 고밀도화를 저해하기 때문이다. 구체적으로는 유기수지절연체에 설치된 개구부의 직경을 100 에서 1,500 ㎛ 로 했을 때, 패드의 직경을 110 에서 2,000 ㎛으로 한다.
청구항 41의 발명에서는, 도전성접속핀의 접속부에 함입부을 설치해 휘어지기 쉽고, 게다가 그 도전성접속핀을 고정하는 패드가 비아홀을 개재하여 내층의 도체층과 접합하고 있기 때문에, 도전성접속핀의 가요성으로 응력을 흡수하는 효과에 더해, 패드와 기판의 접촉면적이 늘어나서 양자를 단단하게 접합할 수 있다. 또 앞에서 서술한 바와 같이 청구항 37의 발명에서는 도전성접속핀이 고정되는 패드와 그 패드가 접착되어 있는 층간수지절연층은 다른 소재간의 접착으로 되어 있는데 반해, 본 청구항에서 도시한 발명에서는 패드는 내층의 도체층과 접속하고 있다. 때문에 양자는 금속끼리의 접속이 되어 보다 확실하게 밀착됨과 동시에 패드의 박리강도가 높아진다.
또, 패드를 하나 이상의 비아홀을 개재하여 내층의 도체층에 접속해도 좋다. 패드위 접착 면적을 더욱 늘려서 보다 박리되지 않는 구조를 만들수 있다. 또 패드를 비아홀을 개재하여 내층의 도체층에 접속하는 경우, 비아홀은 그 패드의 주변 부분에 배치하는 것이 접속성을 높이는데 효과적이다. 그 때문에 비아홀을 링 형상으로 하여 그 링을 덮듯이 하여 패드를 설치해도 좋다.
또 빌드업기판에 있어서, 도전성접속핀이 고정되는 패드는 2 개층 이상의 비아홀을 개재하여 내층의 도체층과 접속하도록 구성해도 좋고, 패키지기판의 형상이나 종류에 따라서는 이 두개층 이상의 비아홀이 각각 한개 이상의 비아홀로 구성되어도 좋다. 어떤 식으로 해도 패드의 표면적이 늘어나기 때문에 접착강도를 높이는데 효과적이기 때문이다. 패드가 설치된 비아홀을, 패드를 부분적으로 노츨시키는 개구부를 가지는 유기수지절연층으로써 덮으면 패드의 박리를 확실하게 방지할 수 있다.
청구항 42의 발명에서는 코어기판상의 도체층은, 코어기판으로 되는 수지기판의 표면에 조화면(매트면)을 개재하여 단단해 밀착되어 있고, 이와같은 도체층에서 패드를 접속시킴으로해서 패드가 층간수지절연층에서 한층 박리되기 어렵게 된다. 더욱이 패드를 한개 이상의 비아홀 및 두개층 이상의 비아홀을 개재하여 내층의 도체층에 접합하는 경우도 그 내층의 도체층은 코어기판에 설치된 것이어도 좋다.
청구항 43의 발명에 의하면, 도전성접속핀과 해당 도전성접속핀이 설치된 쪽의 반대측 면에 있는 다른 기판과의 배선길이를 짧게 할 수 있다. 구체적으로는 코어기판에 있어서, 스루홀 주변의 랜드 및 스루홀 내에 충전된 수지충전재에 비아홀을 개재하여 패드를 접속한다. 또 스루홀을 도체층으로 피복하는, 소위 커버도금을 시행하여 이 도체층에 비아홀을 개재하여 패드를 접속한다. 또 스루홀의 랜드만 비아홀을 통하여 패드를 접속하여도 괜찮다.
청구항 50의 발명에서는, 도전성접착제의 융점이 섭씨 180 ~ 280 도이기 때문에 도전성접착핀과의 접착강도 2.0 Kg/pin 이상이 확보된다. 이 강도는 히트사이클 등의 신뢰성 시험후, 혹은 IC칩의 장착 시에 요구되는 열을 가한 후에도 그 강도의 저하가 적다. 섭씨 180 도 미만인 경우에는, 접착강도도 2.0 Kg/pin 전후이며, 경우에 따라서는 1.5 Kg/pin 정도 밖에 나오지 않는다. 또 IC칩 장착 시의 가열에 의해 도전성접착제가 용해되어 버려, 도전성접속핀의 탈락, 기울어짐을 일으킨다. 섭씨 280 도를 넘는 경우는 도전성접착제 용해 온도에 대하여 수지층인 수지절연층, 솔더레지스트층이 녹아버린다. 특히 바람직한 온도는 섭씨 200 ~ 260 도이다. 이 온도의 도전성접착제인 것이, 도전성접속핀의 접착강도의 변화도 적어지고, 실제로 가해지는 열에 의한 패키지기판을 구성하는 수지층이 손상되는 일도 없어지기 때문이다.
청구항 51의 발명에서는, 도전성접착제는 주석, 납, 안티몬, 은, 금, 동을 적어도 한 종류 이상으로 형성됨에 의하여, 전술한 융점을 가지는 도전성접착제를 만들 수 있다. 특히 주석-납, 혹은 주석-안티몬이 적게나마 함유되어 있는 도전성접착제는 앞에서 기술한 융점의 범위를 형성시킬 수 있기 때문에, 열에 의해 녹아도, 다시 고착하여 도전성접속핀의 탈락, 기울어짐을 일으키지 않는다.
앞에서 기술한 도전성접착제는 Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb의 합금으로 함에 의하여, 특히 접착강도도 2.0 Kg/pin 이며, 그 변화도 적고, 히트사이클 조건 하에서나 IC칩의 장착 시의 열에 의해서도 도전성접속핀의 접착강도의 저하도 없고, 핀의 탈락, 기울어짐이 발생하지 않으며, 전기적 접속도 확보되고 있다.
청구항 53, 54에서는, 기판의 표면에 도체층인 플레인층을 배치하여, 이 플레인층에 도전성접속핀을 직접 접속함으로서, 외부 기판(예를 들어 도터보드)에서 플레인층까지의 전기 저항을 낮춘다. 이로 인하여 도터보드 쪽에서부터의 전력 공급을 용이하게 하고 전원층을 구성하는 플레인층이 충분한 기능을 수행하게 된다.또한, 어스층을 구성하는 플레인층에 있어서도, 저저항의 도전성접속핀을 개재하여 도터보드 측의 어스라인과 접속되어 노이즈방비의 역활을 십분 발하게 된다. 또 플레인층은 메쉬 상태로 있어도 좋다. 메쉬는 각형, 원형의 도체 비형성부분을 배설함으로 해서 형성된다.(도 50 참조)
또 청구항 56의 발명에서는, 도전성접속핀이 고정되는 패드는, 이 패드를 부분적으로 노출하는 개구부가 설치된 유기수지절연층으로 덮혀져 있다. 따라서 도전성접속핀을 개재하여 패키지기판을 마더보드 등의 다른 기판에 설치하는 등의 때에, 만약 도전성접속핀과 마더보드의 소켓 사이의 위치에 어긋남이 있어, 이 도전성접속핀이 응력에 가해졌을 경우나, 히트 사이클 조건의 열이력으로 기판에 휘어짐 등이 발생한 경우에도, 패드가 유기 수지 절연층에 눌려져 있어, 기판에서 박리하는 것을 방지할 수 있다. 특히 금속성 패드와 층간수지절연층이라는 전혀 다른 재질간의 밀착으로, 충분한 접착력을 얻기 어려운 경우에도, 패드 표면이 유기수지절연층으로 덮여 있어 높은 박리 강도를 부여할 수 있다.
청구항 57의 발명은, 도전성접속핀을 가요성이 뛰어난 동이나 동합금, 주석, 아연, 알루미늄, 귀금속에서 골라 적어도 한 종류 이상의 금속제로 만들면, 핀에 응력이 가해질때 휘어서 그 응력이 흡수되어, 기판에서 도전성접속핀이 박리되기 어려워진다. 이 도전성접속핀에 사용되어지는 동합금으로서는 인청동이 적절하다. 가요성이 뛰어날 뿐 아니라, 전기적 특성도 양호하고, 게다가 도전성접속핀으로 가공하기가 매우 좋기 때문이다.
이 도전성접속핀은, 판상의 고정부와 이 판상의 고정부의 약 중간 쯤에 설치된 기둥형의 접속부로 되어있는, 이른바 T 자형핀이 가장 효과적으로 사용되어지고 있다. 판상의 고정부는 패드로 되는 도체층에, 도전성접착제를 개재하여 고정된 부분이며, 패드의 크기에 맞춘 원형이나 다각형 모양등으로 적절하게 형성된다. 또 접속부의 형상은 다른 기판에 삽입 가능한 형상이라면, 특별히 문제는 없고 원주ㆍ각주ㆍ원추ㆍ각추등 어떤 것이라도 좋다. 이 접속부는 통상 위치의 핀에 대하여 기본적으로 1개이거나 2개 이상 설치해도 특별히 문제는 없으며, 실장된 다른 기판에 상응해서 적절히 형성하면 된다.
도전성접속핀에 있어서 기둥형상의 접속부는 직경이 0.1 에서 0.8 mm , 길이가 1 ~ 10 mm 이고, 판상의 고정부는, 직경은 0.5 ~ 2.0 mm 의 범위로 하는 것이 바람직하고, 패드의 크기나, 장착되는 다른 기판의 종류 등에 따라 적절히 선택한다.
청구항 58의 발명에서는 도전성접속핀의 기둥형의 접속부에 다른 부분의 직경보다도 작은 함입부가 설치되어 있기 때문에 핀이 휘어지기 쉬워진다. 때문에 도전성접속핀에 응력이 가해졌을 때에는 접속부가 함입부에서 휘어지기 때문에 그 응 력이 흡수되어 도전성접석핀을 기판에서 박리되기 어렵게 만든다.
이 도전성접속핀에는, 판상의 고정부와 이 핀상의 고정부의 약 중간 쯤에 설치된 기둥형의 접속부로 되어있는 이른바 T 자형핀이 가장 효과적으로 사용되어지고 있다. 판상의 고정부는 패드로 되는 도체층에 도전성접착제를 개재하여 고정되는 부분이고, 패드의 크기에 맞추어 원형상이나 다각형상 등 적의로 형성된다.
또 접속부는 다른 기판에 부착할 부분으로서, 그 전자 부품에 삽입 가능한 형상이라면, 특별히 문제는 없고, 원주ㆍ각주ㆍ원추ㆍ각추 등 어떤 것이어도 상관없다. 이 접속부는 통상 위치의 핀에 대하여 기본적으로 1개이거나 2개 이상 설치해도 특별히 문제는 없으며, 실장된 다른 기판에 상응해서 적절히 형성하면 된다.
이 도전성접속핀은 판상의 고정부의 직경이 0.5 ~ 2.0 mm 의 범위, 기둥형의 접속부의 직경이 0.1 에서 0.8 mm 이고, 길이 1 ~ 10 mm 로 형성하는 것이 좋으며, 고정될 패키지기판이나 장착되는 다른 기판의 종류 등에 따라 적절히 선택된다.
함입부는 이 접속부의 도중에 설치되어 있으며, 다른 부분보다도 가늘게 형성되어 있다. 이 함입부의 굵기는 도전성접속핀을 구성하는 재질이나 도전성접속핀의 크기 등에 따라 다른데, 그 직경이 접속부 그 자체의 직경보다 50 % 이상 98 % 이하로 하는 것이 중요하다. 함입부의 직경이 다른 부분의 직경의 50 % 보다 작으면, 접속부의 강도가 불충분해지고, 패키지기판을 장착했을때 변형하거나 굽는 경우가 있다. 또 함입부의 직경이 다른 부분의 직경의 98 % 를 넘으면, 접속부에 기대할 만한 가요성을 부여할 수가 없고, 응력의 흡수 효과를 얻을 수 없다. 또, 함입부는 여러개 만들어도 된다.
본 발명의 도전성접속핀을 구성하는 재질은 금속 중 하나라면, 특별히 제한은 없고, 금ㆍ은ㆍ동ㆍ니켈ㆍ코발트ㆍ주석ㆍ납 등의 가운데서 적어도 한 종류 이상의 금속으로 형성하는 것이 좋다. 철합금인 상품명 '코발'(Ni-Co-Fe의 합금)이나 스테인레스, 동합금인 인청동을 사용하면 좋다. 전기적 특성이 양호하고, 게다가 도전성접속핀으로 가공하기에 매우 좋다. 특히 인청동은 높은 가요성을 가지고 있기 때문에 응력 흡수에 적절하다.
청구항 59의 발명에서는, 도전성접착제의 융점이 섭씨 180 ~ 280 도이기 때문에 도전성 접착핀과의 접착강도 2.0 Kg/pin 이상이 확보된다. 이 강도는 히트사이클 등의 신뢰성 시험후, 혹은 IC칩의 장착 시에 요구되는 열을 가한 후에도 그 강도의 저하가 적다. 섭씨 180도 미만인 경우에는 접착강도도 2.0 Kg/pin 전후이며 경우에 따라서는 1.5 Kg/pin 정도 밖에 나오지 않는다. 또 IC칩 장착 시의 가열에 의해 도전성접착제가 용해되어 버려, 도전성접속핀의 탈락, 기울어짐을 일으킨다. 섭씨 280 도를 넘는 경우에는 도전성접착제 용해 온도 때문에 수지층인 수지절연층, 솔더레지스트층이 녹아버린다. 특히 바람직한 온도는 섭씨 200 ~ 260 도이다. 이 온도의 도전성접착제를 사용하면, 도전성접속핀의 접착강도의 변화도 적어지고, 실제로 가해지는 열에 의한 패키지기판을 구성하는 수지층의 손상도 없어지기 때문이다.
청구항 60의 발명을 보면 도전성접착제는 주석, 납, 안티몬,은, 금 ,이 적어도 1 종이상으로 형성되는 것에 의하여 앞에서 기술한 융점을 가지는 도전성접착제를 만들 수 있다. 특히 주석-납, 혹은 주석-안티몬이 적게나마 함유되어 있는 도전 성접착제가 앞에서 기술한 융점의 범위를 형성시킬 수 있기 때문에, 열에 의해 녹아도, 다시 고착하여 도전성접속핀의 탈락, 기울어짐을 일으키지 않는다.
앞에서 기술한 도전성접착제는 Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb의 합금으로 만들면, 특히 접착강도도 2.0 Kg/pin 이며, 그 변화도 적고, 히트 사이클 조건하에서나, IC칩의 장착 시의 열에 의해서도 도전성접속핀의 접착강도의 저하도 없고, 핀의 탈락, 기울어짐이 발생하지 않으며, 전기적 접속도 확보되고 있다.
한편, 위에서 기술한 과제를 해결하기 위해 BGA의 균열 장소를 조사한 결과, 금속도금층 및 금속 도금층과 BGA의 접합 부분에서 균열, 파괴가 발생한다는 사실을 발견했다. 이 사실로부터 실장 시의 압착을 할 때 열응력에 의해 또는, 접속 신뢰성 시험에서 고온과 저온을 반복하는 히트사이클 조건하에서 100 시간을 넘겼을때, 균열이 발생한다는 사실이 판명되었다. 그 원인으로는 BGA와 솔더레지스트의 개구부와의 접착 면적이 작기 때문에 접착 강도가 낮아지는 것이다.
관련하는 과제에 대응할 방법을 검토한 결과, BGA 대신에 솔더레지스트 층의 개구부에 도전성의 접착제 층을 개재하여 돌기상핀을 배치하는 것을 안출하였다. 이 PGA 는 BGA 보다도 접착 면적이 늘어나기 때문에 응력이 집중하지 않고 접합 경계면에서의 균열, 파괴가 없어지고 또 접착강도가 높으며, 또 외부 기판과의 접속 불량도 없어진다. 또한, PGA 용의 관통공를 형성하지 않기 때문에, 해당 PGA 의 하층에 배선을 배치할 수 있어 설계의 자유도를 BGA 와 같은 정도로 확보할 수 있다.
또 돌기상핀은 솔더레지스트층의 개구부의 주위에 오목부을 설치해서 그 오목부에 핀을 삽입시켜도 좋고, 해당 돌기핀을 금속층, 도전성의 접착제층을 개재하 여서 배치할 수도 있다.
또 개구부 뿐만 아니라, 오목부을 개재하여서, 도체회로와 전기적 접속을 취해도 좋다.전기접속을 취함에 의하여 대용량의 전기, 전기 신호도 지장없이 외부 기판으로 전달할 수 있다.
개구부는 내층기판의 도체회로와 전기적 접속을 취하는 것이 필요한데, 개구부의 주위에 오목부을 설치했을 때에는, 이 오목부를 개재하여 전기적 접속을 취할 필요가 없지만, 필요에 따라서 도체 회로와 전기적 접속을 하여도 좋다.
본 발명의 최적의 상태는 이하와 같다.
솔더레지스트 층의 개구부는 직경 100 ~ 900 ㎛ 으로 형성한다. 100 ㎛ 미만에서는 돌기상핀의 접착강도가 저하되는 일이 있고, 900 ㎛ 를 넘었을때에는 플립칩 실장으로 외부 기판으로 접속하는 잇점이 상쇄되기 때문이다. 또 개구부의 주위에 돌기상핀의 접속용의 오목부을 설치했을 때에는 개구부는, 120 ~ 800 ㎛ 로 형성하는 것이 바람직하다.
또, 개구부 주위에 형성되는 돌기상핀에 접속용의 오목부는, 직경 20 ~ 100㎛ 로서, 2개 이상 형성한다. 특히, 돌기상핀과 솔더레지스트로의 접착강도를 향상시키기 위해서는, 앞에서 기술한 오목부을 직경 25 ~ 70 ㎛ 으로 4 ~ 8 개를 대각선 상에 배치하는 것이 바람직하다.
또 개구부 및 오목부는 원형으로 형성하는 것이 바람직하다. 그 이유는, 개구부의 코너 크랙등이 잘 발생하지 않으며, 형성 방법의 폭이 넓기 때문이다. 그 외의 형태로서는 사각 등의 다각형이나 타원형도 가능하다.
앞에서 기술한 개구부 및 오목부을 만들때는 포토비어, 레이저, 드릴, 펀칭 등, 어느 방법이나 사용할 수 있다. 특히 개구부와 오목부을 동시에 형성 가능한, 포토비어를 사용하는 것이 좋다. 개구부 내에 금속층을 설치할 때에는 에칭으로써 오목부을 설치하는 것이 가능하다.
개구부의 노출된 도체회로 상에 금속층을 형성시켜도 된다. 금속층은 금, 은, 니켈, 주석, 동, 알루미늄, 납, 인, 크롬, 텅스텐, 몰리브덴, 티탄, 백금, 땜납 등의 금속을 한 종류 이상으로 만들 수 있다. 특히 금, 은, 주석, 니켈로 금속층을 형성하는 것이 바람직하다. 이들 금속은 내식성이 뛰어나서 노출된 도체회로의 부식을 방지하는 역할을 하기 때문이다.
또 금속층은 앞에서 기술한 금속 단일체로도, 다른 금속과의 합금으로도 사용 가능하다. 금속층은 두개층 이상으로 적층하여도 된다.
금속층의 형성 방법으로서는, 무전해도금, 전해도금, 치환도금, 스패터, 증착 등을 이용할 수 있다. 특히 금속막이 균일하고, 비교적 싼 가격으로 시행할 수 있는 무전해도금으로 형성하는 것이 좋다.
도전성의 접착재층은 땜납, 브레이징제, 입자상물질과 열가소성수지, 입자상물질과 열경화성 수지 중 어느 것으로나 만들 수 있다. 여기서 접착재층은 앞에서 기술한 재질 가운데서 땜납으로 만드는 것이 가장 바람직하다. 그 이유로는 접착강도를 향상시키기 쉽고, 형성 방법의 선택의 폭이 넓기 때문이다.
도전성의 접착재층을 땜납으로 형성하는 경우에는, Sn:Pb= 1:9 ~ 4:6 등의 일반적인 프린트기판에 이용되는 땜납을 사용하는 것이 좋다.
땜납으로서 Sn/Sb, Sn/Ag, Sn/Ag/Cu 등의 납을 사용하지 않은 것을 사용해도 된다. 그 이유는 환경에 안전하고, 또 접착강도가 확보되기 때문이다.
그 형성 방법은 인쇄, 포팅, 레지스트에칭, 도금 등으로, 개구부에 땜납의 접착재층을 메우는 방법을 사용할 수 있다. 또 돌기상핀의 접착면에 도금, 포팅 등으로 땜납의 접착재층을 형성시켜서, 열 등으로 용해시키는 방법이 있다.
접착재층을 브레이징재로 형성하는 경우에는, 금, 은, 동, 인, 니켈, 파라디움, 아연, 인디움, 몰리브뎀, 망간 가운데서 선택하여, 어느 것이나 한 종류 이상으로 구성되는 금속브레이징재를 사용하는 것이 좋다. 특히 은납, 금납으로 불리우는 공정브레이징재를 사용하는 것이 바람직하다. 브레이징의 방법으로서는 구상으로 형성된 브레이징재를 개구부 내에 넣어 용융시켜, 접착재층을 형성한다.혹은 개구부 이외를 코팅 시킨후, 침적하여 개구부 안으로 충전시킨다. 혹은 돌기형 금속 전극의 접착면상에 브레이징제를 형성시켜, 가열, 용융시켜 개구부 안으로 삽입시키는 방법 이외에도, 일반적으로 행해지는 모든 방법을 사용할 수 있다.
접착재층을 입자상물질과 열가소성수지 또는, 열경화성수지로 형성하는 경우에는, 입자상물질로서는 금속입자, 무기입자, 수지입자, 가운데서 적어도 한 종류 이상을 사용하는 것이 좋다.
입자상물질의 금속입자로서는 동, 금, 은, 니켈, 알루미늄, 티탄, 크롬, 주석, 납, 파라디움, 프라티나 등의 금속을 사용할 수 있고, 그 구성은 금속 단일체로서든지, 두 종류 이상의 합금으로서든지 어느쪽이나 좋다.
앞에서 기술한 금속 입자의 형상은 구상, 다면체, 구상과 다면체의 혼성체 등이 있다. 입자형 물질의 무기입자로서는 실리카, 알루미나, 무라이트, 탄화규소 등을 사용할 수 있다.
앞에서 기술한 무기 입자의 형상은 구상, 다면체, 다공체, 구체와 다면체의 혼성체 등이 있다. 그 표층에 금속층, 도전성수지 등의 도전성의 물질을 코팅함으로써 무기 입자로서 도전성을 가지게 된다.
입자상물질의 수지입자로서는 에폭시수지, 벤조구아나민 수지, 아미노수지 가운데서 아무것이나 선택하여 적어도 한 종류를 사용하는 것이 좋다. 또 이방성 도전수지등의 도전성수지로서 형성하여도 좋다. 그 표층에 금속층, 도전성수지 등의 도전성의 물질을 코팅함으로써, 수지입자로서 도전성을 가지게 할 수 있다. 특히 에폭시수지로 형성하는 것이 좋다, 그 이유로는, 구성되는 수지와의 밀착성이 높고, 선팽창계수도 가깝기 때문에, 구성되는 수지에 크랙 등을 발생시키지 않는다.
여기서 앞에서 기술한 금속입자, 무기입자, 혹은 수지입자의 직경은 0.1 ~ 50 ㎛ 이 좋다. 입자 직경이 0.1 ㎛ 미만이면, 전기적 도통이 취해지지 않는 일이 있고, 입자 직경이 50 ㎛ 를 넘으면, 개구부에 충진할 때, 작업성이 저하하기 때문이다.
또 전체량에 대해 앞에서 기술한, 금속입자, 무기입자 혹은 수지입자의 충전률은 30 ~ 90 wt% 가 좋다. 30 wt % 미만에서는 전기적 접속이 취해지지 않는 일이 있고, 90 wt % 를 넘으면, 돌기상핀과의 밀착강도가 저하되기 때문이다.
다음으로 개구부 안을 충진하는 수지로서는, 열경화성수지, 열가소성수지를 사용할 수 있다.
열경화성수지로서는 에폭시수지, 폴리이미드 수지, 폴리에스텔수지, 페놀 수지 등에서 아무 것이나 선택하여, 적어도 한 종류의 수지가 좋다.
열가소성수지로서는 에폭시수지, 폴리테트라프루오로에틸렌(PTFE), 4불화에틸렌6불화프로피렌공중합체(FEP),4불화에틸렌파프로로알코키시공중합체(PFA), 등의 불소수지폴리에틸렌테레프타레이트(PET),폴리설펀(PSF),폴리페닐설파이드(PPS),열가소형폴리페닐에테르(PPE),폴리에테르설펀(PES),폴리에틸렌이미드(PEI),폴리페닐설펀(PPES),폴리에틸렌테레프탈레이트(PEN),폴리에테르에테르케톤(PEEK),폴리오레핀계수지에서 선택하여 적어도 한종류가 좋다.
특히, 개구부의 충전에 사용되는 최적의 수지는 에폭시수지이다. 그 이유는 희석용매를 사용하지 않아도 점도 조정이 가능하고, 고강도에서 내열성, 내약품성이 뛰어나기 때문이다.
충진 수지에는 점도 조정용으로 유기용제, 수분, 첨가제, 입자 등을 혼입하여도 된다.
입자상물질과 충진수지는, 믹서 등으로 교반하여 수지 내 입자 물질을 균일하게 한 후 개구부 안으로 충전한다.
열경화성수지의 경우에는 인쇄, 포팅 등으로 개구부에 충전시킨후, 돌기상핀을 넣고, 열경화시켜 접합시킨다. 수지 내의 공기, 틈, 여분의 용제분 등을 배제하기 위해 진공, 감압탈포를 행한 후에 열경화해도 좋다.
열가소성수지의 경우에는, 타블렛 모양으로 성형한 다음, 개구부에 삽입하여 가열한 후, 돌기상핀을 삽입한다. 혹은 돌기상핀의 접착면에 위에서 기술한 타블렛모양을 접합시킨 후 가열, 용해시킨후, 개구부에 돌기상핀을 삽입하는 방법이 있다.
돌기상핀은 기본적으로는 돌기가 1개이지만, 2개 이상이여도 특별히 문제는 없다. 2개 이상인 경우는 병립하여 배치하여도, 1개의 주위에 둘러싸듯이 배치하여도 된다. 돌기의 형상으로서는 원추, 원주, 사각형추, 다면체 등이 있고, 외부 기판의 접속부로 삽입할 수 있는 형태라면, 어떤 형태이건 채용할 수 있다.
위에서 기술한 돌기상핀의 돌기 높이는 5 ~ 50 ㎛ 의 범위로 하는 것이 좋다.
돌기상핀의 접착면의 크기는, 솔더레지스트 층의 개구부의 직경비의 0.5 ~ 1.4 가 좋다. 특히 0.8 ~ 1.2 로 형성하는 것이 개구부와의 접착공정이 용이하고, 위에서 기술한 돌기핀이 개구부에 대해 직각으로 서기 쉽기 때문에 바람직하다.
한편, 접착면은 평면이어도, 볼록한 부분이 있어도 좋다. 즉, 개구부의 주위에 오목부을 설치한 경우에는, 접착면에 핀형상의 볼록한 부분을 설치함으로써, 핀의 접착강도를 높여도 좋다.
돌기상핀은 금, 은, 철, 동, 니켈, 코발트, 주석, 납 중에서 적어도 한 종류 이상의 금속으로 형성하는 것이 좋다. 특히 철, 철계합금, 동, 동계합금 등이 바람직하다. 그 이유로서는, 예를 들면, 철합금인 코발, 42아로이, 동합금인 인청동 등은 PGA 용의 핀의 재질로서 이미 실적이 있고, 또 돌기형의 다양한 가공에도 적당하기 때문이다.
위에서 기술한 돌기상핀, 한종류 이상의 금속, 합금으로 형성시켜도 좋고, 부식 방지를 위해 금,은,니켈 등의 금속층으로 피복하여도 좋고, 접착제의 강도향상을 위해 땜납 등의 250°C 이하의 온도에서 용융되는 금속층으로 피복하여도 좋다. 또 돌기상핀은 전부 금속으로 형성하는 외에, 핀의 얻기 위해 세라믹, 비도전성 금속 등의 부도전물질로 형태를 만들어, 그 위에 금속층으로 코팅을 해서 전기적 접속을 취해도 된다.
본 발명에서는 앞에서 기술한 도전성의 접착재층, 끼워 맞춤가능한 돌기상핀, 또는 금속층, 도전성의 접착재층, 끼워 맞춤가능한 돌기상핀을 솔더레지스트의 개구부에 형성한다. 그리고 앞에서 기술한 돌기상핀을 외부 기판의 접속부로 삽입시킴으로써 패키지기판 내부에 형성된 도체회로와 외부 기판을 전기적으로 접속시킨다.
돌기상핀은 되부 기판의 접속부로 삽입하는 구조로 되어있기 때문에, 외부 기판으로 실장할 때 압착시에 돌기상핀으로의 응력의 집중이 완화되기 때문에, 돌기상핀을 지지하는 도체회로 등의 균열, 파괴를 방지할 수 있다.
또 BGA 를 배치한 기판과 비교하면, PGA 와 접착재층과의 접합면적이 크기 때문에, 히트사이클 조건하에서 1000 시간을 넘어도, 돌기상핀 및 돌기상핀을 가지는 부분에도 균열, 파괴도 생기지 않는다.
도 1(a), 도1(b),도 1(c),도 1(d)는 본 발명의 제 1 실시예에 관계된 패키지기판의 제조 공정도이다.
도 2(a), 도 2(b), 도 2(c), 도 2(d)는 제 1 실시예에 관계된 패키지기판의 제조 공정도이다.
도 3(a), 도 3(b), 도 3(c), 도 3(d)는 제 1 실시예에 관계된 패키지기판의 제조공정도이다.
도 4(a), 도 4(b), 도 4(c), 도 4(d)는 제 1 실시예에 관계된 패키지기판의 제조공정도이다.
도 5 는 제 1 실시예에 관계된 패키지기판의 제조 공정도이다.
도 6 은 제 1 실시예에 관계된 패키지기판의 제조 공정도이다.
도 7 은 제 1 실시예에 관계된 패키지기판의 단면도이다.
도 8 은 도 7 에 있어서 도전성접속핀을 패드에 접속한 부분을 확대한 단면도이다.
도 9 (A)는 제 1 실시예의 별례 1 을 나타내는 단면도이고, 도 9(b)는 도 9(a)의 B 화살표 도면이다.
도 10 은 제 1 실시예의 제 2 변형례에 관계되는 패키지기판의 단면도이다.
도 11 은 제 2 변형례의 별례 1 을 도시하는 단면도이다.
도 12(A)는 제 2 변형례의 별례 2를 도시하는 패키지기판의 패드 부분의 단면도, 도 12(B)는 도 12(A)의 B 화살표 도면이다.
도 13(A)는 제 2 변형례의 별례 3 을 나타내는 패키지기판의 패드 부분의 단면도, 도 13(B)는 도 13(A)의 B 화살표 도면이다.
도 14 는 제 2 변형례의 별례 4 를 도시하는 단면도이다.
도 15 는 제 3 변형례에 관계되는 패키지기판의 단면도이다.
도 16 은 제 3 변형례의 별례 1 을 도시하는 단면도이다.
도 17 은 제 3 변형례의 별례 2 를 도시하는 단면도이다.
도 18 은 제 1 실시예의 변형례에 관계되는 패키지기판의 평가 결과를 나타내는 도표이다.
도 19 는 제 2 실시예에 관계된 패키지기판의 제조 공정도이다.
도 20 은 제 2 실시예에 관계된 패키지기판의 단면도이다.
도 21 은 도 20 에 있어서 도전성접속핀을 패드에 접속한 부분을 확대한 단면도이다.
도 22 는 제 2 실시예의 별례 1 에 관계되는 패키지기판의 단면도이다.
도 23 은 제 2 실시예의 제 1 변형례에 관계되는 패키지기판의 단면도이다.
도 24 는 제 2 실시예의 제 1 변형례의 별례 1 에 관계되는 패키지기판의 패드 부분의 단면도, 도 24(B)는 도 24(A)의 B 화살표 도면이다.
도 25 는 제 2 실시예의 제 1 변형례의 별례 2 에 관계되는 패키지기판의 패드 부분의 단면도, 도 25(B)는 도 25(A)의 B 화살표 도면이다.
도 26 은 제 2 실시예의 제 1 변형례의 별례 3 을 나타내는 단면도이다.
도 27 은 제 2 실시예의 제 2 변형례에 관계되는 패키지기판의 단면도이다.
도 28 은 제 2 실시예의 제 2 변형례의 별례 1을 나타내는 단면도이다.
도 29 는 제 2 실시예의 제 2 변형례의 별례 2를 나타내는 단면도이다.
도 30 은 제 2 실시예의 각 변형례의 패키지기판의 평가 결과를 나타내는 도 표이다.
도 31 은 제 3 실시예에 관계된 패키지기판의 제조 공정도이다.
도 32 는 제 3 실시예에 관계된 패키지기판의 단면도이다.
도 33 은 도 32 에 있어서 도전성접속핀을 패드에 접속한 부분을 확대한 단면도이고, 도 33(B)는 도전성접속핀의 변형례를 도시한 단면도이다.
도 34는 제 3 실시예의 제 1 변형례의 별례 1에 관계되는 패키지기판의 단면도이다.
도 35 는 제 3 실시예의 제 1 변형례에 관계되는 패키지기판을 나타내는 단면도이다.
도 36(A)는 제 3 실시예의 제 1 변형례의 별례 1 을 나타내는 패키지기판의 패드 부분의 단면도, 도 36(B)는 도 36(A)의 B 화살표 도면이다.
도 37(A)는 제 3 실시예의 제 1 변형례의 별례 2 를 나타내는 패키지기판의 패드 부분의 단면도, 도 37(B)는 도 37(A)의 B 화살표 도면이다.
도 38(A),도 38(B)는 제 3 실시예의 제 1 변형례의 별례 3 을 나타내는 단면도이다.
도 39는 제 3 실시예의 제 2 변형례에 관계되는 패키지기판의 단면도이다.
도 40 은 제 3 실시예의 제 2 변형례의 별례 1을 나타내는 단면도이다.
도 41 은 제 3 실시예의 제 2 변형례의 별례 2를 나타내는 단면도이다.
도 42 는 제 3 실시예의 각 변형례의 패키지기판의 평가 결과를 나타내는 도표이다.
도 43 은 제 4 실시예에 관계된 패키지기판의 제조 공정도이다.
도 44 는 제 4 실시예에 관계된 패키지기판의 제조 공정도이다.
도 45 는 제 4 실시예에 관계된 패키지기판의 단면도이다.
도 46 은 제 4 실시예의 제 1 변형례에 관계되는 패키지기판의 단면도이다.
도 47 은 도 46 에 있어서 도전성접속핀을 패드에 접속한 부분을 확대한 단면도이다.
도 48 은 제 4 실시예의 제 2 변형례에 관계되는 패키지기판의 단면도이다.
도 49 는 도 48 에 있어서 도전성접속핀을 패드에 접속한 부분을 확대한 단면도이다.
도 50 은 제 4 실시예의 플레인층을 나타내는 평면도이다.
도 51 은 제 4 실시예의 패키지기판의 평가 결과를 나타내는 도표이다.
도 52(A), 도 52(B), 도 52(C), 도 52(D)는 제 5 실시예에 관계된 패키지기판의 제조 공정도이다.
도 53(E), 도 53(F), 도 53(G), 도 53(H)는 제 5 실시예에 관계된 패키지기판의 제조공정도이다.
도 54(I), 도 54(J), 도 54(K), 도 54(L)는 제 5 실시예에 관계된 패키지기판의 제조공정도이다.
도 55(M), 도 55(N), 도 55(O), 도 55(P)는 제 5 실시예에 관계된 패키지기판의 제조공정도이다.
도 56(Q), 도 56(R)은 제 5 실시예에 관계된 패키지기판의 제조 공정도이다.
도 57 은 제 5 실시예에 관계된 패키지기판의 제조 공정도이다.
도 58(Q), 도 58(R), 도 58(S)은 제 5 실시예의 제 1 변형례에 관계된 패키지기판의 제조 공정도이다.
도 59 는 제 5 실시예의 제 1 변형례에 관계된 패키지기판의 단면도이다.
도 60 은 제 5 실시예에 관계되는 패키지기판에 IC칩을 배치한 상태를 나타내는 단면도이다.
도 61 은 제 5 실시예의 IC칩의 단면도이고, 도 61(B)은 도 60 가운데서 H 부의 확대도이다.
도 62(A), 도 62(B), 도 62(C)는 제 5 실시예의 제 2 변형례에 관계된 패키지기판의 제조 공정도이다.
도 63(D), 도 63(E)는 제 5 실시예의 제 2 변형례에 관계된 패키지기판의 제조공정도이다.
도 64 는 제 5 실시예의 제 3 변형례에 관계된 패키지기판의 제조공정도이다.
도 65(A),도 65(B),도 65(C)는 제 5 실시예의 제 4 변형례에 관계된 패키지기판의 제조 공정도이다.
도 66(A),도 66(B)는 제 5 실시예의 제 5 변형례에 관계된 패키지기판의 제조 공정도이다.
도 67(A),도 67(B),도 67(C)는 제 5 실시예의 제 6 변형례에 관계된 패키지기판의 제조 공정도이다.
도 68(D),도 68(E)는 제 5 실시예의 제 6 변형례에 관계된 패키지기판의 제조공정도이다.
도 69(A)는 제 5 실시예의 제 7 변형례에 관계된 패키지기판의 단면도`이다.
도 ６9(B)는 제 5 실시예의 제 8 변형례에 관계된 패키지기판의 단면도이다.
도 70(A),도 70(B)는 제 5 실시예의 변형례에 관계된 패키지기판의 제조 공정도이다.
도 71(A),도 71(B),도 71(C),도 71(D),도 71(E),도 71(F)는 제 5 실시예의 각 변형례에 관계된 돌기형상　핀의 설명도이다.
도 72(A), 도 72(B), 도 72(C)는 제 5 실시예의 제 9 변형례에 관계된 패키지기판의 제조 공정도이다.
도 73(D)， 도 73(E)는 제 5 실시예의 제 9 변형례에 관계된 패키지기판의 제조 공정도이다.
도 74　는 제 5 실시예 및 비교예에 관계된 패키지기판의 평가 결과를 나타내는 도표이다.
도 75　는 제 6　실시예에 관계된 패키지기판의 단면도이다.
도 76　은 종래 기술의 패키지기판을 나타내는 단면도이다.
〈제 1 실시예〉
도 제 1 내지 도 8　에 따라, 제 1 실시예의 패키지기판을 빌드업기판의 제조 방법과 같이 설명한다. 이하의 방법은 세미아디티브법에 따른 것인데, 풀아디티 브법을 채용해도 좋다.
(1) 우선, 기판의 표면에 도체층을 형성한 코어기판을 작성한다. 코어기판으로서는, 유리 에폭시기판, 폴리이미드기판, 비스머레이트-트리아진 수지 기판 등의 수지절연기판의 양면에 동박(8)을 붙인 동장적층판을 사용할 수 있다.(도 1(a) 참조). 동박(8)은 한쪽 면이 조화면(매트면)으로 되어　있어， 수지기판에 단단히 밀착되어있다. 이 기판에 드릴로 관통공을 설치한 후, 무전해도금을 실시하여　스루홀(9)을 형성한다. 무전해도금으로서는 동도금이 좋다. 이어서 도금레지스트를 형성하고, 에칭 처리를 하여 도체층(4)을 형성한다. 또 동박을 두껍게 하기 위해, 다시 전기도금을 해도 좋다. 이 전기도금에도 동도금이 좋다. 또 전기도금 후, 도체층(4)의 표면　및 스루홀(9)의 내벽면을 조화면(4a),(9a)으로 해도 좋다.(도 1(b) 참조).
이 조화처리 방법으로서는 예를들어, 흑화(산화)-환원처리, 유기산과 제 2동착체의 혼합 수용액에　의한 스프레이처리, Cu-Ni-P　의 침상합금 도금에　의한 처리　등을 들 수 있다. 다음으로 만들어진 기판을 물로 씻어 건조한다. 그 후, 기판 표면의 도체층(4)　사이 및 스루홀(9)　내에 수지충전재(10)를 충진하여, 건조 시킨다.(도 1(c)). 이어서 기판 양면의 불필요한 수지충전재(10)를 벨트 샌더연마 등으로 연삭하여，도체층(4)을　노출시켜,　수지충전재(10)를 본경화시킨다.
도체층(4) 사이 및 스루홀(9)에　의한 오목부를 메꾸고 기판을 편평하게 한다.(도 1(d) 참조).
다음으로 노출된 도체층(4)의 표면에 조화층(11)을 다시 설치한다.(도 2(a) 참조). 또 도 2(b) 가운데의 원에서 나타내는 부분은, 조화층(11)이 설치된 도체층(4)을 확대해서 나타내고 있다. 이 조화층(11)은 앞에서 서술한 바와 같이 Cu-Ni-P의　침상　혹은　다공질합금층에　의하여　형성되어　있는　것이　바람직하다．이외에도，흑화(산화)-환원처리나 에칭처리로 조화층을 형성할 수 있다. Cu-Ni-P의 침상　또는　다공질합금층으로　하는　경우， 에바라유시라이트제 상품명 `인터플레이트'로서, 혹은 에칭 처리는 멕 사의 상품명 `MEC etch Bond'로서 하는 것이 바람직하다.
(2) 상기의　(1)　에서 작성한 도체층(4)을 가지는 배선기판의 양면에 수지층(2a),(2b)로　된 수지절연층(2)을 형성한다.(도 2(b)참조). 이 수지절연층(2)은 후술하는　바와　같이，패키지기판의 층간수지절연층(52)으로서 기능한다.
상기 수지절연체층(이하 층간수지절연층(52))을 구성하는 재료로서는, 예를들면, 열경화성수지, 열가소성수지 또는 이들의 복합수지 등이 거론될 수 있다. 층간수지절연층(2)으로서, 무전해 도금용접착제를 사용하는것이 바람직하다. 이 무전해 도금용접착제는 경화처리된 산, 혹은 산화제에 가용성의 내열성수지 입자가, 산 혹은, 산화제에 난용성인 미경화의 내열성 수지 중에, 분산되어 있는 것이 가장 적합하다. 후술하는 바와 같이 산, 산화제의 용액으로 처리함에 의해 내열성 수지입자가 용해, 제거되어, 표면에 문어항아리 모양의 앵커로 된 조화면을 형성할 수 있기 때문이다.
상기 무전해 도금용접착제에 있어서, 특히 경화처리된 앞에서 서술한 내열성 수지입자로서는, ① 평균입자 경이 10 ㎛ 이하의 내열성 수지 분말, ② 평균 입자 경이 상대적으로 큰 입자와 균일 입자 길이가 상대적으로 작은 입자를 혼합한 입자가 바람직하다. 이들은 보다 복잡한 앵커를 형성할 수 있기 때문이다.
사용할 수 있는 내열성수지로서는 예를들면, 에폭시수지(비스A형 에폭시수지, 크레졸노볼락형 에폭시수지 등), 폴리이미드수지, 에폭시수지와 열가소성 수지와의 복합체 등을 들수 있다.
복합시키는 열가소성 수지로서는, 폴리에테르술펀(PES),폴리사루폰(PSF),폴리페닐렌사루폰(PPS),폴리페닐렌사루파이드(PPES),폴리페닐에테르(PPE),폴리에테르이미드(PI) 등을 사용할 수 있다. 또 산이나 산화제의 용액에 용해되는 내열성수지입자로서는 예를 들면, 에폭시수지(특히 아민계 경화제로 경화시킨 에폭시수지가 좋다.), 아미노수지나 폴리에틸렌계고무, 폴리부탄계 고무, 폴리부타디엔고무, 폴리부틴고무 등의 고무가 있다. 층간수지절연층은 도포, 수지 필름을 가열 압착 등을 실시하여 형성된다.
수지 필름으로서는 산, 또는 산화제에 대해 가용성의 입자(이하 가용성입자라고 한다.)가 산 또는 산화제에 난용성인 수지(이하, 난용성수지라고 한다.) 중에 분산된 것을 사용할 수 있다.
또 본발명에서 사용하는 `난용성', `가용성'이라고 하는 말은 동일의 산 또는 산화제로 된 용액에 동일 시간 침적한 경우, 상대적으로 용해 속도가 빠른 것을 편의상 '가용성`이라고 부르고, 상대적으로 용해속도가 느린 것을 편의상 '난용성`이라고 부른다.
상기의 입자로서는 예를 들면, 산 또는 산화제에 가용성인 수지입자(이하 가 용성수지입자), 산 또는 산화제에 가용성인 무기입자(이하 가용성 무기입자), 산 또는 산화제에 가용성인 금속입자(이하, 가용성금속 입자) 등이 있다. 이들 가용성 입자는 단독으로 사용해도 좋고 두 종류 이상 병용해도 좋다.
상기의 가용성 입자의 형상은 특별히 제한은 없고, 구상, 파쇄형 등이 있다. 또 상기의 가용성 입자의 형상은 일정한 형상의 것인 것이 좋다. 균일한 조도의 요철을 가지는 조화면을 형성하는 것이 가능하기 때문이다.
상기의 가용성 입자의 평균 입자 길이로서는 0.1 ~ 10 ㎛ 이 바람직하다. 이 입경의 범위라면, 2 종류 이상의 다른 입경의 것을 함유해도 된다. 즉, 평균 입경이 0.1 ~ 0.5 ㎛ 의 가용성 입자와 평균입경이 1 ~ 3 ㎛ 의 가용성 입자를 함유하는 등이다. 이로 인해 보다 복잡한 조화면을 형성하는 것이 가능하고, 도체회로와의 밀착성도 우수하다. 또한, 본 발명에 있어서, 가용성 입자의 입경이라는 것은, 가용성 입자의 가장 긴 부분의 지름이다.
상기의 가용성 수지입자로서는 열경화성 수지, 열가소성 수지로된 것이 거론될 수 있고, 산 혹은 산화제로 된 용액에 침적시킨 경우, 상기의 난용성 수지보다도 용해 속도가 빠르기만 하다면, 특별히 제한은 없다.
상기의 가용성 수지입자의 구체적인 예로서는 예를 들면, 에폭시수지, 페놀 수지, 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀수지, 불소수지 등이 있고, 이들 수지의 한 종류이라도 좋고, 두 종류 이상의 수지의 혼합물이어도 좋다.
또 상기의 가용성 수지 입자로서는 고무로 된 수지 입자를 사용할 수도 있다. 상기의 고무로서는 예를 들면, 폴리부타디엔고무, 에폭시변성, 우레탄변성,(메 타)아크리로니트릴변성 등의 각종 변성 폴리부타디엔 고무, 카복실기를 함유한(메타)아크리로니트릴-부타디엔고무 등이 있다. 이들 고무를 사용하면, 가용성 수지 입자가 산 혹은, 산화제에 용해되기 쉽다. 결국, 산을 사용하여 가용성 수지입자를 용해할 때에는 강산 이외의 산에서도 용하는 것이 가능하고, 산화제를 이용하여 가용성수지입자를 용해하는 때에는 비교적 산화력이 약한 과망간산에서도 용해하는 것이 가능하다. 또 크롬산을 사용한 경우에도 저농도로 용해할 수 있다. 그 때문에 산이나 산화제가 수지 표면에 잔류하는 일도 없고, 후술하는 바와 같이, 조화면 형성후, 염화 파라디움 등의 촉매를 부여할 때, 촉매가 부여되지 않거나, 촉매가 산화되거나 하는 일이 없다.
상기의 가용성 무기 입자로서는 예를들면, 알루미늄화합물, 칼슘화합물, 칼륨화합물, 마그네슘화합물 및 규소화합물 중에서 선택하여 적어도 한 종류로 된 입자 등을 열거할 수있다.
상기 알루미늄화합물로서는 예를 들면, 알루미나, 수산화알루미늄 등을 들 수있고, 상기 칼슘화합물로서는 예를 들면, 탄산칼슘, 수산화칼슘 등이 있고, 상기 칼륨 화합물로서는 탄산칼륨 등이 있고, 상기의 마그네슘화합물로서는 마그네시아, 도로마이트, 염기성 탄산마그네슘이 있으며, 상기 규소화합물로서는, 실리카, 제오라이트 등이 있다. 이들은 단독으로 사용해도 좋고, 두 종류 이상 병용해도 좋다.
상기 가용성 금속입자로서는, 예를들면 동, 니켈, 철, 아연, 납, 금 은,알루미늄, 마그네슘, 칼슘 및 규소로 되는 군으로부터 선별된 적어도 일종으로 되는 수지 등을 들 수있다. 또한 이들의 가용성 금속입자는 절연성을 확보하기 위하여 표 층이 수지 등에 의하여 피복되어 있어도 좋다.
상기 가용성 입자를 두 종류 이상 혼합하여 사용하는 경우, 혼합하는 두 종류의 가용성 입자의 조합으로서는 수지입자와 무기입자와의 조합이 바람직하다. 양자 모두 도전성이 낮아서 수지 필름의 절연성을 확보할 수 있게 됨과 동시에 난용성 수지와의 사이에서 열팽창의 조정이 쉽고, 수지 필름으로 되는 층간수지절연층에서 크랙이 발생하지 않고, 층간수지절연체와 도체 회로 사이에서 박리가 발생하지 않기 때문이다.
상기의 난용성 수지로서는 층간수지절연체에 산 또는 산화제를 사용하여 조화면을 형성할 때, 조화면의 형상을 유지할 수 있는 것이라면, 특별히 제한은 없고 , 예를들면, 열경화수지, 열가소성수지, 이들의 복합체 등이 있다. 또 이들의 수지에 감광성을 부여한 감광성수지이여도 된다. 감광성수지를 사용함으로서 층간수지절연층에 노광, 현상처리를 이용하여, 비아홀용 개구를 형성할 수 있다.
이들 속에는 열경화성수지를 함유하고 있는 편이 바람직하다. 그로인해 도금액 혹은 여러 종류의 가열 처리를 해도 조화면의 형태를 유지할 수 있다.
상기의 난용성 수지의 구체적인 예로서는 예를들면, 에폭시수지, 페놀수지, 폴리이미드수지, 폴리페닐렌수지, 폴리오레핀 수지, 불소수지 등이 있다. 이들 수지는 단독으로 사용해도 좋고, 두 종류 이상 병용해도 된다. 또 한 분자 중에 2개 이상의 에폭시기를 가지는 에폭시수지가 보다 바람직하다. 전술한 조화면을 형성할 수 있을 뿐만 아니라 내열성 등도 뛰어나기 때문에 히트 사이클 조건하에서도 금속층에 응력의 집중이 발생하지 않고, 금속층의 박리 등이 생기기 어렵기 때문이다.
상기의 에폭시수지로서는 예를 들면, 크래졸노볼락형 에폭시수지, 비스페놀A형 에폭시수지, 비스페놀F형 에폭시수지, 페놀노볼락형 에폭시수지, 알킬페놀노볼락형 에폭시수지, 비페놀F형 에폭시수지, 나프탈렌형 에폭시수지, 디시크로펜타디엔형 에폭시수지, 페놀류와 페놀성 수산기를 가지는 방향족알데히드와의 축합물인 에폭시화물, 트리그리시딜이소시아누레이트, 지환식에폭시수지 등이 있다. 이들은 단독으로 사용해도 좋고 두 종류 이상을 병용해도 좋다. 그로 인해 내열성 등이 높아진다.
본 발명에서 사용하는 수지 필름에 있어서, 상기의 가용성 입자는 상기의 난용성수지 속에 거의 균일하게 분산되어 있는 것이 바람직하다. 균일한 조도의 요철을 가지는 조화면을 형성할 수 있으며, 수지 필름에 비아홀이나 스루홀을 형성해도 그위에 형성하는 도체회로의 금속층의 밀착성을 확보할 수 있기 때문이다. 또 조화면을 형성하는 표층부에만 가용성 입자를 함유하는 수지 필름을 사용해도 좋다. 그로 인해 수지 필름의 표층부 이외는 산 또는 산화제에 삭는 일이 없기 때문에 층간수지절연층을 개재하여 도체회로간의 절연성이 확실히 지켜진다.
상기 수지 필름에 있어서 난용성 수지중에서 분산되는 가용성 입자의 배합량은 수지 필름에 대해서 3 ~ 40 중량 % 가 적당하다. 가용성 입자의 배합량이 3 중량 % 미만이면 기대만큼의 요철을 가지는 조화면을 형성하지 못하는 경우가 있고, 40 중량 % 를 넘으면, 산 또는 산화제를 사용하여 가용성 입자를 용해했을때, 수지 필름의 심부까지 용해되어버려, 수지 필름인 층간수지절연층을 개재하여 도체회로간의 절연성을 유지하지 못하고 단락의 원인이되는 경우가 있다.
상기 수지 필름은 상기의 가용성 입자, 상기의 난용성 수지 이외에 경화제, 그외의 성분등을 함유하는 것이 좋다.
상기의 경화제로서는 예를들면, 이미다졸계 경화제, 구아니딘계 경화제, 이들 경화제의 에폭시어덕트나 이들의 경화제를 마이크로캡슐화 한 것, 트리페닐호스핀, 테트라페닐호스포니움ㆍ테트라페닐보레이트 등의 유기호스핀계 화합물 등이 있다.
상기의 경화제의 함유량은 수지 필름에 대해서 0.05 ~ 10 중량 % 가 바람직하다. 0.05 중량 % 미만에서는 수지필름의 경화가 불충분하기 때문에 산이나 산화제가 수지 필름에 침투하는 정도가 커져서 수지 필름의 절연성이 손상되는 일이 있다. 한편, 10 중량 % 를 넘으면, 과잉된 경화제 성분이 수지의 조성을 과도하게 변성시키는 일이 있어, 신뢰성의 저하를 초래하는 일이 있다.
상기의 그 외의 성분으로서는 예를들면, 조화면의 형성에 영향을 끼치지 않는 무기화합물 혹은 수지 등의 필러가 있다. 상기의 무기화합물로서는 예를들어, 실리카, 알루미나, 도로마이트 등이 있고, 상기의 수지로서는 예를들어 폴리이미드 수지, 폴리아크릴수지, 폴리아미드이미드수지, 폴리페닐렌수지, 멜라닌수지, 오레핀계수지 등이 있다. 이들 필러를 함유시킴으로써, 열팽창계수의 조합이나 내열성, 내약품성을 향상시켜 프린트배선판의 성능을 향상시킬 수 있다.
또 상기 수지 필름은 용제를 함유하고 있어도 좋다. 상기 용제로서는 예를들면, 아세톤, 메틸에틸케톤, 시크로헥사논 등의 케톤류, 초산에틸, 초산부틸, 세로솔브아세테이트나 톨루엔, 키실렌 등의 방향족 탄화수소가 있다. 이들은 단독으로 사용해도 좋고, 두 종류 이상 병용하여 사용해도 된다.
이들을 롤코터, 커텐코터 등으로 도포하여 반 경화시켜 필름형태로 하여 사용한다.
(3) 다음으로 층간수지절연층(2)에 도체층(4)과의 전기 접속을 확보하기 위한 비아홀형성용 개구(6)를 설치한다.(도 2(c)참조)
위에서 기술한 무전해 도금용접착제를 사용하는 경우에는, 비아홀 형성을 위한 원 패턴이 그려진 포토마스크를 재치하여 노광, 현상처리하고 난 뒤, 열경화함으로서, 개구(6)를 설치한다. 한편, 열경화성수지를 사용한 경우에는 열경화한 후 레이저 가공함으로써, 상기의 층간수지절연층에 비아홀용의 개구(6)를 설치한다. 또 수지필름을 붙여서 층간수지절연층을 형성시킨 경우에는 탄산, YAG, 엑시머, UV 레이저 등의 레이저로 가공함으로써, 비아홀용의 개구를 설치한다. 필요에 따라서 과망간산 등으로 딥핑 혹은, 프라즈마 등의 드라이에칭으로 데스미어 처리를 한다.
(4) 다음으로 비아홀형성용 개구(6)를 설치한 층간수지절연층(2)의 표면을 조화한다.(도 2(d) 참조) 층간수지절연층(2)에 무전해 도금용 접착제를 사용한 경우, 이 무전해 도금용 접착제층의 표면에 존재하는 내열성 수지입자를 산 또는 산화제로 용해, 제거함으로써, 무전해 도금용 접착제층의 표면을 조화하여, 문어항아리 모양의 앵커를 만든다.
여기서 상기의 산이라는 것은 예를 들면, 인산, 염산, 유산 등의 강산 또는 개미산이나 초산 등의 유기산을 사용할 수 있다. 특히 유기산을 사용하는 것이 바람직하다. 이것은 조화처리한 경우에 비아홀용 개구(6)에서 노출되는 금속도체층(4)을 부식시키기 어렵게 하기 때문이다.
한편, 상기의 산화제는 크롬산, 과망간산염(망간산 칼륨등)의 수용액을 사용하는 것이 바람직하다.
전술한 조화는 표면의 최대 조도 Rmax 0.1 ~ 20 ㎛ 가 좋다. 너무 두꺼우면 조화면 자체가 손상, 박리되기 쉽고 너무 얇으면 밀착성이 저하되기 때문이다.
(5) 다음으로 층간수지절연층(2)의 표면을 조화시킨 배선기판에 촉매핵을 부여한다. 촉매핵의 부여에는 귀금속 이온이나 귀금속 코로이드 등을 사용하는 것이 바람직하고 일반적으로는 염화파라디움이나 파라디움 코로이드를 사용한다. 또 이 촉매핵을 고정시키기 위해서 가열처리를 하는 것이 좋다. 이와 같은 촉매핵에는 파라디움이 가장 적절하다.
(6) 이어서 조화한 촉매핵을 부여한 층간수지절연층(2)의 전면에 무전해 도금을 해서 무전해도금막(12)을 형성한다.(도 3(a)참조) 이 무전해도금막(12)의 두께는 0.1 ~ 5 ㎛ 가 좋다.
다음으로 무전해도금막(12)의 표면에 도금레지스트(3)를 형성한다(도 3(b)참조). 형성된 무전해도금막(12) 위에 감광성 수지필름(드라이필름)을 라미네이트하고, 이 감광성 수지필름위에 도금레지스트 패턴이 그려진 포토마스크(유리기판이 좋다.)를 밀착시켜서 패턴을 올리고, 노광시켜 현상 처리함으로 해서, 도금레지스트(3)를 형성할 수 있다.
(7) 다음으로 전기도금을 실시하여, 무전해도금막(12) 위에 도금레지스트 비형성부에 전기도금막을 형성하여 도체층(5)과 비아홀(7)을 형성한다. 그 두께는 5 ~ 20 ㎛ 가 좋다. 이 전기도금에는 동도금이 좋다.
또 전기도금 후에 전해 니켈도금, 무전해 니켈도금, 또는 스패터에서 선택하여 적어도 하나의 방법으로 니켈막(14)을 형성한다.(도 3(c) 참조) 이 니켈막(14) 위에는 Cu-Ni-P 로 되는 합금 도금이 석출되기 쉽기 때문이다. 또 니켈막은 메탈레지스트로서 작용하기 때문에 그 후의 공정에도 과잉 에칭을 방지하는 효과를 발휘한다.
(8) 이어서 도금레지스트(3)를 제거한 다음, 그 도금레지스트 밑에 존재하고 있던 무전해도금막(12)을 유산과 과산화수소의 혼합액이나 과유산나트륨, 과유산 암모늄 등의 수용액인 에칭액으로 제거하고, 무전해도금막(12), 전해도금막(13) 및 니켈막(14)의 세 개층으로되는 독립된 도체층(5)과 비아홀(7)을 얻는다.(도 3(d)참조) 또 비도체부분에 노출된 조화면 위의 파라디움 촉매핵은 크롬산, 유산과수 등으로 용해 제거한다.
(9) 다음으로 도체층(5)과 비아홀(7)의 표면에 조화층(11)을 만들고, 또, 층간수지절연층(2)으로써 앞에서 서술한 무전해 도금용접착재의 층을 형성한다.(도 4(a) 참조)
(10) 이 층간수지절연층(2)에 비아홀용 개구(6)를 설치함과 동시에 층간수지절연층(2)의 표면을 조화한다.(도 4(b) 참조)
(11) 이어서 이 조화된 층간수지절연층(2)의 표면에 촉매핵을 부여한 후 무전해도금막(12)을 형성한다.(도 4(c)참조)
(12) 무전해도금막(12)의 표면에 도금레지스트(3)를 형성해 앞에서 서술한 바와 같이 도금레지스트(3)의 비형성 부분에 전기도금막(13), 니켈도금막(14)을 형성한다.(도 4(d) 참조)
(13) 도금레지스트(3)를 제거하고, 도금레지스트 하의 무전해도금막(12)을 제거하며, 도체층(도전성접속핀을 고정하는 패드(16)로 되는 도체층을 포함한다.)(5), 및 비아홀(7)을 설치하여 한쪽 면에 3 개층으로, 6 개층의 빌드업 기판을 얻는다.(도 5참조)
(14) 이와 같이 해서 얻어진 빌드업 기판의 도체층(5) 및 비아홀(7)에 조화층(11)을 형성하고, 패드(16)를 부분적으로 노출시키는 개구부(18)를 가지는 유기수지절연층(15)으로 피복한다.(도 6 참조) 유기수지절연층의 두께는 5 ~ 40 ㎛ 가 좋다. 너무 얇으면 절연 성능이 저하하고 너무 두꺼우면 개구하기 어려워지며 땜납과 접촉하여 크랙 등의 원인이 되기 때문이다.
이 유기수지절연층을 구성하는 수지로서는 다양한 것을 사용할 수 있고 예를 들면 비스페놀A형에폭시수지, 비스페놀A형에폭시수지의 아크릴레이트, 노볼락형에폭시수지, 노볼락형에폭시수지의 아크릴레이트를 아민계 경화제나 이미다졸 경화제로 경화시킨 수지를 사용할 수 있다.
이와 같은 구성을 가지는 유기수지절연층은 납의 마이그레션(납이온이 유기 수지절연층내를 확산하는 현상)이 적다고 하는 잇점을 가진다. 게다가 이 유기수지절연층은 내열성,내알칼리성이 뛰어나, 땜납 등의 도전성접착제가 용융하는 온도(섭씨 200도) 에서도 열화되지 않고, 니켈도금이나 금도금과 같은 강염기성의 도금 액에서 분해되는 일이 없다.
여기에서 상기의 노볼락형에폭시수지의 아크릴레이트로서는 페놀노볼락이나 크레졸노볼락의 그리시딜에테르를 아크릴산이나 메타크릴산 등과 반응시킨 에폭시수지 등을 사용할 수 있다. 상기의 이미다졸 경화제는 섭씨 25 도에서 액상인 것이 바람직하다. 액상이면 균일혼합이 가능하기 때문이다.
이와 같은 액상 이미다졸 경화제로서는 1-벤딜-2-메틸이미다졸(상품명:1B 2MZ), 1-시아노에틸-2-에틸-4-메틸이미다졸(상품명:2E4MZ-CN), 4-메틸-2-에틸이미다졸(상품명:2E4MZ)를 사용할 수 있다.
이 이미다졸 경화제의 첨가량은 상기의 유기수지절연층의 총고형분에 대해서 1 에서 10 중량 % 로 하는 것이 바람직하다. 이 이유는 첨가량이 이 범위내이면 균일 혼합이 쉽기 때문이다. 상기의 유기 수지절연층의 경화전 조성물은, 용매로써 그리콜에틸계의 용제를 사용하는 것이 바람직하다. 관련되는 조성물을 사용한 유기 수지절연층은 유리산소가 발생하지 않고, 패드 표면을 산화하지 않으며 또 인체에 대해 유해성도 적기 때문이다.
상기의 그리콜에틸계 용제로써는 바람직한 것은, 디에틸렌그리콜디메틸에테르(DMDG) 및 트리에틸렌그리콜디메틸에테르(DMTG)에서 선택하여, 어느 것이든 적어도 한 종류를 사용한다. 이들 용제는 30 ~ 50 섭씨 도 정도의 가온을 하면 반응 개시제인 벤조페논이나 미히라케톤을 완전히 용해시킬 수 있기 때문이다.
이 그리콜에테르계의 용매는 유기수지절연층의 조성물의 전 중량에 대해서, 10 ~ 40 중량 % 가 좋다. 이상 설명한 바와 같은 유기수지절연층의 조성물에는 그 외에, 각종 소포제나 레벨링제, 내열성이나 내염기성의 개선과 가요성 부여를 위해 열경화성 수지, 해상도 개선을 휘해 감광성 모노머 등을 첨가할 수 있다. 예를 들면 레벨링제로서는 아크릴산에스텔의 중합체인 것이 좋다. 또 개시제로서는, 시바가이기사의 제품인 I907, 광증감제로서는, 니뽄화약사제의 DETX-S가 좋다. 또 유기수지절연층의 조성물로는 색소나 안료를 첨가해도 좋다. 배선 패턴을 은폐할 수 있기 때문이다. 이 색소로서는 프타로시아닌그린을 사용하는 것이 바람직하다.
첨가 성분으로서의 상기의 열경화성 수지로서는 비스페놀형 에폭시수지를 사용할 수 있다.
이 비스페놀형 에폭시수지에는 비스페놀A형에폭시수지와 비스페놀F형에폭시수지가 있고, 내염기성을 중시하는 경우에는 전자가, 저점도화가 요구되는 경우(도포성을 중시하는 경우)에는 후자가 좋다.
또 이들 유기수지절연층 조화물은 섭씨 25 도에서 0.5 에서 10 Pa·s, 보다 바람직한 것은 1 ~ 10 Pa·s 가 좋다. 롤코터로서 도포하기 쉬운 점도이기 때문이다.
(15) 앞에서 기술한 개구부(18) 내에 금도금막, 니켈도금막-금도금막 등의 내식금속인 금속막(19)를 형성한 후, 패키지기판의 하면측(도터보드, 마더보드의 접합면)으로 되는 개구부(16) 내에 도전성접착제(17)로써 납땜페이스트를 인쇄한다. 납땜페이스트의 점도는 50 ~ 400 Pa·s 의 범위에서 행하는 것이 좋다. 또 도전성접속핀(100)을 적당한 핀지지장치에 붙여서 지지하고, 도전성접속핀(100)의 고정부(101)를 개구부(16) 내의 도전성접착제(17)에 접속시켜 섭씨 240 ~ 270 도에서 리프로하여, 도전성접속핀(100)을 도전성접착제(17)에 고정한다(도 7 참조). 또는 도전성접착제를 볼형상 등으로 만든 것을 개구부 내에 넣고, 혹은 도전성접속핀의 판상의 고정부측에 접합시킨 도전성접속핀을 부착한 후, 리프로시켜도 된다. 또 도 7 에 있어, 원으로 둘러싸여 도시하는 도전성접속핀(100)을 설치한 패드부분을 도 8 에서 확대시켜 나타내었다.
또, 패키지기판(130)에 있어서 상면측의 개구(18)에는 IC칩 등의 부분에 접속 가능한 납땜범프(60)를 설치했다.
본 발명에서 사용되어진 도전성접속핀(100)은 판상의 고정부(101)와 이 판상의 고정부(101)의 개략 중앙에 설치된 기둥형의 접속부(102)로 된, 이른바 T 자형 핀이 가장 적합하게 사용된다. 판상의 고정부(101)는 패드(16)로 되는 패키지기판의 가장 바깥층의 도체층(5)에 도전성접착제(17)을 개재하여 고정된 부분이며, 패드의 크기에 맞추어 원형이나 다각형 등으로 가장 적합하게 형성된다. 또 접속부(102)의 형상은 다른 기판의 단자 등 접속부에 삽입 가능한 기둥형이면 문제없이 원주, 각주, 원추, 각추 등 어느 것이나 좋다.
도전성접속핀(101)의 재질은 금속이면 어느 것이나 제한은 없고 금, 은, 동, 철, 니켈, 코발트, 주석, 납 등 가운데서 적어도 한 종류 이상의 금속으로 형성하는 것이 좋다. 특히 철합금인 상품명 코발(Ni-Co-Fe), 스텐레스나 동합금인 인청동이 있다. 전기적 특성 및 도전성접속핀으로 가공하기에 매우 좋기 때문이다. 또 이 도전성접속핀은 한 종류의 금속 혹은 합금으로 형성해도, 부식 방지 혹은 강도 향상을 위해 표면을 다른 금속층으로 피복하여도 좋다. 또 세라믹 등의 절연성 물질 로 형성하고 그 표면을 금속층으로 피복하여도 좋다.
도전성접속핀(100)에 있어서, 기둥형의 접합부(102)는 직경이 0.1 ~ 0.8 mm 로서, 길이가 0.1 ~ 10 mm , 판상의 고정부(101)의 직경은 0.5 ~ 2.0 mm 의 범위로 하는 것이 바람직하고, 패드의 크기나 장착되는 마더보드의 소켓 등의 종류 등에 따라서 적당하게 선택된다.
본 발명의 패키지기판에 사용되는 도전성접착제(17)로서는 땜납(주석-납, 주석-안티몬, 은-주석-동 등), 도전성수지, 도전성페이스트 등을 사용할 수 있다. 도전성접착제의 융점이 섭씨 180 ~ 280 도의 범위의 것을 사용하는 것이 좋다. 그로 인해 도전성접속핀의 접착강도 2.0 kg/pin 이상이 확보되고 히트사이클 조건하에서나 IC칩 실장시에 가해지는 열에 의한 도전성접속핀의 탈락, 기울어짐 등이 없어지고 전기적 접속도 확보되는 것이다. 땜납으로 형성하는 것이 가장 좋다. 도전성접속핀과의 접속강도가 뛰어남과 동시에 열에도 강하고 접착 작업이 쉬워지기 때문이다.
도전성접착제(17)을 땜납으로 형성할 경우 Sn/Pb = 95/5, 60/40 등을 가지는 땜납을 사용하는 것이 적합하다. 사용되는 땜납의 융점도 섭씨 180 ~ 280 도의 범위의 것이 좋다. 그로 인해 도전성접속핀의 접착 강도의 변동도 적어지고, 실장시에 가해지는 열이 패키지기판을 구성하는 수지층을 손상시키지 않기 때문이다.
이 패드(16)는 도 8 에서 도시하는 바와 같이, 이 패드(16)을 부분적으로 노출시키는 개구부(18)가 형성된 유기수지절연층(스루홀층)(15)에 의해 피복되어 있고 개구부(18)로부터 노출된 패드(16)에 도전성접착제(17)를 개재하여, 도전성접속 핀(100)의 고정부(101)가 고정되어 있다. 도면을 보면 이해할 수 있는 바와 같이, 이 유기수지절연층(15)은 패드(16)의 주위를 누르듯이 감싸고 있기 때문에 히트 사이클 시나 패키지기판을 마더보드에 장착하는 때 등에서 도전성접속핀(100)에 응력이 가해져도 패드(16)의 파괴 및 층간수지층(15)과의 박리를 방지할 수 있다. 또 금속과 수지라는 전혀 다른 소재끼리의 접착에 있어서도 벗겨지기 어렵게 된다. 또 여기서는 층간수지절연층이 형성된 다층 프린트배선판인 패키지기판을 예시하였지만, 한 장의 기판만으로 된 패키지기판에서도 제 1 실장예의 구성은 적용가능하다.
〔제 1 변형례〕
도 9 는 제 1 실시예의 제 1 변형례에 관계되는 패키지기판(139)을 나타내고 있다. 여기서 도 9(A)는 패키지기판(139)의 요부의 단면도이고, 도 9(B)는 도 9(A)의 B 화살표측 도면이다. 여기서 도 9(B) 가운데 A-A 단면이 도 9(A)에 해당한다. 도 9(B)에 도시한 바와 같이, 랜드(16)는 도전성접속핀(100)을 붙이기 위한 원형의 본체부(16b)와 이 본체부(16b)의 주연에 배설된 연장부(16a)로 되어 있고, 이 본체부(16b)에는 또 신호선(16c)이 접속되어 있다. 도 8 을 참조하여 위에서 서술한 예에서는 랜드(16)의 주연이 층간수지절연층(유기수지절연층)(15)에 의해 눌러져 있다. 이에 대해 제 1 변형례에서는 패드(본체부(16b))의 주연에 배설된 연장부(16a)가 솔더레지스트층(15)에 의해 덮어져진다.
본체부(16b)는 솔더레지스트층(15)에 설치된 개구부(18)로부터 노출되어 있다. 이 제 1 변형례에 있어서도 패드(본체부(16b))의 주연에 설치된 연장부(16a)가 솔더레지스트층(15)에 의해 피복되어 있기 때문에, 도전성접속핀(100)에 응력이 가 해져도 기판에서 박리되는 것을 방지할 수 있다. 한편, 패드의 본체부(16b)는 유기수지절연층(15)의 개구부(18)로부터 노출되어있고, 유기수지절연층(15)과 패드부의 본체부(16a)는 접촉하고 있지 않기 때문에, 이 유기수지절연층(15)과 패드부의 본체부(16a)와의 접촉에 의해 이 유기수지절연층(15) 측에 크랙이 발생하는 일이 없다.
〔제 2 변형례〕
이 패키지기판(131)은 기본적으로는 도 7 및 도 8 을 참조하여 위에서 서술한 제 1 실시예와 같은 모양이지만, 도전성접속핀(100)을 고정하는 패드(16)를 비아홀(7)을 개재하여 가장 바깥층 측 층간수지절연층(52)의 내층의 도체층(66(5))에 접속한다. 이 예에서는 패드(16)은 유기수지절연층(15)에 의해 패드(16)는 피복되어 있지 않다.(도 10 참조) 제조 공정은(1)에서(14)까지는 제 1 실시예와 완전히 같기 때문에, 이하의 공정(15)부터 설명한다.
(15) 비아홀(7) 내에 도전성접착제인 납땜페이스트(Sn/Sb=95:9)(17)를 충진한다. 여기서는 유기수지절연층(15)의 표면에 마스크재를 배치하여 밀착시켜 납땜페이스트를 인쇄하여 최고 섭씨 270 도로 리프로 하였다.
(16) 도전성접속핀의 패드로의 고정은 제 1 실시예와 같이 한다.
이 예에서는 비아홀(7)에 의해 패드(16)와 기판 사이의 접착면적이 커져 있기 때문에, 패드(16)의 박리강도를 높일 수 있다. 또 내층의 도체층(66)은 금속층이기 때문에 같은 금속제의 패드(16)와의 접착성도 양호하고 박리되기 힘든 구조로 되어 있다.
또 패드가 접속하는 내층의 도체층은 코어기판(1)에 설치하여도 좋다. 앞에서 서술한 바와 같이, 코어기판 상의 도체층은 조화면을 개재하여 코어기판과 단단히 밀착되어 있기 때문에, 패드를 잘 박리되지 않게 할 수 있다.
a. 별례 1
기본적으로는 제 2 변형례와 같지만, 패드(16)를 설치한 비아홀을 그 패드가 부분적으로 노출되는 개구부(18)를 가지는 유기수지절연층(15)로써 피복한 패키지기판(132)이다.(도 11 참조) 이 패키지기판(132)은 패드(16)가 비아홀(7)에 설치되어 있고, 또 그 표면을 유기수지절연층(15)으로 피복하고 있기 때문에 패드(16)와 기판과의 박리강도가 뛰어나다.
b. 별례 2
기본적으로는 별례 1 과 같지만, 하나의 도전성접속핀(100)을 고정시키는 패드(16)를 복수의 비아홀(17)을 개재하여, 층간수지절연층(52)의 내층의 도체층(66)에 접속한 패키지기판(133)이다.(도 12(A) 참조) 본 예에서는 도 12(B)에 도시하는 바와 같이 비아홀(7)을 원형으로 6 개 배치하여, 각 비아홀을 피복하듯이 패드(16)를 형성하였다. 도 12(B)는 도 12(A)를 비아홀(7)측에서 본 B 화살표 도면이다. 또 도 12(B)에 도시한 비아홀(7)의 위치는 단면에서 도시한 경우, 도 12(A)와 같은 3 개의 비아홀(7)은 도시되어 있지 않지만, 도시의 편의상 반대 측의 비아홀을 점선으로 도시하였다.
c. 별례 3
기본적으로는 별례 2 와 같지만, 비아홀(7)의 형상을 도 13(B)에서 도시한 바와 같이, 링 형상으로 한 패키지기판(134)이다.(도 13 참조) 도 13(B)는 도 13(A)의 B 화살표 도면이다.
d. 별례 4
기본적으로는 도 12에 도시하여 설명한 별례 2 와 같지만, 내층의 층간수지절연층(52)에도 원형으로 배치한 복수의 비아홀(7)을 설치하여, 패드(16)가 설치된 외층측 비아홀(7)과 내층의 비아홀(7)이 접합된 패키지기판(135)이다.(도 14 참조) 이 패키지기판(135)에서는 복수의 비아홀(7) 끼리 결합되어 있기 때문에, 패드(16)가 거의 벗겨지지 않게 된다.
또 전술한 바와 같이, 이들 각 변형례에 있어서도, 패드가 설치되는 내층의 도체층은 코어기판(1)에 형성되는 것이 바람직하다. 코어기판 상의 도체층은 코어기판으로 되는 절연기판과 조화면(매트면)을 개재하여 단단하게 밀착되어 있고, 이와 같은 코어기판상의 도체층으로 접속시킴으로써 패드(16)가 층간수지절연층(52)로부터 잘 벗겨지지 않게 된다.
〔제 3 변형례〕
기본적으로는 제 2 변형례의 별례 2와 같지만, 패드(16)를 접속하는 내층의 도체층을 코어기판(1)의 스루홀(9)에 설치한 도체층(랜드(91))으로 하고, 유기수지절연층(15)으로써 패드(16)의 주연을 피복한 패키지기판(136)이다.(도 15 참조) 도면에 도시한 바와 같이, 스루홀(9)의 랜드(91) 및 스루홀(9) 내의 수지충전재(10)에 비아홀(7)을 개재하여 패드(16)에 접속하고 있다.
결국, 패드(16)는 비아홀(7)을 개재하여 코어기판(1)의 도체층에 접속하고 있는 것이 특징적이다. 코어기판(1) 위의 도체층은, 코어기판으로 되는 절연기판과 조화면(매트면)을 개재하여 단단하게 밀착되어있고, 이와같은 코어기판상의 도체층으로 접속시킴으로 해서, 패드(16)가 층간수지절연층(52)으로 부터 잘 박리되지 않는다. 이로 인해 스루홀(9)과 패드(16)가 비아홀을 개재하여 접속되고 있다. 따라서, 외부단자인 도전성접속핀(100)과 이 도전성접속핀(100)이 설치된 쪽의 반대측에 설치하는 IC칩(반도체칩) 사이의 배선길이를 짧게 할 수 있다.
a. 별례 1
기본적으로는 제 3 변형례와 같지만, 스루홀(9)을 피복하는 이른바 커버도금이라고 불리는 도체층(90)을 형성하여, 이 도체층(90)에 비아홀(7)을 개재하여, 패드(16)를 접속한 패키지기판(137)이다.(도 16참조)
b.별례 2
기본적으로는 제 3 변형례와 같지만, 비아홀을 개재하여, 스루홀(9)의 랜드(91)만에 패드(16)를 접속한 패키지기판(138)이다.(도 17 참조) 이들 예에서는 패드(16)가 코어기판(1) 표면의 도체층(4)과 접착하여 벗겨지기 힘든 구조로 되어 있을 뿐만 아니라, 특히 스루홀의 랜드(91)와 결합시킴으로써 기판 내면 측과의 배선길이를 짧게 할 수 있다.
〔제 4 변형례〕
기본적으로는 제 2 변형례와 같지만, 땜납을 볼 형상으로 만든것을 도전성접속핀에 붙이고, 그 후 도전성접속핀을 배설했다.
이상 설명한 바와 같이 제 1 실시예의 패키지기판은 패드와 기판의 접착강도 를 높일 수있기 때문에 도전성접속핀 및 해당 핀이 설치된 패드의 박리방지에 효과적이고 접속신뢰성을 향상시킬 수 있다.
도 18 에 제 1 실시예의 패키지기판을 평가한 결과를 나타내었다. 평가 항목으로서 접합 후의 도전성접속핀의 최소 접착강도, 가열시험(가상의 IC 실측 상태의 재현, 핀을 배치한 기판을 섭씨 250 도의 질소리프로 화로를 통과시킴으로서 평가) 및 히트사이클 조건하(섭씨 130도/3분 + - 섭씨 65도/3분 을 1 사이클로 하여, 1,000 사이클 실시) 후의 각각 핀의 상태, 최소접착강도, 도통시험을 실시하였다.
〈제 2 실시예〉
제 2 실시예의 패키지기판을 제조 방법과 함께 설명한다. 여기서 위에서 기술한 (1) ~ (13) 의 공정은, 도 1 내지 도 5 를 참조하여 위에서 기술한 제 1 실시예와 같기 때문에 도면과 설명을 생략한다.
(14) 위에서 기술한 (1) ~ (13) 의 공정에서 얻어진 도 5 에 도시한 빌드업 기판의 도체층(5) 및 비아홀(7)에 조화층(11)을 형성하고, 패드(16)을 노출시킨 개구부(18)를 가지는 유기수지절연층(15)으로 피복한다.(도 19 참조) 유기수지절연층의 두께는 5 ~ 40 ㎛ 가 좋다. 너무 얇으면 절연성능이 저하하고 너무 두꺼우면, 개구하기 어려우면서, 땜납과 접촉하여 크랙 등의 원인이 되기 때문이다.
(15) 앞에서 기술한 개구부(18) 안에 금도금막, 니켈도금막-금도금막 등의 내식금속인 금속막(19)를 형성한 후에, 패키지기판의 아랫쪽면(도터보드, 마더보드등의 접속면)인 개구부(16) 내에 도전성접착제(17)로서 납땜페이스트를 인쇄한다. 납땜페이스의 점도로서는 50 ~ 400 Pa·s 의 범위에서 실시하는 것이 좋다. 또 동 또는 동합금으로 된 도전성접속핀(110)을 적당한 핀지지장치에 붙여서 지지하고, 도전성접속핀(110)의 고정부(101)를 개구부(16) 내의 도전성접착제(17)에 접속시켜 , 섭씨 220 ~ 270 도로 리프로를 실시하여, 도전성접속핀(110)을 도전성접착제(17)에 고정한다.(도 20 참조) 또는 도전성접착제를 볼 형상 등으로 형성한것을 개구부 내에 넣고, 혹은 도전성접속핀의 판상의 고정부 측에 접합시켜서 도전성접속핀을 붙인후, 리프로 시켜도 된다. 또 도 20 에 있어서 원으로 둘러싸여 도시한 도전성접속핀(110)을 설치한 패드 부분을 도 21 에 확대하여 나타내었다.
또, 패키지기판(230)에 있어서, 상면 측의 개구(18)에는 IC칩 등의 부품으로 접속가능한 납땜범프(230)를 설치하였다.
본 발명에서 사용된 도전성접속핀(110)은 판상의 고정부(101)와 이 판상의 고정부(101)의 개략 중앙에 설치된 기둥형의 접속부(102)로 된 이른바 T 자형핀이 가장 적절하게 사용된다. 판상의 고정부(101)는 패드(16)로 된 패키지기판의 가장 바깥 층의 도체층(5)에 도전성접착제(17)를 개재하여 고정된 부분이고, 패드의 크기에 맞춘 원형이나 다각형 등으로 적절하게 형성된다. 또 접속부(102)의 형상은 다른 기판의 단자 등 접속부에 삽입 가능한 기둥형이기만 하면 별 문제없이, 원주, 각주, 원추, 각추 등 무엇이라도 괜찮다.
도전성접속핀(110)의 재질은 동 또는 동합금, 주석, 알루미늄, 귀금속에서 골라 적어도 한 종류 이상의 귀금속으로 하는 것이 좋다. 높은 가요성을 부여하기 위함이다. 특히 동합금인 인청동을 들 수 있다. 전기적 특성 및 도전성접속핀으로 가공하기에 매우 좋기 때문이다. 또 이 도전성접속핀은 부식방지 혹은 강도향상을 위해 표면을 다른 금속층으로 피복하여도 좋다.
도전성접속핀(110)에 있어서 기둥형의 접속부(102)는 직경이 0.1 ~ 0.8 mm 이고, 길이가 1.0 ~ 10 mm, 판상의 고정부(101)의 직경은 0.5 ~ 2.0 mm 의 범위로 하는 것이 좋으며, 패드의 크기나 장착되는 마더보드의 소켓 등의 종류에 따라 적당히 선택한다.
본 발명의 패키지기판에 사용되는 도전성접착제(17)로서는 제 1 실시예와 마찬가지로 땜납(주석-납,주석-안티몬,은-주석-동 등), 도전성수지, 도전성페이스트 등을 사용할 수 있다. 도전성접착제의 융점이 섭씨 180 ~ 280 도의 범위의 것을 사용하는 것이 좋다.
도전성접착제(17)를 땜납으로 형성하는 경우,제 1 실시예와 마찬가지로 Sn/Pb = 95/5, 60/40 등의 조성을 가지는 땜납을 사용하는 것이 가장 적합하다. 사용되는 땜납의 융점도, 섭씨 180 ~ 280 도의 범위인 것이 적절하다. 특히 바람직한 것은 섭씨 200 ~ 260 도의 범위이다.
도 21에서 이해할 수 있듯이, 이 도전성접속핀(110)은, 동 혹은 동합금 등의 가요성이 뛰어나 재질로 된 것으로써, 패키지기판을 다른 기판에 붙이는 등의 때에 도전성접속핀(110)에 가해지는 응력을 도면 중의 점선으로 도시한 바와 같이, 접속부(102)가 휘어서 흡수할 수 있다.
a. 별례 1
별례 1 의 패키지기판(231)의 패드(16)는, 도 22 에서 도시한 바와 같이, 이 패드(16)를 부분적으로 노출시킨 개구부(18)가 형성된 유기수지절연층(스루홀층)(15)로 감싸져 있고, 개구부(18)에서 노출된 패드(16)에 도전성접착제(17)를 개재하여 도전성접속핀(110)의 고정부(101)가 고정되어있다. 도면에서 이해할 수 있는 바와 같이, 이 유기수지절연층(15)은 패드(16)의 주위를 누르듯이 피복하고 있기 때문에 히트사이클 시에나, 패키지기판을 마더보드에 장착할 때 등에서, 도전성접속핀(110)에 응력이 가해져도, 패드(16)의 파괴 및 층간수지절연층(15)과의 박리를 방지할 수 있다. 또 금속과 수지라는 전혀 다른 재질끼리의 접착에 있어서도, 박리되기가 어려워진다. 또 여기서는 층간수지절연층이 형성된 다층 프린트배선판으로된 패키지기판을 예로 들었지만, 1 장의 기판만으로된 패키지기판에서도 제 2 실시예의 구성은 적용가능하다.
〔제 1 변형례〕
이 패키지기판(232)는 기본적으로는 도 20 및 도 21 을 참조하여 서술한 제 2 실시예와 같지만, 도전성접속핀(110)을 고정하는 패드(16)를, 비아홀(7)을 개재하여, 층간수지절연층(200) 내층의 도체층(160)에 접속하였다. 그리고, 유기수지절연층(15)으로 패드(16)의 일부를 피복한다.(도 22 참조) 제조공정은(1)에서(14)까지는 제 2 실시예와 완전히 같다.
(15) 비아홀 내에 도전성접착제인 납땜페이스트(Sn/Sb=95:5)(17)를 충진한다. 유기수지절연층(15)의 표면에 마스크재(도시하지 않음)를 배치하여 밀착시키고 납땜페이스트를 인쇄하여, 최고 섭씨 270 도에서 리프로하였다.
(16) 도전성접속핀의 패드로의 고정은 제 2 실시예와 같이 한다.
제 1 변형례에서는 도전성접속핀(110)으로서 응력의 흡수성이 향상되는데다가, 비아홀(7)에 의하여 패드(16)와 기판의 접착면적이 넓어져 있기 때문에, 패드(16)의 박리강도를 높일수 있다. 또한, 내층의 도체층(160)은 금속층이기 때문에 동일한 금속제의 패드(16)의 접착성도 양호하고, 박리되기 어려운 구조로 되어 있다. 게다가 그 표면을 유기수지절연층(15)으로 피복하고 있기 때문에 패드(16)와 기판의 박리강도가 뛰어나다.
또 패드가 접속하는 내층은 코어기판(1)에 설치되어 있어도 좋다. 전술한 바와 같이, 코어기판 상의 도체층은 조화면을 개재하여 코어기판과 단단히 밀착되어 있기 때문에 패드를 박리되기 힘들게 한다.
a. 별례 1
기본적으로는 제 1 변형례와 같지만, 하나의 도전성접속핀(110)을 고정하는 패드(16)를 복수의 비아홀(7)을 개재하여, 층간수지절연층(200)의 내층의 도체층(160)에 접속한 패키지기판(233)이다.(도 24(A) 참조) 본 예에서는 도 24(B)에 도시한 바와 같이, 비아홀(7)을 원형으로 6 개 배치하고, 각 비아홀(7)을 피복하듯이 패드(16)를 형성하였다. 도 24(B)는 도 24(A)를 비아홀(7) 측에서 본 B 화살표 도면이다. 또 , 도 24(B)에 도시한 비아홀(7)의 위치에서는 단면으로 도시한 경우, 도 24(A)와 같은 3 개의 비아홀(7)은 나타나지 않지만, 도시의 편의상 반대측 비아홀을 점선으로 나타내었다.
b. 별례 2
기본적으로는 별례 1 과 같지만, 비아홀(7)의 형상을 도 25(B)에 나타내 바와 같이, 링 형상으로 한 패키지기판(234)이다.(도 25 참조) 도 25(B)는 도 25(A)의 B 화살표도면이다..
별례 1에서는 복수의 비아홀(7)로써, 또는 별례 2 에서는 볼 형상의 비아홀(7)로써, 기판과의 접착면적을 더욱 크게 하고 있다.
c. 별례 3
기본적으로는 도 24 에서 나타내어 설명한 별례 1 과 같지만, 내층의 층간수지절연층(200)에도 원형으로 배치한 복수의 비아홀(7)을 설치하여, 패드(16)가 설치된 외층측의 비아홀(7)과, 내층의 비아홀(7)을 접합한 패키지기판(135)이다.(도 26 참조) 이 패키지기판(235)에서는 복수의 비아홀(7) 끼리 결합되어 있기 때문에, 패드(16)가 거의 벗겨지지 않게 된다.
또 앞에서 서술한 바와 같이, 이들 각 변형례에 있어서도, 패드가 설치되는 내층의 도체층은 코어기판(1)에 형성되는 것이 바람직하다. 코어기판상의 도체층은 코어기판으로 되는 절연기판과 조화면(매트면)을 개재하여 단단하게 밀착되어 있고, 코어기판상의 도체층에 접속시킴으로써 패드(16)가 층간수지절연층(52)로부터 잘 벗겨지지 않게 된다.
〔제 2 변형례〕
기본적으로는 제 1 변형례의 별례 2 와 같지만, 패드(16)를 접속하는 내층의 도체층을 코어기판(1)의 스루홀(9)에 설치한 도체층(랜드(91))으로 하고, 유기수지절연층(15)으로써 패드(16)의 주연을 피복한 패키지기판(236)이다.(도 27 참조) 도면에 도시한 바와 같이, 스루홀(9)의 랜드(91) 및 스루홀(9) 내의 수지충전재(10)에 비아홀(7)을 개재하여 패드(16)를 접속하고 있다.
결국, 패드(16)는 비아홀(7)을 개재하여 기판(1)의 도체층에 접속하고 있는 것이 특징적이다. 코어기판(1) 상의 도체층은 코어기판으로 되는 절연기판과 조화면(매트면)을 개재하여 단단하게 밀착되어있고, 이와 같은 코어기판상 의 도체층에 접속시킴으로해서, 패드(16)가 층간수지절연층(200)에서 잘 박리되지 않는다. 또한, 스루홀(9)과 패드(16)가 비아홀(7)을 개재하여 접속되고 있다. 이로인해 외부단자인 도전성접속핀(110)과 이 도전성접속핀(110)이 설치된 쪽의 반대 측에 설치하는 IC칩(반도체칩) 사이의 배선길이를 짧게 할 수 있다.
a. 별례 1
기본적으로는 제 2 변형례와 같지만, 스루홀(9)에 해당 스루홀(9)을 피복하여 덮는 이른바 커버도금이라고 불리는 도체층(90)을 형성하고, 이 도체층(90)에 비아홀(7)을 개재하여, 패드(16)를 접속한 패키지기판(237)다.(도 28참조)
b.별례 2
기본적으로는 제 2 변형례와 같지만, 비아홀을 개재하여, 스루홀(9)의 랜드(91)만에 패드(16)를 접속한 패키지기판(238)이다.(도 29 참조) 이들 예에서는 패드(16)가 코어기판(1) 표면의 도체층(4)과 접착하여 박리되기 어려운 구조로 되어 있을 뿐만 아니라 특히 스루홀의 랜드(91)와 결합시킴으로써 기판 내면 측과의 배선길이를 짧게 할 수 있다.
〔제 3 변형례〕
기본적으로는 제 1 변형례와 같지만, 땜납을 볼 형상으로 만든 것을 도전성접속핀에 붙이고, 그 후 도전성접속핀을 배설했다.
이상 설명한 바와 같이 제 1 실시예의 패키지기판은 도전성접속핀을 동 또는 동합금제 등의 가소성이 뛰어난 재질로 하여 구성되어 있기 때문에, 히트사이클 시에나 패키지기판의 장착 시에 핀에 가해지는 응력을 충분히 흡수하여 기판으로부터 박리되는 것을 방지할 수 있다. 또 이런 도전성접속핀을 사용한 패키지기판은 도전성접착핀에 응력이 집중되기 힘들어, 도전성접속핀과 패드 및 패드와 기판의 접착강도를 높이고, 접속신뢰성을 향상된다.
도 30 에 각 실시예의 패키지기판을 평가한 결과를 나타내었다. 평가 항목으로써 접합 후의 도전성접속핀의 최소 접착강도, 가열시험(가상의 IC 실측 상태의 재현, 핀을 배치한 기판을 섭씨 250 도의 질소리프로 화로를 통과시킴으로서 평가) 및 히트사이클 조건하(섭씨 130도/3분 + - 섭씨 65도/3분 을 1 사이클로 하여, 1,000 사이클 실시) 후의 각각 핀의 상태, 최소접착강도, 도통시험을 실시하였다.
〈제 3 실시예〉
제 3 실시예의 패키지기판을 제조 방법과 함께 설명한다. 여기서 위에서 기술한 (1) ~ (13) 의 공정은, 도 1 ~ 도 5 를 참조하여 위에서 기술한 제 1 실시예와 같기 때문에 도면과 설명을 생략한다.
(14) 위에서 기술한 (1) ~ (13) 의 공정에서 얻어진 도 5 에 도시한 빌드업 기판의 도체층(5) 및 비아홀(7)에 조화층(11)을 형성하여, 패드(16)를 노출시킨 개구부(18)를 가지는 유기수지절연층(15)으로 피복한다.(도 31 참조) 유기수지절연층의 두께는 5 ~ 40 ㎛ 가 좋다. 너무 얇으면 절연성능이 저하하고, 너무 두꺼우면 개구하기 어려우면서, 땜납과 접촉하여 크랙 등의 원인이 되기 때문이다.
(15) 앞에서 기술한 개구부(18) 내에 금도금막, 니켈도금막-금도금막 등의 내식금속인 금속막(19)을 형성한 후에, 패키지기판의 하면 측(도터보드, 마더보드등의 접속면)으로 되는 개구부(16) 내에 도전성접착제(17)로 되는 납땜페이스트를 인쇄한다. 납땜페이스트의 점도로서는 50 ~ 400 Pa·s 의 범위에서 실시하는 것이 좋다. 또 접속부(102)에 함입부(103)가 형성된 도전성접속핀(120)을 적당한 핀지지장치에 붙여서 지지하고, 도전성접속핀(120)의 고정부(101)를 개구부(16) 내에 도전성접착제(17)에 접속시켜, 섭씨 220 ~ 270 도로 리프로를 실시하여, 도전성접속핀(120)을 도전성접착제(17)에 고정한다.(도 32 참조) 또는 도전성접착제를 볼 형상 등으로 형성한 것을 개구부 내에 넣거나, 혹은 도전성접속핀의 판상의 고정부측에 접합시켜서 도전성접속핀을 취부한 후, 리프로 시켜도 된다. 또 도 32 에 있어서 원으로 둘러싸여 나타난 도전성접속핀(120)을 설치한 패드 부분을 도 33(A)에 확대하여 도시한다.
또, 패키지기판(330)에 있어서, 상면측의 개구(18)에는 IC칩 등의 부품으로 접속가능한 납땜범프(60)를 설치하였다.
본 발명에서 사용된 도전성접속핀(120)은 판상의 고정부(101)와 이 판상의 고정부(101)의 개략 중앙에 설치된 기둥형의 접속부(102)로 된 이른바 T자형핀이 가장 적절하게 사용된다. 판상의 고정부(101)는 패드(16)로 되는 패키지기판의 가장 바깥층의 도체층(5)에 도전성접착제(17)을 개재하여 고정된 부분이고, 패드의 크기에 맞춘 원형이나 다각형 등으로 적절하게 형성된다. 또 접속부(102)의 형상은 다른 기판의 단자 등 접속부에 삽입 가능한 기둥형이기만 하면 별문제없이, 원주, 각주, 원추, 각추 등 무엇이라도 괜찮다.
함입부(103)는 접속부(102)의 도중에 설치되어 있고 다른 부분보다도 가늘게 형성되어 있다. 이 함입부(103)의 굵기는, 그 직경이 접속부 그 자체의 직경의 50 % 이상, 98 % 이하로 하는 것이 중요하다. 함입부의 직경이 다른 부분의 50 % 보다 작으면, 접속부의 강도가 불충분하여 패키지기판을 장착했을때 변형되거나 휘어지는 일이 있다. 또 함입부의 직경이 다른 부분의 직경의 98 % 를 넘으면, 접속부에 기대한 만큼의 가요성을 부여할 수 없어, 응력의 흡수 효과를 얻을 수 없다.
본 발명의 도전성접속핀을 구성하는 재질은 금속이면 어느 것이나 제한은 없고 금, 은, 동, 철, 니켈, 코발트, 주석, 납 등 가운데서 적어도 한 종류 이상의 금속으로 형성하는 것이 좋다. 특히 철합금인 상품명 '코발`(Ni-Co-Fe), 스텐레스나 동합금인 인청동이 있다. 전기적 특성이 양호하고, 게다가 접속핀으로 가공성 하기에 매우 좋기 때문이다. 특히 인청동은 높은 가요성을 가지고 있기 때문에 응력 흡수를 위해서는 아주 적절하다.
도전성접속핀(120)에 있어서 기둥형의 접합부(102)는 직경이 0.1 ~ 0.8 mm 로서, 길이가 0.1 ~ 10 mm, 판상의 고정부(101)의 직경은 0.5 ~ 2.0 mm 의 범위로 하는 것이 바람직하고 패드의 크기나 장착되는 마더보드의 소켓등의 종류 등에 따라서 적당하게 선택된다.
본 발명의 패키지기판에 사용되는 도전성접착제(17)로서는 제 1 실시예와 마찬가지로 땜납(주석-납, 주석-안티몬, 은-주석-동 등), 도전성수지, 도전성 페이스트 등을 사용할 수 있다. 도전성접착제의 융점이 섭씨 180 ~ 280 도 범위의 것을 사용하는 것이 좋다.
도전성접착제(17)를 땜납으로 형성할 경우, Sn/Pb = 95/5, 60/40 등의 구성으로된 땜납을 사용하는 것이 적합하다. 사용되는 땜납의 융점도 섭씨 180 ~ 280 도의 범위의 것이 좋다. 특히 바람직한 것은 섭씨 200 ~ 260 도의 범위가 가장 좋다.
도 33(A), 도 33(B)에서 이해할 수 있듯이, 이 도전성접속핀(120)은 접속부(102)에 함입부(103)가 설치되어 있기 때문에, 가요성이 좋아서 휘기 쉽게 되어 있고, 패키지기판을 마더보드 등에 붙일 때 등에 도전성접속핀(120)에 가해진 응력을 접속부(102)가 함입부(103)를 개재하여 휨으로써 흡수할 수 있다.
a. 별례 1
별례 1 의 패키지기판(231)의 패드(16)는, 도 22 에 도시한 바와 같이,
이 패드(16)을 부분적으로 노출시킨 개구부(18)가 형성된 유기수지절연층(스루홀층)(15)으로 피복되어 있고, 개구부(18)로부터 노출된 패드(16)에 도전성접착제(17)를 개재하여 도전성접속핀(110)의 고정부(101)가 고정되어있다. 도면에서 이해할 수 있는 바와 같이, 이 유기수지절연층(15)은 패드(16)의 주위를 누르듯이 피복하듯고 있기 때문에 히트사이클 시에나, 패키지기판을 마더보드에 장착할 때 등에서, 도전성접속핀(110)에 응력이 가해져도, 패드(16)의 파괴 및 층간수지절연층(15)과의 박리를 방지할 수 있다. 또 여기에서는 층간수지절연층이 형성된 다층 프린트배선판으로된 패키지기판을 예로 들었지만, 1 장의 기판만으로된 패키지기판에서도 제 2 실시예의 구성은 적용가능하다.
〔제 1 변형례〕
이 패키지기판(332)은 기본적으로는 도 32 및 도 33 을 참조하여 서술한 제 3 실시예와 같지만, 도전성접속핀(120)을 고정하는 패드(16)를 비아홀(7)을 개재하여, 층간수지절연층(52) 내층의 도체층(66)에 접속하였다. 그리고, 유기수지절연층(15)으로 패드(16)의 일부를 피복한다.(도 35 참조) 제조공정은(1)에서(14)까지는 제 3 실시예와 완전히 같다.
(15) 비아홀(7) 내에, 도전성접착제인 납땜페이스트(Sn/Sb = 95:5)(17)를 충진한다. 유기수지절연층(15)의 표면에 마스크재(도면은 없음)를 배치하여 밀착시켜, 납땜페이스트를 인쇄하여, 최고 섭씨 270 도에서 리프로하였다.
(16) 도전성접속핀의 패드로의 고정은 제 3 실시예와 같이 한다.
제 1 변형례에서는 도전성접속핀(110)의 함입부(103)에 의해 응력의 흡수성이 향상되는데다가, 비아홀(7)로 인해 패드(16)과 기판의 접착면적이 넓어져 있기 때문에, 패드(16)의 박리강도를 높일수 있다. 또 내층의 도체층(66)은 금속층이기 때문에 같은 금속제인 패드(16)의 접착성도 양호하며, 박리되기 어려운 구조로 되어 있다. 게다가 그 표면을 유기수지절연층(15)로 피복하고 있기 때문에 패드(16)와 기판의 박리강도가 뛰어나다.
또, 패드가 접속하는 내층은 코어기판(1)에 설치되어 있어도 좋다. 전술한 바와 같이, 코어기판 상의 도체층은 조화면을 개재하여 코어기판과 단단히 밀착되어 있기 때문에 패드가 박리되기 힘들게 한다.
a. 별례 1
기본적으로는 제 1 변형례와 같지만, 1 개의 도전성접속핀(110)을 고정하는 패드(16)를, 복수의 비아홀(7)을 개재하여 층간수지절연층(52)의 내층의 도체층(66)에 접속한 패키지기판(333)이다.(도 36(A) 참조) 본 예에서는 도 36(B)에 도시한 바와 같이, 비아홀(7)을 원형으로 6 개 배치하고, 각 비아홀(7)을 피복하듯이 패드(16)를 형성하였다. 도 36(B)는 도 36(A)를 비아홀(7) 측에서 본 B 화살표도면이다.또 도 36(B)에 도시한 비아홀(7)의 위치에서는 단면으로 도시한 경우, 도 36(A)와 같은 3 개의 비아홀(7)은 나타나지 않지만, 도시의 편의상 반대측 비아홀을 점선으로 나타내었다.
c. 별례 2
기본적으로는 별례 1 과 같지만, 비아홀(7)의 형상을 도 37(B)에 도시하듯이, 링 형상으로 한 패키지기판(334)이다.(도 37 참조) 도 37(B)는 도 제 37(A)의 B 화살표 도면이다.
별례 1 에서는 복수의 비아홀(7)로써, 또는 별례 2 에서는 링 형상의 비아홀(7)로써, 기판과의 접착면적을 더욱 크게 하고 있다.
d. 별례 3
기본적으로는 도 36에 도시하여 설명한 별례 1 과 같지만, 내층의 층간수지절연층(52)에도 원형으로 배치한 복수의 비아홀(7)을 설치하여, 패드(16)가 설치된 외층측 비아홀(7)과, 내층의 비아홀(7)을 접합한 패키지기판(335)이다.(도 38(A), 도 38(B) 참조) 이 패키지기판(335)에서는 복수의 비아홀(7)끼리 결합되어 있기 때문에, 패드(16)가 거의 박리되지 않는다.
또, 전술한 바와 같이, 이들 각 변형례에 있어서도, 패드가 설치되는 내층의 도체층은 코어기판(1)에 형성되는 것이 바람직하다. 코어기판 상의 도체층은 코어기판으로 되는 절연기판과 조화면(매트면)을 개재하여 단단해 밀착되어 있고, 이와 같니 코어기판 상의 도체층에 접속시킴으로써 패드(16)가 층간수지절연층(52)으로부터 잘 박리되지 않게 된다.
[제 2 변형례〕
기본적으로는 제 1 변형례의 별례 2 와 같지만, 패드(16)를 접속하는 내층의 도체층을 코어기판(1)의 스루홀(9)에 설치한 도체층(랜드(91))으로 하고, 유기수지절연층(15)으로써 패드(16)의 주연을 피복한 패키지기판(336)이다.(도 39 참조) 도면에 도시한 바와 같이, 스루홀(9)의 랜드(91) 및 스루홀(9) 내의 수지충전재(10)에, 비아홀(7)을 개재하여 패드(16)를 접속하고 있다.
결국, 패드(16)는 비아홀(7)을 개재하여 기판(1)에 접속하고 있는 것이 특징적이다. 코어기판(1) 위의 도체층은 코어기판으로 되는 절연 기판과 조화면(매트면)을 개재하여 단단하게 밀착되어 있고, 이와 같이 코어기판상의 도체층에 접속시킴으로해서, 패드(16)가 층간수지절연층(52)으로부터 잘 박리되지 않는다. 또한, 스루홀(9)과 패드(16)가 비아홀(7)을 개재하여 접속되고 있다. 이로 인해 외부단자인 도전성접속핀(120)과 이 도전성접속핀(120)이 설치된 쪽의 반대 측에 설치하는 IC칩(반도체칩) 사이의 배선길이를 짧게할 수가 있다.
a. 별례 1
기본적으로는 제 2 변형례와 같지만, 스루홀(9)를 피복하는 이른바 커버도금이라고 불리는 도체층(90)을 형성하고, 이 도체층(90)에 비아홀(7)을 개재하여, 패드(16)를 접속한 패키지기판(337)이다.(도 40 참조)
b.별례 2
기본적으로는 제 2 변형례와 같지만, 비아홀을 개재하여, 스루홀(9)의 랜드(91)만에 패드(16)를 접속한 패키지기판(338)이다.(도 41 참조) 이들 예에서는 패드(16)가 코어기판(1) 표면의 도체층(4)과 접착하여 박리되기 힘든 구조로 되어 있을 뿐만 아니라 특히 스루홀의 랜드(91)와 결합시킴으로써 기판 내면측과의 배선길이를 짧게 할 수 있다.
〔제 3 변형례〕
기본적으로는 제 1 변형례와 같지만, 땜납을 볼 형상으로 만든 것을 도전성접속핀에 붙이고, 그 후 도전성접속핀을 배설했다.
이상 설명한 바와 같이, 제 3 실시예의 도전성접속핀을 사용하면, 기둥형의 접속부와 판상의 고정부로 구성되어, 기둥형의 접속부에 다른 접속부의 직경보다도 작은 직경의 함입부가 설치되어있기 때문에 히트사이클 시에나 패키지기판의 장착시에 핀에 가해지는 응력을 충분히 흡수하여 기판으로부터 박리되는 것을 방지할 수 있다. 또 이런 도전성접속핀을 사용한 패키지기판은 도전성접착핀에 응력이 집중되기 힘들어, 도전성접속핀과 패드 및 패드와 기판의 접착강도를 높고, 접속신뢰성이 뛰어나다.
도 42 에 제 3 실시예의 패키지기판을 평가한 결과를 나타내었다. 평가 항목으로써 접합후의 도전성접속핀의 최소접착강도, 가열시험(가상의 IC 실측 상태의 재현, 핀을 배치한 기판을 섭씨 250 도의 질소리프로 화로를 통과시킴으로서 평가) 및 히트 사이클 조건하(섭씨 130도/3분 + - 섭씨 65도/3분 을 1 사이클로 하여, 1,000 사이클 실시) 후의 각각 핀의 상태, 최소접착강도, 도통시험을 실시하였다.
〈제 4 실시예〉
제 3 실시예의 패키지기판을 제조 방법과 함께 설명한다. 여기서 위에서 기술한 (1) ~ (12) 의 공정은, 도 1 ~ 도 4 를 참조하여 위에서 기술한, 제 1 실시예와 같기 때문에 도면과 설명을 생략한다.
(13) 도 4(d)에 도시한 기판의 도금레지스트(3)을 제거하고, 도금레지스트 아래의 무전해도금막(12)를 제거하고, 도체층(5), 비아홀(7) 및 플레인층(21)을 설치하여, 한쪽 면이 3 개층인 6 개층의 빌드업기판을 만든다.(도 43 참조)
(14) 이렇게해서 만들어진 빌드업기판의 도체층(5) 및 비아홀(7), 플레인층(21)에 조화층(11)을 형성하고, 패드(16) 및 플레인층(21)을 부분적으로 노출시킨 개구부(18)를 가지는 유기수지절연층(15)으로 피복한다.(도 44 참조) 유기수지절연층의 두께는 5 ~ 40 ㎛ 가 좋다. 너무 얇으면 절연성능이 저하하고, 너무 두꺼우면 개구하기 어려우면서, 땜납과 접촉하여 크랙 등의 원인이 되기 때문이다.
(15) 앞에서 기술한 개구부(18) 내에 금도금막, 니켈도금막-금도금막 등의 내식금속으로된 금속막(19)를 형성한 후에, 패키지기판의 하면 측(도터보드, 마더보드등의 접속면)으로 되는 개구부(18) 내에 도전성접착제(17)로서 납땜페이스트를 인쇄한다. 납땜페이스트의 점도로서는 50 ~ 400 Pa·s 의 범위에서 실시하는 것이 좋다. 또 도전성접속핀(120)을 적당한 핀지지장치에 붙여서 지지하고, 도전성접 속핀(100)의 고정부(101)를 개구부(16) 내에 도전성접착제(17)로 접속시켜,섭씨 240 ~ 270 도로 리프로를 실시하여, 도전성접속핀(100)을 도전성접착제(17)에 고정한다.(도 45 참조) 또는 도전성접착제를 볼 형상 등으로 형성한 것을 개구부 내에 넣거나, 혹은 도전성접속핀의 판상의 고정부 측에 접합시켜서 도전성접속핀을 붙인후, 리프로 시켜도 된다.
또, 패키지기판(431)에 있어서, 상면 측의 개구(18)에는 IC칩 등의 부품으로 접속가능한 납땜범프(60)를 설치하였다.
본 발명에서 사용된 도전성접속핀(100)은 판상의 고정부(101)와 이 판상의 고정부(101)의 개략 중앙에 설치된 기둥형의 접속부(102)로 된 이른바 T 자형핀이 가장 적절하게 사용된다. 판상의 고정부(101)는 패드(16)로 되는 패키지기판의 가장 바깥층의 도체층(5)에 도전성접착제(17)를 개재하여 고정된 부분이고, 패드의 크기에 맞춘 원형이나 다각형 등으로 적절하게 형성된다. 또 접속부(102)의 형상은 다른 기판의 단자 등 접속부에 삽입 가능한 기둥형이기만 하면 별문제없이, 원주, 각주, 원추, 각추 등 무엇이라도 괜찮다.
본 발명의 패키지기판에 사용되는 도전성접착제(17)로서는 제 1 실시예와 마찬가지로 땜납(주석-납,주석-안티몬,은-주석-동 등), 도전성수지, 도전성페이스트 등을 사용할 수 있다. 도전성접착제의 융점이 섭씨 180 ~ 280 도의 범위의 것을 사용하는 것이 좋다.
도전성접착제(17)을 땜납으로 형성하는 경우,제 1 실시예와 마찬가지로 Sn/Pb = 95/5, 60/40 등의 조성을 가지는 땜납을 사용하는 것이 가장 적합하다. 사 용되는 땜납의 융점도, 섭씨 180 ~ 280 도의 범위인 것이 적절하다. 특히 바람직한 것은 섭씨 200 ~ 260 도의 범위이다.
도 50 은 플레인층(21)을 나타내는 평면도이다. 플레인층(21)에는 원형의 도체비형성부분(21a)을 배치함으로써, 메쉬형태로 형성되어있다. 도전성접속핀이 접속되는 접속부분(21b)은 도체비형성부분(21a)을 피해서 설치한다. 또 메쉬는 원형이 아닌 각형이라도 좋고, 또 플레인층에 메쉬를 설치하지 않는 것도 가능하다.
도 45 에 도시한 바와 같이, 본발명의 제 4 실시예의 패키지기판(431)에 있어서는 기판의 표면에 전원층을 형성하는 플레인층(21)을 설치하여, 해당 플레인층(21)에 도전성접속핀(100)을 직접 접속함으로써, 외부 기판(예를 들어 도터보드)로부터 플레인층(21)까지의 전기 저항을 낮춘다. 이로 인하여 도터보드 쪽에서부터의 전력 공급을 용이하게 하고 IC칩으로 대전류를 공급할수 있게 되어, 전원층을 구성하는 플레인층(21)이 충분한 기능을 수행하게 된다ㅏ.
〔제 1 변형례〕
도 46 은 본 발명의 제 1 변형례에 관계되는 패키지기판(432)의 단면을 나타내며, 도 47 은 도 46 에 있어서, 원으로 둘러싸인 도전성접속핀(110)을 설치한 패드 부분을 확대해서 나타내고 있다.
제 1 변형례의 패키지기판(432)의 패드(16)는 도 47 에 도시한 바와 같이, 해당 패드(16)를 부분적으로 노출시킨 개구부(18)가 형성된 유기수지절연층(스루홀층)(15)로 피복되어 있고, 개구부(18)로부터 노출된 패드(16)에 도전성접착제(Sn/Sb = 95:5 )(17)를 개재하여 도전성접속핀(110)의 고정부(101)가 고정되어있다. 도면에서 알 수 있는 바와 같이, 이 유기수지절연층(15)은 패드(16)의 주위를 누르듯이 피복하고 있기 때문에 히트사이클 시에나, 패키지기판을 마더보드에 장착할 때, 도전성접속핀(110)에 응력이 가해져도, 패드(16)의 파괴 및 층간수지절연층(15)과의 박리를 방지할 수 있다. 또 금속과 수지라는 전혀 다른 소재끼리의 접착에 있어서도 박리되기 어렵게 된다.
도 46 에 도시한 바와 같이, 본 발명의 제 1 변형례의 패키지기판에 있어서는 기판의 표면에 어스층을 형성하는 플레인층(21)을 배치하고, 각 플레인층(21)에 도전성접속핀(110)을 직접 접속함으로써, 외부 기판(예를 들어 도터보드)으로부터 플레인층(21)까지의 전기저항을 낮춘다. 이로 인해 어스층을 구성하는 플레인층에 있어서도, 저저항의 도전성접속핀을 개재하여 도터 보드 측의 어스 라인과 접속시켜, 노이즈 방지의 역할을 충분히 수행한다.
이 제 1 변형례의 패키지기판(432)에 있어서는 도전성접속핀(110)의 재질은 동 또는 동합금, 주석, 아연, 알루미늄, 귀금속에서 선택하여, 적어도 한 종류 이상의 가요성이 높은 금속으로 구성한 것이다. 특히 동합금인 인청동이 좋다. 또 도전성접속핀은 부식방지 혹은 강도향상을 위해 표면을 다른 귀금속층으로 피복하여도 좋다.
도 47 에서 알 수 있듯이, 이 도전성접속핀(110)은 가요성이 뛰어난 재질로 만들기 때문에, 패키지기판을 다른 기판에 취부할 때 등에서 도전성접속핀(110)에 응력이 가해지면, 도면 중 점선으로 도시한 바와 같이 접속부(102)가 휘어져 흡수할 수 있다.
〔제 2 변형례〕
도 48 은 본 발명의 제 2 변형례에 관계되는 패키지기판(433)의 단면을 나타내며, 도 49 는 도 48 에 있어서, 원으로 둘러싸인 도전성접속핀(120)을 설치한 패드 부분을 확대해서 나타내고 있다.
도 49 에서 알 수있는 바와 같이, 제 2 변형례의 패키지기판(433)의 도전성접속핀(120)은 접속부(102)에 함입부(103)가 설치되어 있기 때문에 가요성이 뛰어나, 휘어지기 쉽게 되어 있고, 패키지기판을 마더보드에 장착할 때 등에서, 도전성접속핀(120)에 응력이 가해져도, 접속부(102)가 함입부을 개재하여 휘어짐으로써 흡수할 수 있다.
〔제 3 변형례〕
기본적으로는 제 1 변형례와 같은데, 땜납을 볼 형상으로 만든 것을 도전성접착핀에 취부하고, 그 후 도전성접속핀을 배설하였다.
제 4 실시예에서는 상기 플레인층에 도전성접속핀을 직접 접속함으로써, 외부기판으로부터 플레인층까지의 전기저항을 저하시킨다. 이로 인해 플레인층의 기능을 충분히 수행할 수 있다.
도 51 에 각 실시예의 패키지기판을 평가한 결과를 나타내었다. 평가 항목으로써 접합 후의 도전성접속핀의 최소접착강도, 가열시험(가상의 IC 실측 상태의 재현, 핀을 배치한 기판을 섭씨 250 도의 질소리프로 화로를 통과시킴으로서 평가) 및 히트사이클 조건하(섭씨 130도/3분 + - 섭씨 65도/3분 을 1 사이클로 하여, 1,000 사이클 실시) 후의 각각 핀의 상태, 최소접착강도, 도통시험을 실시하였다.
〈제 5 실시예〉
제 5 실시예의 패키지기판을 제조 방법과 함께 설명한다.
우선, 기판의 표면에 도체회로를 형성한 배선기판을 제작한다. 기판으로서는 유리에폭시기판, 폴리이미드기판, 비스머레이미드-트리아진수지기판 등의 수지절연기판, 동장적층판, 세라믹기판, 금속기판 등을 사용할 수 있다. 상기 기판에 층간수지절연층을 형성하고, 이 층간수지절연층 표면을 조화하여 조화면으로 만들고, 이 조화면 전체에 얇게 무전해도금을 실시하여 도금레지스트를 형성하고, 도금레지스트 비형성부분에 두껍게 전해도금을 실시한후, 도금레지스트를 제거하고, 에칭 처리하여, 전해도금막과 무전해도금막으로 된 도체회로를 형성한다. 도체회로는 어느 것이라도 동 패턴이 좋다.
도체회로를 형성한 기판에는 도체회로 혹은 스루홀에 의해 오목부이 형성된다. 그 오목부을 메꾸기 위해 수지충진제를 인쇄 등의 방법으로 도포하여, 건조시킨후, 불필요한 수지충진제를 연마에 의하여 연삭하여, 도체회로를 노출시킨후, 수지충진제를 본 경화 시킨다.
이어서, 도체회로에 조화층을 설치한다. 형성되는 조화층은 에칭처리, 연마 처리, 산화처리, 산화환원에 의해 형성된 동의 조화면, 또는 도금피막에 형성된 조화면이 바람직하다. 조화층의 요철의 최대 크기 Ry 는, 1 ~ 10 ㎛ 로 형성하는 것이 좋다.
다음으로 도체회로의 조화면 상에 층간절연수지층을 설치한다. 이 층간절연수지층은 무전해 도금용접착재를 이용하여 형성할수 있다. 이 무전해 도금용접착재 는 열경화수지를 기제로 하여, 특히 경화처리된 내열성수지입자, 산이나 산화제에 용해하는 내열성수지입자, 무기입자나 섬유질필러 등을 필요에 따라서 함유할 수 있다. 이 수지절연층이 하층도체회로와 상층도체회로와의 사이에 설치되어 층간수지절연층이 된다.
이 수지절연층은 복수층으로 하여도 된다. 예를 들면, 하층을 무기입자나 섬유질필러와 수지기제로 된 보강층으로 하고, 상층을 무전해 도금용접착층으로 할 수 있다. 또 평균 입자 직경 0.1 ~ 2.0 ㎛ 의 산이나 산화제에 용해되는 내열성 수지입자를 산이나 산화제에 난용성인 내열성수지 안에 분산시켜 하층으로 하고, 무전해 도금용접착재층을 상층으로 해도 좋다.
조화하여 촉매핵을 부여한 층간수지절연층 상의 전면에 얇게 바른 무전해도금막을 형성한다. 이 무전해도금막은 무전해동도금이 좋고, 그 두께는 0.5 ~ 5 ㎛, 보다 이상적으로는 1 ~ 3 ㎛ 으로 한다.
다음으로 이와 같이 형성한 무전해도금막 위에 감광성 수지필름(드라이필름)을 라미네이트 하고, 이 감광성수지필름 상에 도금레지스트 패턴이 그려진 포토마스크(유리기판이 좋다)를 밀착시켜 재치하고, 노광, 현상처리함으로써, 도금레지스트 패턴을 배치한 비도체부분을 형성한다.
다음으로 무전해 동도금막상의 비도체부분 이외에 전해도금막을 형성하고, 도체회로와 비아홀로 되는 도체부를 설치한다. 전해도금으로서는 전해동도금을 사용하는 것이 바람직하고, 그 두께는 5 ~ 20 ㎛ 이 좋다.
또, 유산과 과산화수소의 혼합액이나 과유산나트륨, 과유산암모늄, 염화 제2철, 염화제2동 등의 에칭액으로 무전해도금막을 제거하여, 무전해도금막과 전해도금막의 2 개층으로된 독립된 도체회로와 비아홀을 얻는다.
또 비도체부분에 노출된 조화면 상의 파라디움 촉매핵은 크롬산, 유산과수 등으로 용해,제거한다.
이어서 표층의 도체회로에 조화층을 형성한다. 형성되는 조화층은 에칭처리, 연마처리, 산화처리, 산화환원처리로 형성되는 동의 조화층, 또는 도금피막으로 형성된 조화층인 것이 바람직하다.
이어서 앞에서 서술한 도체회로 상에 제 5 실시예의 유기수지절연층인 솔더레지스트층을 형성한다. 본 발명에서의 솔더레지스트층의 두께는 5 ~ 150 ㎛ 이 바람직하다.
너무 얇으면 솔더 댐으로 기능하지 못하고, 너무 두꺼우면 개구하기 어려워지고 또한, 땜납과 접촉하여 땜납에 크랙을 발생시키는 원인이 되기 때문이다.
그 후에 솔더레지스트의 개구부를 개방한다.그 개구부 내에 금, 은, 동, 니켈, 주석, 알루미늄, 납, 인, 크롬, 텅스텐, 몰리브덴, 티탄, 백금, 땜납 가운데서 한 종류 이상의 합금으로 금속층을 형성시켜도 좋다. 금속층의 형성은 도금, 증착, 스패터 등의 금속층을 형성시키는 모든 방법을 다 사용할 수 있다.
이하의 설명에서는 금속층이 2 개층으로 형성되어있지만, 단층이나 3 개층이상도 좋으며, 혹은 금속층을 형성하지 않아도 된다. 개구부에 금속층을 형성하는 경우로서는 한 예를 들어보면, 니켈, 금 등으로 금속층을 형성한다. 그 형성시키는 이유는 노출된 도체회로의 부식을 방지하기 위해서이다.
개구부에 무전해 도금으로서 니켈도금층을 형성시킨다. 니켈도금액의 조성의 예로서는, 유산니켈 4.5 g/l, 차아인산나트륨 25 g/1, 구연산나트륨 40 g/1, 호우 12 g/1, 치오요소 0.1 g/1 (PH=11)이 있다. 탈지액으로 솔더레지스트층 개구부 표면을 세정하고, 파라디움 등의 촉매를 개구부에 노출한 도체부분에 부여하여, 활성화시킨 다음, 도금액에 침적시켜, 니켈 도금층을 형성시켰다.
니켈도금층의 두께는 0.5 ~ 20 ㎛ 이고, 특히 3 ~ 10 ㎛ 의 두께가 바람직하다. 그 이하에서는 납땜범프와 니켈도금층의 접속이 이루어지기 어렵고, 그 이상에서는 개구부에 형성하는 납땜범프가 형성이 어렵거나 박리가 유발된다.
니켈도금층 형성후, 금도금으로 금도금층을 형성시킨다. 두께는 0.01 ~ 0.1 ㎛이고 이상적으로는 0.03 ㎛ 전후이다.
솔더레지스트 형성후, 도체회로를 노출시키기 위한 개구부 또는 개구부의 주위에 돌기형상핀의 접착을 향상시키기 위해서 오목부을 형성한다. 그 개구부 및 오목부은 노광, 현상처리에 의해 형성된다. 혹은 탄산, 엑시머, YAG 등의 레이저를 이용해서 형성한다. 펀칭으로 개구시키는 등의 방법이 있다. 앞에서 기술한 방법을 복수로 이용해도 문제는 없다.
앞에서 기술한 개구부의 직경은 100 ~ 900 ㎛ 의 범위로 오목부의 직경은 5 ~ 70 ㎛ 의 범위이다. 또 개구부의 형상 및 오목부의 형상은 원형으로 형성하는 것이 가장 적합하지만 사각형 별모양 등으로 형성해도 된다.
개구부 내 및 오목부 내에 도전성의 접착재층을 설치한다. 접착재로서는 땜납, 브레이징재, 도전성의 입자상 물질과 열경화성수지 및 도전성의 입자상물질과 열가소성수지가 좋다. 특히 땜납으로 접착재층을 형성하는 것이 좋다. 그 이유로서는 접착강도가 강하고 , 형성 방법의 선택의 폭이 넓기 때문이다.
땜납으로 접착재층을 형성할 때는 Pb 의 배합 비율 35 ~ 97 % 의 것을 사용하는 것이 좋다. Sn/Sb, Sn/Ag, Sn/Ag/Cu 등의 납을 사용하지 않는 것도 적합하다.
브레이징재로 접착재층을 형성할 때는 금, 은, 동, 인, 니켈, 파라디움, 아연, 인지움, 모리브덴, 망간 중에서 한 종류 이상의 금속으로 형성하는 것이 좋다. 그 중에서도 금합금으로 형성된 금납, 은합금으로 형성되는 은납으로 불리는 것을 사용하는 것이 좋다. 그 이유는 도전성이 좋고 잘 부식되지 않기 때문이다.
도전성의 입자상물질과 열경화성수지 및 열가소성수지로 접착재층을 형성할 때는, 입자상물질은 금속, 무기, 수지로 형성하는 것이 좋다. 그 이유는 수지와의 선팽창 계수나 융점 등이 조절하기 쉽고 수지와 혼합할 때도 분산 응집이 잘 일어나지 않기 때문이다. 그러나 앞에서 기술한 물질 이외의 물질로 형성해도 된다. 금속, 도전성수지 등의 도전성으로 입자상물질을 형성한 것은 그대로, 혹은 금속층 등을 코팅한 후 무기, 수지 등의 도전성이 아닌 물질로 형성한 것은 금속층, 도전성수지 등을 코팅한 후에 도전성의 입자상물질로서 사용한다. 앞에서 기술한 도전성수지는 열경화성수지 또는 열가소성수지 중에서 균일하게 되도록 교반, 혼합시켜서 분포시킨 후 접착재층으로 사용한다. 수지로서는 열경화성수지를 사용하는 것이 좋다. 상온에서의 작업성이 좋고 개구부 내의 충진이 확실히 되기 때문이다.
도전성의 접착재층은 인쇄, 도금, 포팅, 레지스트에칭 방법으로 형성시킨다. 앞에서 기술한 방법은 솔더레지스트의 개구부 내에 충진시키는 방법이지만,그 외에도 돌기상 핀의 접착면에 도포, 코팅한 후 개구부 내로 삽입시키는 방법이어도 된다.
접착재층을 설치한 후에 개구부 상에 돌기상핀을 배치한다. 앞에서 기술한 돌기상핀의 돌기물의 수는 1 개 혹은 1 개 이상으로 구성해도 된다. 그 재질은 금, 은, 철, 니켈, 코발트,주석, 납 등의 금속으로 전부 형성한 것도, 세라믹 등의 비도전성 물질로 형성하고 도전성의 금속으로 피복하여 전기적 접속을 취하도록 형성해도 좋다.
또 돌기상핀의 접착면 측의 형상은 편평하든지 개구부 주위에 오목부을 설치한 경우 등은 볼록부를 설치하여 삽입할 수 있도록 해도 된다. 본 실시태양의 패키지기판에서는 외부기판으로의 실장 시에 기판상에 배치된 돌기상핀이 외부기판의 접속부에 끼워져 접속되기 때문에 열압착 시의 응력의 집중이 완화되고 돌기상 핀 및 해당 돌기상 핀의 지지부의 균열, 파괴가 방지된다.
또 신뢰성 시험인 히트사이클 조건하에서도 BGA 를 배치하고 기판과 비교하여 접속부의 균열, 파괴가 잘 일어나지 않는다.
이하 제 5 실시예의 실시예에 관련된 패키지기판 및 그 구조 방법에 대해서 도면을 참조하여 구체적으로 설명한다.
우선, 제 5 실시예에 관계된 패키지기판(510)의 구성에 대해서 도 59 및 도 60 을 참조하여 설명한다. 도 59 는 반도체 부품인 IC칩(590) 탑재 전의 패키지기판(510)의 단면을 나타내고 도 60 은 IC칩(590)을 탑재하여 마더보드(외부기판)로 부착한 상태의 패키지기판(510)의 단면을 나타내고 있다. 도 60 에 도시한 바와 같이, 패키지기판(510)의 상면 측에는 IC칩(590)이 탑재되고 하면 측에는 도터보드(594)가 접속되어 있다.
도 59 를 참조하여 패키지기판의 구성에 대해서 상세히 설명한다. 이 패키지기판(510)에는 다층 코어기판(530)의 표면 및 안쪽 면에 빌드업배선층(580A,580B)가 형성되어 있다. 해당 빌드업층(580A)은 비아홀(560) 및 도체배선(558)에 형성된 층간수지절연층(550)과 비아홀(660) 및 도체배선(658)이 형성된 층간수지절연층(650)으로 이루어 진다. 또 빌드업배선층(580B)은 비아홀(560) 및 도체배선(558)이 형성된 층간수지절연층(555)과 비아홀(660) 및 도체배선(658)이 형성된 층간수지절연층(650)으로 이루어 진다.
상면 측에는 IC칩(590)의 접속부(592)(도 60 참조)로 접속하기 위한 돌기상핀(576A)이 배설되어 있다. 한편, 하면 측에는 도터보드(서브보드)(594)의 접속부(596)(도 60 참조)에 접속하기 위한 돌기상핀(576A)이 배설되어있다. 이 돌기상핀(576A)은 땜납(575)을 개재하여 비아홀(660) 및 도체배선(658)으로 접속되어 있다. 또 이 실시예에서는 도터보드 측에도 돌기상핀(576A)이 배설되어 있기 때문에, 이 도터보드 측에는 종래 기술과 같이 랜드를 배설하는 것도 가능하다.
돌기상핀(576A)은 IC칩(590)의 접속부(592), 도터보드(94)의 접속부(596)로 삽입하기 위한 원추형의 돌기를 구비하고 코발로 형성되어 있다.
이 패키지기판(510)에 IC칩(590)을 실장하는 것에 관해서 도 61 을 참조하여 설명한다. 도 61(A) 는 실장 전의 IC칩을 도시하고, 도 61(B)는 도 60 중에서 H 로 서 지시하는 돌기상핀(576A)을 확대하여 도시한다.
도 61A 에 도시한 바와 같이, IC칩(590)의 접속부(592)와 패키지기판(510)의 돌기상핀(576A)이 대응하도록 위치를 결정하여, 가열 상태에서 압력을 가하여, 이 돌기상핀(576A)을 접속부(592)로 삽입시킨다.(도 61(B) 참조)
또,별례에 대하여 도 70 을 참조하여 설명한다. 이 별례에서는 도터보드(594)에 접속부(596)로서 통공이 형성되어 있다. 여기서 기판(510)과 도터보드에 대해서 위치 결정 후,(도 70(A) ) 무가열 상태에서 기판(10)을 가압하여 이통공(접속부)(596)으로 돌기상핀(576A)을 삽입한다.(도 70(B) )
이 별례에서는 무가열로 가압하는 때에, 패키지기판의 돌기상핀(576A)이 도터보드(594) 측의 전극(접속부(596))으로 삽입되고, 이 압착 시의 응력이 완화되기 때문에 실장 시의 돌기상핀 및 해당 돌기상핀의 지지부(땜납)(575)의 균열, 파괴를 방지할 수 있다. 또 돌기상핀(576A)과 접착층(땜납)(575)의 접합면적이 커져서 종래 기술의 납땜범프로 형성된 것과 비교하면, 접착강도가 향상된다.
도 71 을 참조한 돌기상핀의 실장예에 대해 설명한다. 돌기상핀(576A)은 도 71(A) 에 도시한 바와 같이, 기본적으로는 돌기(576a)가 1 개이지만 도 71(C)에 도시하는 돌기상핀(576C)과 같이 2 개 이상으로 해도 특별히 문제는 없다. 2 개 이상으로 할 경우에는 병립하게 배치하여도, 1개의 주위를 둘러싸듯이 배치하여도 된다. 돌기(576a)의 형상으로서는 도 71(A)에 도시한 바와 같이, 원추나 도 71(B)에 도시하는 돌기상핀(576B)와 같이 원주를 채용할 수 있다.
돌기상핀(576A)의 하면(접착면)은 평활한 것이 좋다. 그러나 개구부의 주위 에 오목부을 설치하는 경우에는 그림 71(D) 에 도시한 돌기상핀(576D)과 같이 접착면(저면)에 핀형상의 볼록부(576b)를 설치함으로써, 돌기상핀의 접착강도를 향상시켜도 좋다.
돌기상핀(576A)은 철합금인 코발, 42아로이 , 동합금인 인청동으로 형성한다. 여기서 돌기상핀(576A)은 도 71(A),(C),(D)에서와 같이, 한종류의 금속 또는 합금으로 형성하는 이외에, 도 71(B) 및 도 71(E)의,돌기상핀(576B,576E)과 같이 핀의 강도를 높이기 위해 세라믹(77)으로 형태를 만들고, 그 위에 금속층으로 코팅을 해서 형성하는 것도 좋다.
이어서 제 5 실장예에 관련된 패키지기판을 제조하는 방법에 대해 일례를 들어서 구체적으로 설명한다.
패키지기판의 제조
(1) 두께 1 mm 의 유리 에폭시수지 또는 BT(비스머레이미드트리아딘) 수지로된 기판(530)의 양면에 18 ㎛ 의 동박(532)이 라미네트 되어있는 동장적층판(530A)을 출발재료로 한다.(도 52 의 공정(A)) 우선, 이 동장적층판(530A)을 드릴로 구멍을 천공하여 무전해도금 처리를 실시하고, 패턴형으로 에칭을 함으로써 기판(530)의 양면에 내층동패턴(534)과 스루홀(536)을 형성하였다. (도 52 의 공정(B))
(2) 내층동패턴(34) 및 스루홀(536)을 형성한 기판(530)을 물로 씻어, 건조시킨후, 산화욕(흑화욕)으로서, NaOH(10g/1), NaClO2(40/1), 환원욕으로서 ,Na3 04(6g/1), NaOH(10g/1), NaBH4(6g/1)를 사용한 산화-환원처리로 내층동패턴(534) 및 스루홀(536)의 표면에 조화층(538)을 설치하였다.(도 52의 공정(C))
(3) 수지충전재 조제용의 원료조성물을 혼합,혼련하여, 수지충전재를 만든다.
(4) 앞의 (3)에서 만들어진 수지충전재를 조제 후, 24 시간이내에 기판(530)의 양면에 롤코터를 사용하여 도포함으로써, 내층동패턴(34)-내층동패턴(534)간, 혹은 스루홀(536) 내에 채워서, 섭씨 70 도, 20 분간 건조시키고, 다른 쪽의 면에 있어서도 마친가지로 수지충전재(540)를 내층동패턴(534) 사이 혹은 스루홀(536) 안에 채워, 섭씨 70 도, 20 분간 가열건조 시켰다.(도 52의 공정(D))
(5) 앞의 (4)의 처리를 끝낸 기판(530)의 기판의 한쪽면을 ＃600 의 벨트 연마지(삼공리화학제)를 사용한 벨트샌더로 연마하고, 이어서 버프 연마를 시행한다.
이어서 섭씨 120 도에서 1 시간, 섭씨 150 도에서 1 시간의 가열처리를 행하여 수지충전재(540)을 경화시켰다.
(6) 도체회로를 형성한 패키지기판에 알칼리 탈지하여, 소프트에칭을 하고, 이어서 염화 파라디움과 유기산으로 된 촉매용액으로 처리하여, Pd 촉매를 부여하여, 이 촉매를 활성화한 후, 유산동 3.2×10-2mol/1, 유산니켈 3.9×10-3mol/1, 착화제 5.4×10-2mol/1, 차아인산나트륨 3.3×10-1mol, 호우산 5.0×10-1mol/1, 계면활성제(닛신화학공업제, 사필465) 0.1g/1, PH = 9 로 된 무전해 도금액에 침적 시켜, 침적 1 분 후에 4 초당 1 회의 비율로 종운동 및 횡운동을 시켜서 도체회로(534) 및 스루홀(536)의 랜드(536a)의 표면에 Cu-Ni-P 로 된 침상합금의 피복층과 조화층(542)을 설치하였다.(도 53의 공정(F)) 조화층(542)의 요철의 최대 높이는 3㎛ 이었다.
조화층 형성후, 호우불화주석 0.1mol/1, 치오요소 1.0mol/1, 온도 섭씨 35도, PH = 1.2 의 조건에서 Cu-Sn 치환반응 시켜서, 조화층 표면에 두께 0.3 ㎛ 의 Sn층(도시하지 않음)을 설치하였다.
(7) 층간수지절연제 조제용의 원료 조성물을 교반, 혼합하여 점도 1.5 Paㆍs로 조정하여 층간 수지절연제(하층용)을 만들었다. 이어서 무전해 도금용접착재 조제용의 원료 조성물을 교반, 혼합하여 점도 7 Paㆍs로 조정하여 무전해 도금용접착재 용액(상층용)을 얻었다.
(8) 앞의 (6)의 기판(530)의 양면에, (7)에서 만든 점도 1.5 Paㆍs의 층간수지절연제(하층용)(44)를 조제 후 24 시간 이내에 롤코터로 도포하고, 수평상태에서 20 분간 방치하여 둔 뒤에 섭씨 60 도에서 30 분간 건조(프리베이크)하고, 이어서 앞의 (7)에서 만든 점도 7 Paㆍs의 감광성의 접착재용액(상층용)(46)을 조제 후 24 시간 이내에 도포하여, 수평상태에서 20 분간 방치하여 둔 뒤에, 섭씨 60 도에서 30 분간 건조(프리베이크)를 실시하여, 두께 35 ㎛ 의 접착재층(550α)을 형성하였다.(도 53의 공정(G))
(9) 앞의 (8)에서 접착재층(550α)을 형성한 기판(530)의 양면에 85 ㎛ φ 의 흑원(551a)이 인쇄된 포토 마스크필름(551)을 밀착 시켜, 초고압 수은등으로 500 mJ/㎠ 로 감광시킨다.(도 53의 공정(H)) 이것을 DMTG 용액으로 스프레이하여, 현상하고, 또 해당 기판을 초고압 수은등으로 3000 mJ/㎠ 로 감광 시켜, 섭씨 100 도에서 1 시간, 섭씨 120 도에서 1 시간, 그 후 섭씨 150 도에서 3 시간의 가열처리(포스트베이크)를 함으로써, 포토 마스크필름에 상당하는 치수정밀도가 뛰어난 85 ㎛φ 의 개구(비아홀형성용 개구)(48)를 가지는 두께 35 ㎛ 의 층간수지절연층(2층구조)(550)을 형성하였다.(도 54의 공정(I)) 또, 비아홀로 되는 개구(548)에는 주석도금층(도시하지 않음)을 부분적으로 노출 시킨다. 또 수지필름에 포토 혹은 레이저로써 비아홀을 설치하여 층간수지절연층으로 하여도 된다.
(10) 개구(48)가 형성된 기판(530)을 크롬산에 19 분간 침적시켜, 층간수지절연층(550)의 표면에 존재하는 에폭시수지입자를 용해 제거함으로써, 해당 층간수지절연층(550)의 표면을 조화하고,(도 54의 공정(J)), 그 후 중화용액(시프레이사 제품)에 침적시킨 후 물로 씻었다.
또, 조면화처리(조화 깊이 6 ㎛ )한 기판의 표면에 파라디움촉매(어토텍 제품)을 부여함으로써, 층간수지절연층(550)의 표면 및 비아홀용 개구(548)의 내벽면에 촉매핵(도시하지 않음)을 붙였다.
(11) 이하에 도시한 조성의 무전해 도금수용액 중에 기판을 침적시켜, 조화면 전체에 두께 0.6 ~ 1.2 ㎛ 의 무전해동도금막(552)를 형성하였다.(도 54 의 공정(K))
[무전해 도금 수용액]
EDTA 0.08 mol/1
유산동 0.03 mol/1
HCHO 0.05 mol/1
NaOH 0.05 mol/1
α,α'-비피리딜 80 mg/1
PEG 0.10 g/1
[무전해 도금 조건]
섭씨 65 도의 액온도에서 20분
(12) 앞의 (11)에서 형성된 무전해동도금막(552) 위에, 시판되고 있는 감광성 드라이필름을 붙여서, 마스크를 재치하고, 100 mJ/㎠ 로 감광, 0.8 % 탄산나트륨으로 현상처리하여, 두께 15 ㎛ 의 도금레지스트(554)를 설치하였다.(도 54 의 공정(L)
(13) 이어서 레지스트 비형성부분에 이하의 조건으로 전해동도금을 실시하여, 두께 15 ㎛ 의 전해동도금막(556)을 형성하였다.(도 55의 공정(M))
[전해 도금수용액]
유산 2.24 mol/l
유산동 0.26 mol/l
첨가제(어토텍저팬사 제품, 커파랜드 HL)
19.5ml/1
[전해 도금 조건]
전류 밀도 1 A/d㎡
시간 65 분
온도 섭씨 22±2 도
(14) 도금레지스트(554)를 5 % KOH로 박리, 제거한후 그 도금레지스트 하의 무전해도금막을 유산과 과산화수소의 혼합액으로 에칭처리하여 용해 제거 하고, 무전해도금막과 전해동도금막으로 된 두께 18㎛의 도체배선(558) 및 비아홀(560)을 형성하였다.(도 55의 공정(N))
(15)(6)과 같은 처리를 하고, Cu-Ni-P 로 된 조화층(562)를 형성하고, 또 그 표면에 Sn 치환을 실시하였다.(도 55의 공정(O)) 또는 도금합금이 아닌 에칭(제2동착제와 유기산염)으로 조화면을 형성하여도 좋다.
(16) 앞의 (7)~(15)의 공정을 되풀이함으로써, 상층의 도체배선(658) 및 비아홀(660)(도체회로)을 형성하여, 다층 프린트 배선기판을 만든다.(도 55 의 공정(P)) 단, Sn 치환은 시행하지 않았다.
(17) 한편, DMDG 에 용해된 60 중량 % 의 크레졸노볼락형 에폭시수지(니혼 화학제)의 에폭시기 50 % 를 아크릴화한 감광성부여의 오리고머(분자량 4000)을 46.67 g, 메틸에틸케톤에 용해시킨 80 중량 % 의 비스페놀A형에폭시수지(유화셀 제품, 에피코트1001) 15.0g, 이미다졸경화제(시코쿠화성 제품, 2E4MZ-CN)1.6g, 감광성모노머인 다가아크릴모노머(니혼화학 제품, R604) 3g, 같은 다가아크릴모노마(쿄에이사 화학제품, DPE6A) 1.5g, 분산계소포제(산놉코사 제품, S-65) 0.71g을 혼합하고, 또 이 혼합물에 광개시제로서 벤조페논(칸토오화학 제품)을 2g, 광증감제로서의 미히라케톤(칸토오화학 제품)을 0.2 g 가하여, 점도를 섭씨 25 도에서, 2.0 Paㆍs 로 조정한 솔더레지스트 조성물을 만든다.
(18) 앞의 (16)에서 만든 다층배선기판의 양면에 상기의 솔더레지스트 조성물을 20 ㎛ 의 두께로 도포하였다. 이어서 섭씨 70 도에서 20 분간, 섭씨 70 도에서 30 분간의 건조처리를 한후, 원형패턴(마스크 패턴)이 그려진 두께 5 mm 의 포토마스크필름을 밀착시켜 패턴을 재치하고, 1000 mJ/㎠ 의 자외선에 노출시켜, DMTG 현상처리를 하였다. 그리고 또 섭씨 80 도에서 1 시간, 섭씨 100 도에서 1 시간, 섭씨 120 도에서 1 시간, 섭씨 150 도에서 3 시간의 조건으로 가열처리하고, 납땜패드 부분(비아홀과 그 랜드 부분을 포함)을 개구(571)로 한(개구 직경 200 ㎛ ) 솔더레지스트층(두께 20 ㎛ )(570)을 형성하였다.(도 56의 공정(Q))
(19) 다음으로 솔더레지스트막(570)의 개구부(571)에 접착재층으로서, Sn/Pb = 4:6 의 땜납(575)을 마스크인쇄로 18 ㎛ 의 두께로 형성하였다.(도 56의 공정(R))
한편, 42아로이로 형성한 돌기상핀(576A)을 도시하지 아니한 세움용 지그로 지지시킨다. 플럭스를 개구부(571) 내에 도포한 후에, 그 돌기상핀(576A)을 지지하는 지그를 패키지기판 측에 접속한 상태에서, 리프로하여 그 돌기상핀(576A)을 땜납(575)으로 접속시킴으로써, 돌기형상의 금속핀을 가지는 패키지기판(510)이 만들어진다.(도 57)
(제 1 변형례)
기본적으로는 제 5 실시예와 같지만 개구부 내에 금속층을 실시한다.
(1)~(18) 까지는 제 5 실시예와 완전히 같고, 개구(571)를 가지는 솔더레지스트(571)를 형성하였다.(도 58의 공정(Q))
(19) 다음으로 솔더레지스트층에 개구부를 설치한 기판을 염화니켈 30g/1, 차아인산나트륨 10 g/1, 구연산나트륨 10 g/1로 된 pH = 5 의 무전해 니켈도금액에 20 분간 침적시켜, 개구부에 두께 5 ㎛ 의 니켈도금층(572)을 형성하였다 또 그 기판(530)을 시안화금칼륨 2g/1, 염화암모늄 75g/1, 구연산나트륨 50g/1, 차아인산나트륨 10g/1 로 된 무전해도금액에 섭씨 93 도의 조건에서 23 초간 침적시켜, 니켈도금층(572) 상에 두께 0.03 ㎛ 의 금도금층(574)을 형성하였다.(도 58의 공정(R))
(20) 다음으로 솔더레지스트막(570)의 개구부(571)의 접착재층으로서, Sn/Pb = 4:6 의 땜납(575)을 마스크인쇄하여 18 ㎛ 의 두께로 형성시켰다.
한편, 42아로이로 형성한 돌기상핀(576A)를 도시하지 아니한 핀 세움용 지그로 지지시킨다. 플럭스를 개구부(571) 내에 도포시킨 후, 그 돌기상핀(576A)을 지지하는 지그를 패키지기판측에 접속시킨 상태에서 섭씨 200 도로 리프로하여 접속시킴으로써 돌기형상의 금속핀을 가지는 패키지기판(510)을 만들었다.(도 59)
(제 2 변형례)
기본적으로는 제 5 실시예와 같지만, 각 개구부(571)의 주위에 4 개의 오목부를 두었다.
(1)~(17)까지는 제 5 실시예와 완전히 같다.
(28) 앞의 (16)에서 만들어진 다층배선기판(10)의 양면에 상기의 솔더레지스트 조성물(70)을 20 ㎛ 의 두께로 도포하였다.(도 62의 공정(A)) 이어서, 섭씨 70 도에서 20 분간, 섭씨 70 도에서 30 분간의 건조처리를 한후, 원형패턴(마스크패턴)이 그려진 두께 5 mm 의 포토마스크필름(도면에는 보이지 않음)을 밀착시켜 패턴을 재치하고, 500 mJ/㎠ 의 자외선에 노출시켜, 개구부의 주위에 오목부(571b)를 설치하였다.(도 62의 공정(B)) 그 후 개구부를 형성하기 위한 원형패턴(마스크패턴)이 그려진 두께 5 mm 의 포토마스크필름(도시하지 아니함)을 밀착시켜 재치하고, 1000 mJ/㎠ 의 자외선에 노출시켜, DMTG 현상처리를 하였다. 또 섭씨 80 도에서 1 시간, 섭씨 100 도에서 1 시간, 섭씨 120 도에서 1 시간, 섭씨 150 도에서 3 시간의 조건으로 가열처리하고, 납땜패드 부분(비아홀과 그 랜드 부분을 포함)을 개구(571)로 하고(개구 직경 150 ㎛ ), 직경 10 ㎛, 깊이 10 ㎛ 의 오목부(571b)를 개구부(571)의 주위에 대각선상으로 4 곳에 설치한 솔더레지스트층(두께 20 ㎛ ) (70)을 형성하였다.(도 62의 공정(C))
(19) 다음으로, 솔더레지스트막(570)의 개구부(571)에 접착재층으로서, Sn/Pb = 4:6 의 땜납(575)을 마스크인쇄로 18 ㎛ 의 두께로 형성하였다.(도 63 의 공정(D))
한편, 42아로이로 형성된 돌기상핀(576D)(도 71(D)참조)를 도면에 도시하지 아니한 세움용 지그로 지지시킨다. 플럭스를 개구부(571) 내에 도포한 후에, 그 돌기상핀(576D)을 지지하는 지그를 패키지기판 측에 접속시킨 상태에서, 리프로하여 접속시킴으로써, 돌기형의 금속핀을 가지는 패키지기판(510)이 만들어진다.(도 63의 공정(E))
(제 3 변형례)
기본적으로는 제 2 변형례와 같지만, 도 64 에서 도시한 바와 같이 개구부(571)내에 금속층을 실시하였다. 금속층으로서는 제 1 변형례와 같이 니켈층(572), 금도금층(574)를 형성시켰다.
(제 4 변형례)
기본적으로는 제 1 변형례와 같지만, 개구부 내에 금속층으로서 알루미늄층을 실시하였다.(1)~(18) 까지는 제 1 변형례와 완전히 같다.
(19)솔더레지스트막(570)에 개구부(571)을 형성한 기판(530)에 대하여, 개구부(571)의 노출된 도체배선(658) 및 비아홀(660) 위에, 알루미늄층(672)을 스패터로서 4 ㎛ 형성시켰다.(도 65의 공정(A))
(20) 개구부(571)의 알루미늄층(672) 위에 은납(BAg-8) 75C 를 0.1 g 을 넣어서 용해되었을 때(도 65의 공정(B)), 코발로 만든 돌기상핀(576A)을 올려 압착시킴으로써, 패키지기판을 얻는다.(도 65의 공정(C))
(제 5 변형례)
기본적으로는 제 5 실시예와 같지만, 접착재층에는 금속입자로서 동을 사용하고,또 열가소성수지로서, 폴리이미드수지를 사용하였다.
(1)~(18)까지는 제 1 변형례와 완전히 같다.
(19) 접착재는 금속입자와 열가소성수지로 된 것을 제작하였다. 금속입자인 동을 직경 1 ㎛ 와 0.6 ㎛ 의 볼 형상으로 형성하였다. 형성된 동입자를 직경 1 ㎛ 와 0.6 ㎛ 의 것을 3:1 의 비율로 배합하여서 열가소성수지로서 폴리에테르이미드 수지 중에서 응집하지 않도록 교반하여, 충전율 85 % 로 직경 50 ㎛, 두께 10 ㎛ 의 타블렛(675)을 형성하였다.
(20) 형성된 타블렛(675)을 개구부(571) 내에 삽입한 후(도 66의 공정(A)), 섭씨 200 도로 기판을 가열하고 나서, 코발로 제작된 돌기상핀(576A)을 올려 압착 시킴으로써 패키지기판을 얻는다.(도 66 의 공정(B))
제 6 변형례
기본적으로는 제 3 변형례와 같지만, 금속층에는 Cu-Sn 치환 반응에 의해 Sn층을 형성시켰다. 또 접착재층에는 무기입자로서 실리카를, 열경화성수지로서 에폭시를 사용하였다.
(1)~(16)까지는 제 1 변형례와 완전히 같다.
(17) 솔더레지스트층의 형성 전에 도체회로의 조화층 위를 주석 치환에 의해 0.3㎛ 의 주석층을 형성시켰다.
(18) 한편, DMDG 에 용해된 60 중량 % 의 크레졸노볼락형 에폭시수지(니혼 화학제)의 에폭시기 50 % 를 아크릴화한 감광성부여의 오리고머(분자량 4000)를 46.67 g, 메틸에틸케톤에 용해시킨 80 중량 % 의 비스페놀A형 에폭시수지(유화셀 제품, 에피코트 1001) 15.0g, 이미다졸 경화제(시코쿠화성 제품, 2E4MZ-CN) 1.6g, 감광성모노머인 다가아크릴모노머(니혼화학 제품, R604) 3g, 같은 다가아크릴모노머(쿄에이사 화학 제품, DPE6A) 1.5g, 분산계소포제(산놉코사 제품, S-65) 0.71g 을 혼합하고, 또 이 혼합물에 광개시제로서 벤조페논(칸토오화학 제품)을 2g, 광증감제로서의 미히라케톤(칸토오화학 제품)을 0.2 g 가하여, 점도를 섭씨 25 도에서, 2.0 Paㆍs 로 조정한 솔더레지스트 조성물을 만든다.
또, 점도측정은 B형점도계(도쿄계기, DVL-B형)으로 60 rpm 의 경우는 로터 No.4, 6 rpm 의 경우에는 로터 No.3 을 사용하였다.
(19) 앞의 (17)에서 만들어진 다층배선기판의 양면에 상기의 솔더레지스트 조성물(70)을 20 ㎛ 의 두께로 도포하였다.(도 67의 공정(A)) 이어서, 섭씨 70 도에서 20 분간 섭씨 70 도에서 30 분간의 건조처리를 한후, 원형패턴(마스크패턴)이 그려진 두께 5 mm 의 포토마스크필름(도시하지 않음)을 밀착시켜 패턴을 재치하고, 1000 mJ/㎠ 의 자외선에 노출시켜, DMTG 현상처리를 하였다. 그리고 또 섭씨 80 도에서 1 시간, 섭씨 100 도에서 1 시간, 섭씨 120 도에서 1 시간, 섭씨 150 도에서 3 시간의 조건으로 가열처리하고, 납땜패드 부분(비아홀과 그 랜드 부분을 포함)을 개구(571)로 하는(개구 직경 200 ㎛ ) 솔더레지스트층(두께 20 ㎛ )(70)을 형성하였다.(도 67의 공정(C))
(20) 개구부(571)의 주위에 직경 50 ㎛ 의 드릴(630)을 사용하여 직경 50 ㎛, 깊이 15 ㎛ 의 오목부(571b)를 2 개 형성시켰다.(도 67 의 공정(C))
(21) 접착재는 무기입자와 열경화성수지로서 만들었다. 무기입자인 실리카를 직경 1 ㎛ 의 다각형상으로 성형하였다. 성형된 무기입자를 니켈도금액에 침적시켜 무기입자의 표층을 니켈층으로 코팅하였다. 니켈코팅한 무기입자를 열경화성수지로서 에폭시수지 중에 응집하지 않도록 교반하여, 충진율 90 % 로 포팅용의 포트 내에에 공기가 들어가지 않도록 막았다.
(20) 포팅으로 상기의 접착재(75D)를 개구부(571) 내에 삽입한다.(도 68 의 공정(D)) 이어서 가열한 후, 코발로 만든 돌기상핀(576D)을 올려서, 섭씨 200 도에서 경화시켜, 접합시킴으로서 패키지기판을 만든다.(도 68 의 공정(E))
(제 7 변형례)
기본적으로는 제 1 변형례와 같지만, 도 69(A)에 도시한 바와 같이, 금속층 으로서 니켈도금(572)을 실시하고, 금도금은 하지 않았다. 돌기상핀(576A)으로서, 내부를 코발로 만들고, 표층에 금도금에 의하여 금을 코팅한 것을 사용한다.
(제 8 변형례)
기본적으로는 제 1 변형례와 같지만, 도 71(E)에 도시한 바와 같이, 돌기상핀(576E)으로서, 내부를 세라믹(77)으로 만들고, 표층을 니켈, 동으로 코팅한 것을 사용한다.
(제 9 변형례)
도 72 및 도 73 을 참조하여, 제 9 변형례의 패키지기판에 대해 설명한다.
이 제 9 변형례에서는 도 71(F)에 측면 및 저면을 도시하는 돌기상핀(576F)를 사용한다. 여기서 그 돌기상핀(576F)은 저면에 5 개의 돌기(576b)가 만들어져 있다. 우선, 도 72(A)에 도시한 패키지기판의 솔더레지스트(571)에 개구부(571)를 설치하고,그 개구부(571) 내에 도체회로(658)로 연통하는 오목부(571b)를 설치한다.(도 72(B)) 다음으로, 그 개구부(571) 내에 니켈 등으로 된 금속층(73)을 설치하고(도 72(C)), 또 그 금속층(73) 위에 땜납 등으로 된 접착재층(575)을 설치한다.(도 72(D)) 마지막으로 돌기상핀(576F)을 그 개구부(571) 내에 수용시킨다.
이 제 9 변형례에서는 개구부(571) 뿐만 아니라 오목부(571b)를 개재하여 도체회로(658)과 전기접속을 하기 때문에, 대용량의 전기, 전기신호에 대해서도 지장없이, 외부기판으로 전달할 수 있다.
(제 10 변형례)
기본적으로는 제 5 변형례와 같지만, 땜납층에 Sn/Sb 를 사용하였다.
(비교예)
기본적으로는 제 5 변형례와 같지만, 개구부로부터의 전극을 땜납볼로서 성형하여 IC칩을 실장하였다.
이상 제 5 실시예 ~ 제 8 실시예와 비교예로서 제조된 패키지기판에 대해서, 접합강도, 외부기판의 실장시의 장력 시험(신뢰성 검사의 유무), 전극의 균열, 파괴의 발생에 대해 비교한 결과를 도 74 에 도시한다.
제 5 실시예 ~ 제 8 실시예까지는, 접합강도는 20㎏/㎠ 이상이며, 장력 시험에서의 전극의 접속 불량은 없으며, 신뢰성 시험도 히트사이클 조건하에서도 1000 사이클을 넘어도 전극의 균열, 파괴도 보여지지 않았다.
〈제 6 실시예〉
제 6 실시예의 패키지기판을 도 75 를 참조하여 설명한다.
이 다층프린트배선판(10)에서는 코어기판(30)의 표면 및 이면에 빌드업배선층(80U,80D)이 만들어져 있다. 그 빌드업배선층(80U,80D)은 비아홀(46)이 형성된 하층층간수지절연층(50)과, 상층의 비아홀(66)이 형성된 상층층간수지절연층(60)과, 상층층간수지절연층(60) 상에 형성된 솔더레지스트층(70)으로 형성된다. 솔더레지스트(70)의 개구부(71)을 개재하여 상측의 비아홀에는 IC칩(도시하지 않음) 으로의 접속용의 납땜범프(외부접속단자)(76)가 형성되며, 하층의 비아홀(66)에는 도터보드(도시하지 않음)로의 접속용의 도전성접속핀(외부접속단자)(78)이 접속되어 있다.
제 6 실시예에 있어서, 그 빌드업배선층(80U,80D)을 접속하는 스루홀(36)은 코어기판(30)및 하층층간수지절연층(50)을 관통하도록 형성되어 있다. 이 스루홀(36)에는 수지충전재(54)가 충진되고, 개구부에는 커버도금(58)이 배설되어있다.마찬가지로,하층층간수지절연층(50)에 형성된 스루홀(46)에는 수지충전재(54)가 충진되고, 개구부에는 커버도금(58)이 배설되어있다.
제 6 실시예에서는 코어기판(30) 및 하층층간수지절연층(50)을 관통하도록 드릴 또는 레이저로 관통공을 천공하여, 스루홀(36)을 형성하고, 스루홀(36)의 바로 위에 비아홀(66)을 형성하고 있다. 이 때문에 스루홀(36)과 비아홀(66)이 직선 상으로 놓여지게 되어 배선길이가 단축되고, 신호의 전송속도를 높일 수 있다. 또 스루홀(36)과, 외부접속단자(납땜범프(76), 도전성접속핀(78))에 접속되는 비아홀(66)이 직접 접속하고 있기 때문에 접속신뢰성이 뛰어나다. 특히 제 6 실시예에서는 스루홀(36)에 충진된, 충전재(54)를 연마하여 편평하게 한 뒤, 이 충전재(54)를 피복하는 커버도금(도체층)(58)을 배설하고, 이 위에 비아홀(66)이 만들어져 있기 때문에, 스루홀(36) 표면의 편활성이 높고, 이 스루홀(36)과 비아홀(66)과의 접속성이 뛰어나다.
또, 제 6 실시예의 다층프린트배선판에서는, 스루홀(36)과 하층의 비아홀(46)과에 동일한 충전수지(54)가 충진되어, 이 충전수지(54)를 동시에 연마하여 편활하게 하기 때문에, 염가로 구성할 수 있고, 또 스루홀 내와 비아홀 내의 강도를 균일하게 유지할 수 있기 때문에, 다층프린트배선판의 신뢰성을 높일 수 있다. 또 비아홀(46)에 충전된, 충전재(54)를 연마하여 편평하게 한 뒤, 이 충전재(54)를 피복하는 커버도금(도전층)(58)을 배설하고, 이 위에 상층 비아홀(66)이 형성되어 있기 때문에, 하층비아홀(46) 표면의 편활성이 높고, 이 하층비아홀(46)과 상층비아홀(66)의 접속신뢰성이 뛰어나다.
하측의 비아홀(66)에 도전성접속핀(78)을 고정시키기 위해서, Sn/Sb, Sn/Ag, Sn/Ag/Cu 등의 땜납층(77)이 설치되어있다.
이러한 본 발명은 도체층을 설치한 기판상에 마더보드와 전기적 접속을 취하기 위한 도전성접속핀이 고정된 패키지기판에 도전성접속핀을 고정시키기 위한 패드를 형성하고, 패드를 부분적으로 노출시킨 개구부가 형성된 유기수지절연층으로 피복하고, 개구부로부터 노출시킨 패드에 도전성접속핀을 도전성접착제를 개재하여 고정함에 의하여 실장의 경우 등에서, 도전성접착핀을 기판으로부터 잘 박리되지 않게 하는 등의 효과를 얻을 수 있다.

Claims (105)

  1. 기판에 다른 기판과의 전기적 접속을 취하기 위한 도전성접속핀을 고정시켜되는 패키지기판에 있어서,
    상기 기판 상에 도전성접속핀을 고정시키기 위한 패드가 형성되고,
    상기 패드는 유기수지절연층으로 피복됨과 함께, 상기 유기수지절연층에는 상기 패드를 부분적으로 노출시키는 개구가 형성되어 있고,
    상기 개구로부터 노출되는 패드에는, 도전성접착제가 형성되어 있고, 상기 도전성접속핀이 상기 도전성접착제를 개재하여 고정되어 있고,
    상기 기판은 도체층과 층간수지절연층이 교호 적층된 구조를 적어도 한개 이상 가지는 빌드업기판이고,
    상기 패드는 적어도 한개 이상의 비아홀을 개재하여 내층의 도체층에 접속하고 있고,
    상기 패드에 조화층(粗化層)이 형성되어 있는 것을 특징으로 하는 패키지기판.
  2. 기판에 다른 기판과의 전기적 접속을 취하기 위한 도전성접속핀을 고정시켜되는 패키지기판에 있어서,
    상기 기판 상에 도전성접속핀을 고정시키기 위한 패드가 있고, 상기 도전성 접속핀을 고정시키기 위한 본체부와 상기 본체부의 주연에 배설된 연장부로 되는 패드가 형성되고,
    상기 패드의 연장부는 유기수지절연층으로 피복됨과 함께, 상기 유기수지절연층에는 상기 패드의 본체부를 노출시키는 개구가 형성되어 있고,
    상기 개구로부터 노출되는 패드의 본체부에는, 도전성접착제가 형성되어 있고, 상기 도전성접속핀이 상기 도전성접착제를 개재하여 고정되어 있고,
    상기 기판은 도체층과 층간수지절연층이 교호 적층된 구조를 적어도 한개 이상 가지는 빌드업기판이고,
    상기 패드는 적어도 한개 이상의 비아홀을 개재하여 내층의 도체층에 접속하고 있고,
    상기 패드에 조화층이 형성되어 있는 것을 특징으로 하는 패키지기판.
  3. 삭제
  4. 제 1 항 또는 2 항에 있어서,
    상기 패드의 직경은, 개구부의 직경의 1.02 ~ 100 배 인 것을 특징으로 하는 패키지기판.
  5. 삭제
  6. 도체층이 형성된 코어 기판의 양면에 도체층과 층간수지절연층이 교호 적층된 구조를 적어도 한개 이상 가지는 빌드업기판에, 다른 기판과 전기적 접속을 취하기 위한 도전성접속핀을 고정시켜 되는 패키지기판에 있어서,
    상기 빌드업기판의, 가장 바깥층의 도체층에는, 상기 도전성 접속핀을 고정하기 위한 패드가 형성되고,
    상기 패드는 유기수지절연층으로 피복됨과 함께, 상기 유기수지절연층에는 상기 패드를 부분적으로 노출시키는 개구가 형성되어 있고,
    상기 패드는 비아홀을 개재하여 상기 코어기판의 도체층에 접속됨과 함께, 상기 개구로부터 노출되는 패드에는, 도전성접착제가 형성되어 있고, 상기 도전성접속핀이 상기 도전성접착제를 개재하여 고정되어 있는 것을 특징으로 하는 패키지기판.
  7. 제 6 항에 있어서,
    상기 코아기판에는 도체층을 구비하는 스루홀이 형성되어 있는, 패키지기판.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 6 항 또는 제 7 항에 있어서,
    상기 가장 바깥층의 도체층은 패드를 부분적으로 노출시키는 개구가 형성된 유기수지절연층으로 피복되고, 상기 개구로부터 노출하는 패드에 상기 도전성접속핀이 도전성접착제를 개재하여 고정되어 있는 것을 특징으로 하는 패키지기판.
  12. 제 11 항에 있어서,
    상기 패드의 직경은, 상기 개구부의 직경의 1.02 ~ 100배 인 것을 특징으로 하는 패키지기판.
  13. 제 1 항, 제 2 항, 제 6 항,또는 제 7 항 중의 어느 한 항에 있어서,
    상기 도전성접속핀은 기둥형상의 접속부와 판상의 고정부로 되어 있고, 상기 고정부가 패드에 고정되어 있는 것을 특징으로 하는 패키지기판.
  14. 제 1 항, 제 2 항, 제 6 항,또는 제 7 항 중의 어느 한 항에 있어서,
    상기 도전성접착제는 융점이 섭씨 180 ~ 280 도인 것을 특징으로 하는 패키지기판.
  15. 제 1 항, 제 2 항, 제 6 항,또는 제 7 항 중의 어느 한 항에 있어서,
    상기 도전성접착제는 주석, 납, 안티몬, 은, 금, 동이 적어도 한종류 이상으로 형성되어 있는 것을 특징으로 하는 패키지기판.
  16. 제 1 항, 제 2 항, 제 6 항,또는 제 7 항 중의 어느 한 항에 있어서,
    상기 도전성접착제는 Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb의 합금인 것을 특징으로 하는 패키지기판.
  17. 삭제
  18. 삭제
  19. 제 1 항에 있어서,
    상기 도전성접속핀은 기둥형상의 접속부와 판상의 고정부로 되어 있고, 동 또는 동합금, 주석, 아연, 알루미늄, 귀금속에서 골라 적어도 한 종류 이상의 금속으로 되는, 패키지기판.
  20. 제 19 항에 있어서,
    상기 도체층은 상기 패드를 부분적으로 노출시키는 개구부가 형성된 유기수지절연층으로 피복되고, 상기 개구부로부터 노출하는 패드에 상기 도전성접속핀이 도전성접착제를 개재하여 고정되어 있는 것을 특징으로 하는 패키지기판.
  21. 제 20 항에 있어서,
    상기 패드의 직경은 개구부의 직경의 1.02 ~ 100 배 인것을 특징으로 하는 패키지기판.
  22. 제 19 항 내지 제 21 항 중의 어느 한 항에 있어서,
    상기 기판이 도체층과 층간수지절연층이 교호 적층된 구조를 적어도 한개 이상 가지는 빌드업기판인 것을 특징으로 하는 패키지기판.
  23. 삭제
  24. 제 6 항에 있어서,
    상기 도전성접속핀은 기둥형상의 접속부와 판상의 고정부로 되어 있고, 동 또는 동합금, 주석, 아연, 알루미늄, 귀금속에서 골라 적어도 한 종류 이상의 금속으로 되는, 패키지기판.
  25. 제 24 항에 있어서,
    상기 코아기판에는 도체층을 구비하는 스루홀이 형성되어 있는, 패키지기판.
  26. 삭제
  27. 제 24 항 또는 제 25 항에 있어서,
    상기 패드는 링 형상의 비아홀을 개재하여 내층의 도체층에 접속하고 있는 것을 특징으로 하는 패키지기판
  28. 제 24 항 또는 제 25 항에 있어서,
    상기 패드는, 적어도 두개층 이상으로 설치된 비아홀을 개재하여 내층의 도체층과 접속하고 있는 것을 특징으로 하는 패키지기판.
  29. 제 24 항 또는 제 25 항에 있어서,
    상기 가장 바깥쪽의 도체층은, 패드를 부분적으로 노출시키는 개구가 형성되는 유기수지절연층으로 피복되고, 상기 개구로부터 노출하는 패드에 상기 도전성핀이 도전성접착제를 개재하여 고정되어 있는 것을 특징으로 하는 패키지기판.
  30. 제 28 항에 있어서,
    상기 패드의 직경은, 상기 개구부의 직경의 1.02 ~ 100 배 인것을 특징으로 하는 패키지기판.
  31. 제 24 항 또는 제 25 항에 있어서,
    상기 도전성접속핀은, 인청동인 것을 특징으로 하는 패키지기판.
  32. 제 19 항 내지 제 21 항, 제 24 항 또는 제 25 항 중의 어느 한 항에 있어서,
    상기 도전성접착제는, 융점이 섭씨 180 ~ 280 도인 것을 특징으로 하는 패키지기판.
  33. 제 19 항 내지 제 21 항, 제 24 항 또는 제 25 항 중의 어느 한 항에 있어서,
    상기 도전성접착제는 주석, 납, 안티몬, 은, 금, 동이 적어도 한종류 이상으로 형성되어 있는 것을 특징으로 하는 패키지기판.
  34. 제 19 항 내지 제 21 항, 제 24 항 또는 제 25 항 중의 어느 한 항에 있어서,
    상기 도전성접착제는 Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb 의 합금인 것을 특징으로 하는 패키지기판.
  35. 삭제
  36. 삭제
  37. 제 1 항에 있어서,
    상기 도전성 접속핀은, 기둥형상의 접속부와 판상의 고정부로 되어 있고, 상기 기둥형의 접속부에 다른 부분의 직경보다도 작은 함입부가 형성되어 있는, 패키지기판.
  38. 제 37 항에 있어서,
    상기 도체층은, 상기 패드를 부분적으로 노출시키는 개구가 형성된 유기수지절연층으로 피복되고, 상기 개구로부터 노출하는 패드에 상기 도전성접속핀이 도전성접착제를 개재하여 고정되어 있는 것을 특징으로 하는 패키지기판.
  39. 제 38 항에 있어서,
    상기 패드의 직경,은 개구부의 직경의 1.02 ~ 100 배 인것을 특징으로 하는 패키지기판.
  40. 제 37 항 내지 제 39 항 중의 어느 한 항에 있어서,
    상기 기판이 도체층과 층간수지절연층이 교호 적층된 구조를 적어도 한개 이상 가지는 빌드업기판인 것을 특징으로 하는 패키지기판.
  41. 삭제
  42. 제 6 항에 있어서,
    상기 도전성 접속핀은, 기둥형상의 접속부와 판상의 고정부로 되어 있고, 상기 기둥형의 접속부에 다른 부분의 직경보다도 작은 함입부가 형성되어 있는, 패키지기판.
  43. 제 42 항에 있어서,
    상기 코아기판에는 도체층을 구비하는 스루홀이 형성되어 있는, 패키지기판.
  44. 제 42 항 또는 제 43 항에 있어서,
    상기 패드는, 적어도 한개 이상의 비아홀을 개재하여 내층의 도체층에 접속하고 있는 것을 특징으로 하는 패키지기판.
  45. 제 42 항 또는 제 43 항에 있어서,
    상기 패드는 링 형상의 비아홀을 개재하여 내층의 도체층에 접속하고 있는 것을 특징으로 하는 패키지기판.
  46. 제 42 항 또는 제 43 항에 있어서,
    상기 패드는, 적어도 두개층 이상 설치된 비아홀을 개재하여 내층의 도체층에 접속하고 있는 것을 특징으로 하는 패키지기판.
  47. 제 42 항 또는 제 43 항에 있어서,
    상기 가장 바깥층의 도체층은, 패드를 부분적으로 노출시키는 개구부가 형성된 유기수지절연층으로 피복되어 있고, 상기 개구로부터 노출하는 패드에 상기 도전성접속핀이 도전성접착제를 개재하여 고정되어 있는 것을 특징으로 하는 패키지기판.
  48. 제 46 항에 있어서,
    상기 패드의 직경은, 상기 개구부의 직경의 1.02 ~ 100 배 인 것을 특징으로 하는 패키지기판.
  49. 제 42 항 또는 제 43 항에 있어서,
    상기 도전성접속핀은 인청동인 것을 특징으로 하는 패키지기판.
  50. 제 37 항 내지 제 39 항, 제 42 항, 또는 제 43 항 중의 어느 한 항에 있어서,
    상기 도전성접착제는 융점이 섭씨 180 ~ 280 도인 것을 특징으로 하는 패키지기판.
  51. 제 37 항 내지 제 39 항, 제 42 항, 또는 제 43 항 중의 어느 한 항에 있어서,
    상기 도전성접착제는 주석, 납, 안티몬, 은, 금, 동이 적어도 한 종류 이상으로 형성되어 있는 것을 특징으로 하는 패키지기판.
  52. 제 37 항 내지 제 39 항, 제 42 항, 또는 제 43 항 중의 어느 한 항에 있어서,
    상기 도전성접착제는 Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb의 합금인 것을 특징으로 하는 패키지기판.
  53. 삭제
  54. 기판의 표면에 설치된 플레인층과,
    상기 기판 표면에 설치된 패드와,
    상기 플레인층 및 패드의 표면에, 개구를 형성하여 설치한 유기수지절연층과,
    상기 유기수지절연층의 개구로부터 노출되는 상기 플레인층 및 상기 패드에 형성되어 있는 도전성접착제와, 상기 도전성접착제를 개재하여 고정시킨 도전성접속핀을 포함하는 패키지기판에 있어서,
    상기 패드는, 상기 패드를 부분적으로 노출시키는 개구가 형성되는 상기 유기수지절연층에 의해 피복되어 있고,
    상기 기판은 도체층과 층간수지절연층이 교호 적층된 구조를 적어도 한개 이상 가지는 빌드업기판이고,
    상기 패드는 적어도 한개 이상의 비아홀을 개재하여 내층의 도체층에 접속하고 있는 것을 특징으로 하는 패키지기판.
  55. 삭제
  56. 삭제
  57. 제 54 항에 있어서,
    상기 도전성접속핀이 기둥형의 접속부와 판상의 고정부로 되어 있고, 동 또는 동합금, 주석, 아연, 알루미늄, 귀금속에서 골라 적어도 한종류 이상의 금속으로 되어 있는 것을 특징으로 하는 패키지기판.
  58. 제 54 항에 있어서,
    상기 도전성접속핀이 기둥형의 접속부와 판상의 고정부로 되어 있고, 상기 기둥형의 접속부에 다른 부분의 직경보다도 작은 함입부가 형성되어 있는 것을 특징으로 하는 패키지기판.
  59. 제 54 항에 있어서,
    상기 도전성접착제는, 융점이 섭씨 180 ~ 280 도인 것을 특징으로 하는 패키지기판.
  60. 제 54 항에 있어서,
    상기 도전성접착제는, 주석, 납, 안티몬, 은, 금, 동이 적어도 한종류 이상으로 형성되어 있는 것을 특징으로 하는 패키지기판.
  61. 제 54 항에 있어서,
    상기 도전성접착제는 Sn/Pb, Sn/Sb, Sn/Ag, Sn/Sb/Pb의 합금인 것을 특징으로 하는 패키지기판.
  62. 도체회로를 설치한 기판 상에 유기수지절연층을 형성하고, 상기 유기수지절연층에 개구부를 설치하여, 상기 도체회로의 일부를 노출시킨 패키지기판에 있어서,
    상기 개구부에 상기 패키지기판이 접속되는 외부기판의 접속부에 삽입하는 돌기상핀을 배설함과 함께, 상기 돌기상핀과 도체회로를 도전성의 접착재층을 개재하여 접합한 것을 특징으로 하는 패키지기판.
  63. 제 62 항에 있어서,
    상기 개구부로부터 노출되는 상기 도체회로와 상기 돌기상핀은, 금속층 및 도전성의 접착재층을 개재하여 접합되는, 패키지기판.
  64. 제 62 항에 있어서,
    상기 개구부의 주위에 오목부를 설치함과 함께, 상기 돌기상핀은 상기 오목부에 끼워넣어 배설되는, 패키지기판.
  65. 제 64 항에 있어서,
    상기 개구부로부터 노출되는 상기 도체회로와 상기 돌기상핀은, 금속층 및 도전성의 접착재층을 개재하여 접합되는, 패키지기판.
  66. 제 62 항 내지 제 65 항 중의 어느 한 항에 있어서,
    상기 개구부가 직경 100 ~ 900 ㎛ 로 형성되는 것을 특징으로 하는 패키지기판.
  67. 제 64 항 또는 제 65 항에 있어서,
    상기 개구부의 주위의 오목부는, 직경 10 ~ 75 ㎛, 또 2 개 이상으로 형성되어 있는 것을 특징으로 하는 패키지기판.
  68. 제 64 항 또는 제 65 항에 있어서,
    상기 개구부의 주위의 오목부의 깊이가, 1 ~ 30 ㎛ 으로 형성되어 있는 것을 특징으로 하는 패키지기판.
  69. 제 62 항 내지 제 65 항 중의 어느 한 항에 있어서,
    상기 개구부는 포토비어, 레이저, 드릴, 및 펀칭 중의 하나로 형성되는 것을 특징으로 하는 패키지기판.
  70. 제 62 항 내지 제 65 항 중의 어느 한 항에 있어서,
    상기 도전성의 접착재층은 땜납, 브레이징재, 도전성의 입자상물질과 열가소성수지, 및 도전성의 입자상물질과 열경화성수지 중에서 선택하여, 적어도 한 종류 이상으로 형성되는 것을 특징으로 패키지기판.
  71. 제 70 항에 있어서,
    상기 땜납의 Pb 의 배합비는 35 ~ 97 % 인 것을 특징으로 하는 청구항 70에 기재된 패키지기판.
  72. 제 70 항에 있어서,
    상기 땜납은 Sn/Pb, Sn/Sb, Sn/Ag, Sn/Ag/Cu 중 어는 것인가 인 것을 특징으로 하는 패키지기판.
  73. 제 70 항에 있어서,
    상기 브레이징재는 금, 은, 동, 인, 니켈, 파라디움, 아연, 인디움, 몰리브덴, 망간 중에서 선택하여 적어도 한 종류 이상으로 형성되는 것을 특징으로 하는 패키지기판.
  74. 제 70 항에 있어서,
    상기 입자상물질은 금속입자, 무기입자, 수지입자 중에서 선택하여 적어도 한종류 이상으로 형성되는 것을 특징으로 하는 패키지기판.
  75. 제 70 항에 있어서,
    상기 입자상물질의 충전율은 30 ~ 90 wt % 인 것을 특징으로 하는 패키지기판.
  76. 제 70 항에 있어서,
    상기 열경화성수지는 에폭시수지, 폴리이미드수지, 폴리에스테르수지, 페놀수지 중에서 선택하여 적어도 한종류 이상으로 되는 것을 특징으로 하는 패키지기판.
  77. 제 70 항에 있어서,
    상기 열가소성수지는 에폭시수지, 불소수지폴리에틸렌, 폴리설펀수지, 폴리이미드수지, 폴리에테르수지, 폴리오레핀수지 중에서 선택하여 적어도 한종류 이상으로 형성되는 것을 특징으로 하는 패키지기판.
  78. 제 70 항에 있어서,
    상기 도전성의 접착재층은 인쇄, 레지스트에칭법, 포팅, 도금 중의 방법으로 형성되는 것을 특징으로 하는 패키지기판.
  79. 제 62 항 내지 제 65 항 중의 어느 한 항에 있어서,
    상기 돌기상핀이 적어도 일부분이 금속으로 형성되는 것을 특징으로 하는 패키지기판.
  80. 제 62 항 내지 제 65 항 중의 어느 한 항에 있어서,
    상기 돌기상핀이 금, 은, 철, 동, 니켈, 코발트, 주석, 납 중에서, 적어도 한 종류 이상으로 형성되는 것을 특징으로 하는 패키지기판.
  81. 제 62 항 내지 제 65 항 중의 어느 한 항에 있어서,
    상기 돌기상핀의 면적은 개구부의 면적의 0.5 ~ 1.4 배로 형성되는 것을 특징으로 하는 패키지기판.
  82. 제 62 항 내지 제 65 항 중의 어느 한 항에 있어서,
    상기 돌기상핀의 접착면은 평활하거나 혹은 볼록한 부분이 2 개 이상 형성되어 있는 것을 특징으로 하는 패키지기판.
  83. 제 63 항 또는 제 65 항에 있어서,
    상기 금속층은 금, 은, 니켈, 주석, 동, 알루미늄, 납, 인, 크롬, 텅스텐, 몰리브덴, 티탄, 백금, 땜납 중에서, 적어도 한 종류 이상으로, 또 한 개층 이상으로 형성되는 것을 특징으로 하는 패키지기판.
  84. 제 63 항 또는 제 65 항에 있어서,
    상기 금속층은 도금, 스패터, 증착으로부터 선택되는 방법으로 형성하는 것을 특징으로 하는 패키지기판.
  85. 도체회로를 설치한 기판 상에, 유기수지절연층을 형성하고, 상기 유기수지절연층에 개구부를 설치하여, 상기 도체회로의 일부를 노출시키고, 상기 개구부의 도체회로 상에 핀을 배설하여, 외부기판의 접속부로 접속되는 패키지기판에 있어서,
    상기 핀이 끼움접속가능한 돌기상핀을 형성하고, 상기 핀이 상기 외부 기판의 접속부에 끼움접속되는 것을 특징으로 하는 패키지기판.
  86. 제 85 항에 있어서,
    상기 핀이 금속층 및 도전성의 접착재층을 개재하여, 상기 개구부에 노출한 도체회로로 전기적으로 접속되어 있는, 패키지기판.
  87. 도체회로를 설치한 기판 상에, 유기수지절연층을 형성하고, 상기 유기수지절연층에 개구부를 설치하여, 상기 도체회로의 일부를 노출하는 패키지기판에 있어서,
    상기 개구부에 상기 패키지기판이 접속되는 외부기판의 접속부로 삽입하는 돌기상핀을 배설함과 함께, 상기 돌기상핀과 도체회로를 도전성의 접착재층을 개재하여 접합하는 것을 특징으로 하는 패키지기판.
  88. 제 87 항에 있어서,
    상기 돌기상핀과 도체회로는, 금속층 및 도전성의 접착재층을 개재하여 접합하는, 패키지기판.
  89. 제 85 항 내지 제 88 항 중의 어느 한 항에 있어서,
    상기 돌기상핀의 이면에 상기 도체회로측으로의 접속용의 돌기를 설치한 것을 특징으로 하는 패키지기판.
  90. 도체층과 층간수지절연층이 교호 적층된 구조를 적어도 한개 이상 가지는 빌드업기판에, 다른 기판과 전기적 접속을 취하기 위한 도전성접속핀을 고정시켜 되는 패키지기판에 있어서,
    상기 빌드업기판의 가장 바깥층의 도체층에는, 상기 도전성 접속핀을 고정하기 위한 패드가 형성되고,
    상기 패드에 상기 도전성접속핀이 도전성접착제를 개재하여 고정되어 있고,
    상기 패드는 링 형상의 비아홀을 개재하여 내층의 도체층에 접속되어 있고,
    상기 패드에 조화층이 형성되어 있는 것을 특징으로 하는 패키지기판.
  91. 도체층이 형성된 코어 기판의 양면에 도체층과 층간수지절연층이 교호 적층된 구조를 적어도 한개 이상 가지는 빌드업기판에, 다른 기판과 전기적 접속을 취하기 위한 도전성접속핀을 고정시켜 되는 패키지기판에 있어서,
    상기 빌드업기판의, 가장 바깥층의 도체층에는, 상기 도전성 접속핀을 고정하기 위한 패드가 형성되고,
    상기 패드에는 도전성접속핀이 도전성접착제를 개재하여 고정되어 있고,
    상기 패드는 링 형상의 비아홀을 개재하여 상기 코어기판의 도체층에 접속되어 있고,
    상기 패드에 조화층이 형성되어 있는 것을 특징으로 하는 패키지기판.
  92. 도체층을 구비한 스루홀이 형성되어 되는 코어기판의 양면에, 도체층과 층간수지절연층이 교호 적층된 구조를 적어도 한개 이상 가지는 빌드업기판에, 다른 기판과의 전기적 접속을 취하기 위해 도전성접속핀이 고정된 패키지기판에 있어서,
    상기 빌드업기판의, 가장 바깥층의 도체층에는, 상기 도전성접속핀을 고정하기 위한 패드가 형성되고,
    상기 패드에 상기 도전성접속핀이 도전성접착제를 개재하여 고정되어 있고,
    상기 패드는 링 형상의 비아홀을 개재하여 상기 스루홀의 도체층에 접속되어 있고,
    상기 패드에 조화층이 형성되어 있는 것을 특징으로 하는 패키지기판.
  93. 삭제
  94. 삭제
  95. 삭제
  96. 제 1 항에 있어서,
    상기 조화층은 에칭처리, 연마 처리, 산화처리, 산화환원처리 중 어느 하나에 의하여 처리되는 것을 특징으로 하는 패키지기판.
  97. 제 1 항에 있어서,
    상기 조화층은 도금 피막에 의해 형성되는 것을 특징으로 하는 패키지기판.
  98. 제 1 항에 있어서,
    상기 패드의 상기 조화층 상에 금속막이 형성되는 것을 특징으로 하는 패키지기판.
  99. 제 1 항에 있어서,
    상기 패드는 복수 개의 비아홀을 개재하여 내층의 도체층에 접속되는, 패키지기판.
  100. 제 1 항에 있어서,
    상기 도전성 접속핀의 표면은, 금속층으로 피복되어 있는 것을 특징으로 하는 패키지기판.
  101. 제 2 항에 있어서,
    상기 패드는 복수 개의 비아홀을 개재하여 내층의 도체층에 접속되는, 패키지기판.
  102. 제 6 항에 있어서,
    상기 패드는 복수 개의 비아홀을 개재하여 코아기판의 도체층에 접속되는, 패키지기판.
  103. 제 54 항에 있어서,
    상기 패드는 복수 개의 비아홀을 개재하여 내층의 도체층에 접속되는, 패키지기판.
  104. 기판에 다른 기판과의 전기적 접속을 취하기 위한 도전성 접속핀이 고정되어 되는 패키지기판에 있어서,
    상기 기판 상에 도전성 접속핀을 고정시키기 위한 패드가 형성되고,
    상기 패드는 유기 수지 절연층으로 피복됨과 함께, 상기 유기 수지 절연층에는, 상기 패드를 부분적으로 노출시키는 개구가 형성되어 되고,
    상기 개구로부터 노출되는 패드에는, 도전성 접착제가 형성되어 있어, 상기 도전성 접속핀이 상기 도전성 접착제를 개재하여 고정되어 있고,
    상기 기판은 도체층과 층간 수지 절연층이 교호 적층된 구조를 적어도 한개 이상 갖는 빌드업 기판이고,
    상기 패드는, 적어도 한개 이상의 비아홀을 개재하여 내층의 도체층에 접속되어 있는 것을 특징으로 하는 패키지기판.
  105. 기판에 다른 기판과의 전기적 접속을 취하기 위한 도전성 접속핀이 고정되어 되는 패키지기판에 있어서,
    상기 기판 상에, 도전성 접속핀을 고정시키기 위한 패드로서, 상기 도전성 접속핀을 고정시키기 위한 본체부와 상기 본체부의 주연에 배설된 연장부로 이루어지는 패드가 형성되고,
    상기 패드의 연장부는 유기 수지 절연층으로 피복됨과 함께, 상기 유기 수지 절연층에는, 상기 패드의 본체부를 노출시키는 개구가 형성되어 되고,
    상기 개구로부터 노출되는 패드의 본체부에는, 도전성 접착제가 형성되어 있어, 상기 도전성 접속핀이 그 도전성 접착제를 개재하여 고정되어 있고,
    상기 기판은 도체층과 층간 수지 절연층이 교호 적층된 구조를 적어도 한개 이상 갖는 빌드업 기판이고,
    상기 패드는, 적어도 한개 이상의 비아홀을 개재하여 내층의 도체층에 접속되어 있는 것을 특징으로 하는 패키지기판.
KR1020017007575A 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판 KR100882173B1 (ko)

Applications Claiming Priority (20)

Application Number Priority Date Filing Date Title
JP35703998A JP2000183532A (ja) 1998-12-16 1998-12-16 プリント配線板
JP???10/357039 1998-12-16
JP???11/34616 1999-01-04
JP3461699 1999-01-04
JP9764999 1999-04-05
JP9764899 1999-04-05
JP???11/97648 1999-04-05
JP9765099 1999-04-05
JP???11/97649 1999-04-05
JP???11/97650 1999-04-05
JP???11/104294 1999-04-12
JP10429499 1999-04-12
JP23193299A JP2000353775A (ja) 1999-01-04 1999-08-18 導電性接続ピンおよびパッケージ基板
JP???11/231932 1999-08-18
JP???11/231934 1999-08-18
JP23193499A JP4458582B2 (ja) 1999-01-04 1999-08-18 パッケージ基板
JP23193399A JP4480207B2 (ja) 1999-01-04 1999-08-18 樹脂パッケージ基板
JP23193199A JP4554741B2 (ja) 1999-01-04 1999-08-18 パッケージ基板
JP???11/231931 1999-08-18
JP???11/231933 1999-08-18

Related Child Applications (3)

Application Number Title Priority Date Filing Date
KR1020087010076A Division KR20080043408A (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판
KR1020077019759A Division KR100866814B1 (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판
KR1020067024954A Division KR100804456B1 (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판

Publications (2)

Publication Number Publication Date
KR20010093184A KR20010093184A (ko) 2001-10-27
KR100882173B1 true KR100882173B1 (ko) 2009-02-06

Family

ID=27579868

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020067024954A KR100804456B1 (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판
KR1020017007575A KR100882173B1 (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판
KR1020077019759A KR100866814B1 (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판
KR1020087010076A KR20080043408A (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020067024954A KR100804456B1 (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020077019759A KR100866814B1 (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판
KR1020087010076A KR20080043408A (ko) 1998-12-16 1999-11-17 도전성접속핀 및 패키지기판

Country Status (6)

Country Link
US (5) US8035214B1 (ko)
EP (4) EP1720385A3 (ko)
KR (4) KR100804456B1 (ko)
DE (1) DE69936319T2 (ko)
TW (1) TW200715918A (ko)
WO (1) WO2000036886A1 (ko)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804456B1 (ko) 1998-12-16 2008-02-20 이비덴 가부시키가이샤 도전성접속핀 및 패키지기판
US6362436B1 (en) * 1999-02-15 2002-03-26 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
US7949722B1 (en) 1999-09-29 2011-05-24 Actv Inc. Enhanced video programming system and method utilizing user-profile information
JPWO2003007370A1 (ja) * 2001-07-12 2004-11-04 株式会社日立製作所 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法
EP1473977A3 (en) * 2003-04-28 2007-12-19 Endicott Interconnect Technologies, Inc. Electronic package with strengthened conductive pad
JP4203666B2 (ja) * 2004-12-27 2009-01-07 パナソニック株式会社 電子部品実装方法および電子部品実装構造
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
TWI443015B (zh) * 2007-01-16 2014-07-01 Sumitomo Bakelite Co 絕緣樹脂片積層體、由該絕緣樹脂片積層體所積層而成之多層印刷配線板
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP2009043844A (ja) * 2007-08-07 2009-02-26 Shinko Electric Ind Co Ltd リードピン付き配線基板およびリードピン
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
TWI393229B (zh) * 2007-12-04 2013-04-11 Unimicron Technology Corp 封裝基板的製作方法及其結構
JP4993754B2 (ja) * 2008-02-22 2012-08-08 新光電気工業株式会社 Ｐｇａ型配線基板及びその製造方法
KR101022942B1 (ko) 2008-11-12 2011-03-16 삼성전기주식회사 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
JP5638269B2 (ja) * 2010-03-26 2014-12-10 日本特殊陶業株式会社 多層配線基板
TWI403223B (zh) * 2010-05-17 2013-07-21 Nan Ya Printed Circuit Board 多層印刷電路板電性結構及其製造方法
KR101142339B1 (ko) * 2010-06-17 2012-05-17 에스케이하이닉스 주식회사 반도체 칩
JP5580135B2 (ja) * 2010-08-03 2014-08-27 三井金属鉱業株式会社 プリント配線板の製造方法及びプリント配線板
US8912653B2 (en) * 2010-12-30 2014-12-16 Stmicroelectronics Pte Ltd. Plasma treatment on semiconductor wafers
JP2012164965A (ja) * 2011-01-21 2012-08-30 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
US8829684B2 (en) 2011-05-19 2014-09-09 Microsemi Semiconductor Limited Integrated circuit package
GB201108425D0 (en) * 2011-05-19 2011-07-06 Zarlink Semiconductor Inc Integrated circuit package
CN102833945A (zh) * 2011-06-15 2012-12-19 景硕科技股份有限公司 封装基板结构
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
TWI495051B (zh) * 2011-07-08 2015-08-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
JP5357241B2 (ja) * 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
DE102011083223B4 (de) * 2011-09-22 2019-08-22 Infineon Technologies Ag Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
ITMI20111777A1 (it) * 2011-09-30 2013-03-31 St Microelectronics Srl Sistema elettronico per saldatura ad onda
JP2013082767A (ja) * 2011-10-06 2013-05-09 Nitto Denko Corp 放熱部材およびその製造方法
KR101523840B1 (ko) * 2012-08-30 2015-05-28 이비덴 가부시키가이샤 프린트 배선판 및 프린트 배선판의 제조 방법
KR101506785B1 (ko) * 2013-05-29 2015-03-27 삼성전기주식회사 인쇄회로기판
JP2015170770A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板
US9706667B2 (en) * 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
JP6274135B2 (ja) * 2015-03-12 2018-02-07 株式会社村田製作所 コイルモジュール
CN106206905B (zh) * 2015-04-29 2019-01-15 光宝光电(常州)有限公司 发光二极管封装结构
US10187977B2 (en) 2015-06-29 2019-01-22 Microsoft Technology Licensing, Llc Head mounted computing device, adhesive joint system and method
US10869393B2 (en) 2015-06-29 2020-12-15 Microsoft Technology Licensing, Llc Pedestal mounting of sensor system
US20170149155A1 (en) 2015-11-25 2017-05-25 Mercury Systems, Inc. Soldered interconnect for a printed circuit board having an angular radial feature
CN105430876A (zh) * 2015-12-29 2016-03-23 景旺电子科技(龙川)有限公司 一种增加金属基板绝缘槽孔孔壁结合力的方法
WO2017171787A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Methods of promoting adhesion between dielectric and conductive materials in packaging structures
US10283445B2 (en) * 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
JP2019079902A (ja) * 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
KR102214641B1 (ko) * 2018-07-16 2021-02-10 삼성전기주식회사 인쇄회로기판
CN109065509A (zh) * 2018-08-10 2018-12-21 付伟 带有单围堰及外移通孔的芯片封装结构及其制作方法
JP2020087967A (ja) * 2018-11-15 2020-06-04 イビデン株式会社 プリント配線板およびその製造方法
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11212922B2 (en) * 2019-04-23 2021-12-28 Qing Ding Precision Electronics (Huaian) Co., Ltd Circuit board and manufacturing method thereof
US11094658B2 (en) * 2019-05-22 2021-08-17 Lenovo (Singapore) Pte. Ltd. Substrate, electronic substrate, and method for producing electronic substrate
JP2021036554A (ja) * 2019-08-30 2021-03-04 イビデン株式会社 プリント配線板の製造方法
US11602800B2 (en) * 2019-10-10 2023-03-14 Eagle Technology, Llc Systems and methods for providing an interface on a printed circuit board using pin solder enhancement
TWI704652B (zh) * 2019-10-31 2020-09-11 邱昱維 在佈局有電路的陶瓷基板上成形環繞壁的方法及該基板
EP3911132A1 (en) 2020-05-12 2021-11-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with a solid body protecting a component carrier hole from foreign material ingression
CN114430624B (zh) * 2020-10-29 2024-03-15 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
CN113423183A (zh) * 2021-07-01 2021-09-21 定颖电子（昆山）有限公司 5g通讯高频信号板制造工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
EP0536802A2 (en) * 1991-10-11 1993-04-14 Nec Corporation Multilayer circuit board with repaired I/O pin and process for repairing I/O pin on multilayer circuit board
US5485039A (en) * 1991-12-27 1996-01-16 Hitachi, Ltd. Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface
JPH08195466A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd 半導体装置
US5714801A (en) * 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
KR19980041884A (ko) * 1996-11-20 1998-08-17 엔도마사루 솔더레지스트 조성물 및 프린트배선판
JPH10270144A (ja) * 1997-03-26 1998-10-09 Ibiden Co Ltd 端子付き基板製造用治具

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE27934E (en) * 1971-08-12 1974-03-05 Circuit structure
US4418857A (en) * 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
JPS5830175A (ja) 1981-08-17 1983-02-22 Nippon Telegr & Teleph Corp <Ntt> 超伝導素子実装用装置
JPS58194396A (ja) 1982-05-08 1983-11-12 日本電信電話株式会社 マイクロピン付配線基板の製法
JPS60250699A (ja) * 1984-05-25 1985-12-11 富士通株式会社 高周波モジュ−ルの接続構造
JPS61125060A (ja) 1984-11-22 1986-06-12 Hitachi Ltd 半導体装置
JPS62173742A (ja) 1986-01-28 1987-07-30 Fujitsu Ltd 多層セラミツク回路基板
JPS6388834A (ja) 1986-10-01 1988-04-19 Hitachi Chem Co Ltd 半導体素子搭載用配線板
US4880684A (en) 1988-03-11 1989-11-14 International Business Machines Corporation Sealing and stress relief layers and use thereof
JPH01253940A (ja) 1988-04-01 1989-10-11 Nec Corp 半導体装置
USRE34857E (en) * 1989-05-04 1995-02-14 Kunreuther; Steven J. Assembly of attachments and device for attaching same
JPH0455555A (ja) 1990-06-25 1992-02-24 Misawa Homes Co Ltd 建物の手摺支柱の設置構造
JPH04164358A (ja) 1990-10-29 1992-06-10 Nec Corp 入出力ピン付き厚膜印刷基板
US5175609A (en) * 1991-04-10 1992-12-29 International Business Machines Corporation Structure and method for corrosion and stress-resistant interconnecting metallurgy
JP2967621B2 (ja) * 1991-08-27 1999-10-25 日本電気株式会社 半導体装置用パッケージの製造方法
JPH0829993B2 (ja) 1991-09-23 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション セラミツク複合構造及びその製造方法
US5532031A (en) 1992-01-29 1996-07-02 International Business Machines Corporation I/O pad adhesion layer for a ceramic substrate
JPH05226052A (ja) 1992-02-12 1993-09-03 Nec Corp セラミック多層配線基板の入出力ピンの形成方法
JP2948990B2 (ja) 1992-08-26 1999-09-13 京セラ株式会社 半導体素子収納用パッケージ
US5313021A (en) * 1992-09-18 1994-05-17 Aptix Corporation Circuit board for high pin count surface mount pin grid arrays
US5367195A (en) * 1993-01-08 1994-11-22 International Business Machines Corporation Structure and method for a superbarrier to prevent diffusion between a noble and a non-noble metal
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JP3110922B2 (ja) * 1993-08-12 2000-11-20 富士通株式会社 マルチチップ・モジュール
JPH0761871A (ja) 1993-08-24 1995-03-07 Ngk Spark Plug Co Ltd セラミックス基板と外部金属端子との接合構造
US5397598A (en) * 1993-11-12 1995-03-14 International Business Machines Corporation Method for selectively coating a member having a shank by masking a portion of the shank with a washer
TW281818B (ko) 1993-12-14 1996-07-21 Market Kk
JP2781881B2 (ja) 1994-09-14 1998-07-30 株式会社マックエイト 印刷配線板接続装置
JPH07273452A (ja) 1994-03-30 1995-10-20 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP3290295B2 (ja) 1994-05-13 2002-06-10 太陽インキ製造株式会社 硬化性樹脂組成物並びに該組成物を用いた多層プリント配線板及びその製造方法
JPH07326706A (ja) 1994-05-30 1995-12-12 Fujitsu Ltd Ｐｇａ型半導体装置及びその製造方法
JP3432284B2 (ja) * 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
JP2565143B2 (ja) 1994-12-02 1996-12-18 日本電気株式会社 半導体実装基板用素子接合構造およびその製造方法
JPH08172273A (ja) 1994-12-16 1996-07-02 Hitachi Ltd セラミック配線基板及びその実装構造体
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JPH08316367A (ja) 1995-05-24 1996-11-29 Nec Corp ピングリッドアレイ
US5739584A (en) * 1995-06-07 1998-04-14 Lsi Logic Corporation Multiple pin die package
JPH098204A (ja) 1995-06-15 1997-01-10 Ibiden Co Ltd 半導体パッケージの製造方法
JP3181194B2 (ja) * 1995-06-19 2001-07-03 イビデン株式会社 電子部品搭載用基板
JP3037885B2 (ja) 1995-10-31 2000-05-08 日本特殊陶業株式会社 Ｐｇａ型電子部品用基板
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
JPH09219420A (ja) 1996-02-14 1997-08-19 Matsushita Electric Ind Co Ltd 半導体装置
JPH09223719A (ja) 1996-02-15 1997-08-26 Matsushita Electric Ind Co Ltd 半導体装置
JP3317652B2 (ja) 1996-03-04 2002-08-26 イビデン株式会社 多層プリント配線板
US5912510A (en) * 1996-05-29 1999-06-15 Motorola, Inc. Bonding structure for an electronic device
WO1997046349A1 (en) 1996-06-05 1997-12-11 Burgess Larry W Blind via laser drilling system
JPH1022601A (ja) 1996-07-04 1998-01-23 Hitachi Ltd 入出力ピンの接続構造
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
JP3224211B2 (ja) 1996-11-20 2001-10-29 イビデン株式会社 ソルダーレジスト組成物およびプリント配線板
JP3466398B2 (ja) 1996-12-13 2003-11-10 日本特殊陶業株式会社 配線基板とその製造方法
JP3152633B2 (ja) 1996-12-19 2001-04-03 イビデン株式会社 多層プリント配線板およびその製造方法
JPH10270143A (ja) * 1997-03-26 1998-10-09 Ibiden Co Ltd 端子付き基板の製造方法
JP3340350B2 (ja) 1997-04-18 2002-11-05 富士通株式会社 薄膜多層基板及び電子装置
US5965064A (en) * 1997-10-28 1999-10-12 Sony Chemicals Corporation Anisotropically electroconductive adhesive and adhesive film
US6013877A (en) * 1998-03-12 2000-01-11 Lucent Technologies Inc. Solder bonding printed circuit boards
KR100804456B1 (ko) * 1998-12-16 2008-02-20 이비덴 가부시키가이샤 도전성접속핀 및 패키지기판
JP3378550B2 (ja) * 2000-02-03 2003-02-17 日本特殊陶業株式会社 リードピン付き配線基板
US6623283B1 (en) * 2000-03-08 2003-09-23 Autosplice, Inc. Connector with base having channels to facilitate surface mount solder attachment
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196251A (en) * 1991-04-30 1993-03-23 International Business Machines Corporation Ceramic substrate having a protective coating thereon and a method for protecting a ceramic substrate
EP0536802A2 (en) * 1991-10-11 1993-04-14 Nec Corporation Multilayer circuit board with repaired I/O pin and process for repairing I/O pin on multilayer circuit board
US5485039A (en) * 1991-12-27 1996-01-16 Hitachi, Ltd. Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface
JPH08195466A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd 半導体装置
US5714801A (en) * 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
KR19980041884A (ko) * 1996-11-20 1998-08-17 엔도마사루 솔더레지스트 조성물 및 프린트배선판
JPH10270144A (ja) * 1997-03-26 1998-10-09 Ibiden Co Ltd 端子付き基板製造用治具

Also Published As

Publication number Publication date
KR20060130270A (ko) 2006-12-18
EP1150551A1 (en) 2001-10-31
US20100032200A1 (en) 2010-02-11
US7902659B2 (en) 2011-03-08
US20090154131A1 (en) 2009-06-18
EP1150551B1 (en) 2007-06-13
WO2000036886A1 (fr) 2000-06-22
DE69936319T2 (de) 2008-02-14
KR20010093184A (ko) 2001-10-27
US8536696B2 (en) 2013-09-17
EP1924130A2 (en) 2008-05-21
EP1924130A3 (en) 2010-11-17
KR100804456B1 (ko) 2008-02-20
US8035214B1 (en) 2011-10-11
US7847393B2 (en) 2010-12-07
US20090053459A1 (en) 2009-02-26
DE69936319D1 (de) 2007-07-26
EP1845759A1 (en) 2007-10-17
EP1720385A2 (en) 2006-11-08
KR20080043408A (ko) 2008-05-16
EP1720385A3 (en) 2007-04-18
KR20070095458A (ko) 2007-09-28
US8110917B2 (en) 2012-02-07
TW200715918A (en) 2007-04-16
KR100866814B1 (ko) 2008-11-04
EP1150551A4 (en) 2004-03-10
US20090314537A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
KR100882173B1 (ko) 도전성접속핀 및 패키지기판
KR100833723B1 (ko) 다층프린트배선판 및 다층프린트배선판의 제조 방법
KR20010082311A (ko) 다층 회로기판 및 반도체 장치
JP4641589B2 (ja) コンデンサおよび多層プリント配線板
JP4968404B2 (ja) プリント配線板
JP4863546B2 (ja) コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP4343390B2 (ja) プリント配線板用導体ピン、多層プリント配線板
JP4458582B2 (ja) パッケージ基板
JP4480207B2 (ja) 樹脂パッケージ基板
JP4605888B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JPH10229272A (ja) プリント配線板
JP2001102751A (ja) 多層プリント配線板およびその製造方法
JP4743974B2 (ja) 樹脂フィルムおよび多層プリント配線板の製造方法
JP2000183532A (ja) プリント配線板
JP4554741B2 (ja) パッケージ基板
JP2000353775A (ja) 導電性接続ピンおよびパッケージ基板
JP2000133946A (ja) 多層プリント配線板
JP2000260905A (ja) パッケージ基板
JP2000133939A (ja) 多層プリント配線板
JP2010226122A (ja) パッケージ基板
JP2000133940A (ja) 多層プリント配線板
JP2003179334A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 11