JP2948990B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2948990B2 JP2948990B2 JP4226818A JP22681892A JP2948990B2 JP 2948990 B2 JP2948990 B2 JP 2948990B2 JP 4226818 A JP4226818 A JP 4226818A JP 22681892 A JP22681892 A JP 22681892A JP 2948990 B2 JP2948990 B2 JP 2948990B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- pad
- package
- metallized pad
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路素子）等
の半導体素子を収容するための半導体素子収納用パッケ
ージは通常、酸化アルミニウム質焼結体から成り、その
上面略中央部に半導体素子を収容するための凹部及び該
凹部周辺より底面にかけて導出されたタングステン、モ
リブデン、マンガン等の高融点金属粉末から成るメタラ
イズ配線層を有する絶縁基体と、半導体素子を外部電気
回路に電気的に接続するために前記メタライズ配線層の
終端に位置するメタライズパッドに銀ロウ等のロウ材を
介し取着された外部リード端子と蓋体とから構成されて
おり、絶縁基体の凹部底面に半導体素子を取着固定する
とともに該半導体素子の各電極をボンディングワイヤを
介してメタライズ配線層に接続し、しかる後、絶縁基体
上面に蓋体を取着させ、絶縁基体と蓋体とから成る容器
内部に半導体素子を気密に封止することによって最終製
品としての半導体装置となる。
の半導体素子を収容するための半導体素子収納用パッケ
ージは通常、酸化アルミニウム質焼結体から成り、その
上面略中央部に半導体素子を収容するための凹部及び該
凹部周辺より底面にかけて導出されたタングステン、モ
リブデン、マンガン等の高融点金属粉末から成るメタラ
イズ配線層を有する絶縁基体と、半導体素子を外部電気
回路に電気的に接続するために前記メタライズ配線層の
終端に位置するメタライズパッドに銀ロウ等のロウ材を
介し取着された外部リード端子と蓋体とから構成されて
おり、絶縁基体の凹部底面に半導体素子を取着固定する
とともに該半導体素子の各電極をボンディングワイヤを
介してメタライズ配線層に接続し、しかる後、絶縁基体
上面に蓋体を取着させ、絶縁基体と蓋体とから成る容器
内部に半導体素子を気密に封止することによって最終製
品としての半導体装置となる。
【０００３】またかかる従来の半導体素子収納用パッケ
ージはその絶縁基体が一般に以下の方法によって製作さ
れる。
ージはその絶縁基体が一般に以下の方法によって製作さ
れる。
【０００４】即ち、 (1) アルミナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシア
(CaO) 、マグネシア(MgO) 等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となすとともに該泥漿物
を従来周知のドクターブレード法やカレンダロール法等
を採用することによってシート状となし、複数枚のセラ
ミックグリーンシート( セラミック生シート) を得る。
(CaO) 、マグネシア(MgO) 等の原料粉末に適当な有機溶
剤、溶媒を添加混合して泥漿状となすとともに該泥漿物
を従来周知のドクターブレード法やカレンダロール法等
を採用することによってシート状となし、複数枚のセラ
ミックグリーンシート( セラミック生シート) を得る。
【０００５】(2) 次に前記各セラミックグリーンシート
にスルーホールを形成するとともに該スルーホール内及
び上下面にタングステン、モリブデン、マンガン等の高
融点金属粉末から成る金属ペーストをスクリーン印刷法
により印刷塗布し、所定パターンの配線用導体を被着さ
せる。
にスルーホールを形成するとともに該スルーホール内及
び上下面にタングステン、モリブデン、マンガン等の高
融点金属粉末から成る金属ペーストをスクリーン印刷法
により印刷塗布し、所定パターンの配線用導体を被着さ
せる。
【０００６】(3) そして最後に前記各セラミックグリー
ンシートを上下に積層するとともに加圧して生積層体を
得るとともに、該生積層体を約1600℃の温度で焼成し、
各セラミックグリーンシート及び金属ペースト中に含ま
れる有機溶剤、溶媒を外部に気化放出させながら各セラ
ミックグリーンシートと配線用導体とを焼結一体化させ
ることによって製品としてのメタライズ配線層及びメタ
ライズパッドを有する絶縁基体となる。
ンシートを上下に積層するとともに加圧して生積層体を
得るとともに、該生積層体を約1600℃の温度で焼成し、
各セラミックグリーンシート及び金属ペースト中に含ま
れる有機溶剤、溶媒を外部に気化放出させながら各セラ
ミックグリーンシートと配線用導体とを焼結一体化させ
ることによって製品としてのメタライズ配線層及びメタ
ライズパッドを有する絶縁基体となる。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージでは、セラミックグリ
ーンシートに印刷塗布された配線用導体がセラミックグ
リーンシートの上下面の一部を覆っているため配線用導
体が被着された複数枚のセラミックグリーンシートを焼
結一体化させメタライズ配線層及びメタライズパッドを
有する絶縁基体を得る際、各セラミックグリーンシート
から出る有機溶剤、溶媒の気化したものは配線用導体、
特に最外部に位置するメタライズパッドとなる配線用導
体によって外部に放出されるのが阻止され、その結果、
メタライズパッドと絶縁基体との間に有機溶剤、溶媒の
気化したものが溜まってボイド( 孔) が形成され、メタ
ライズパッドの絶縁基体に対する被着強度が弱くなると
いう欠点を有していた。そのためこの半導体素子収納用
パッケージではメタライズパッドに外部リード端子をロ
ウ付けした後、外部リード端子に外力が印加されると該
外部リード端子はメタライズパッドとともに絶縁基体よ
り容易に剥離し、半導体素子収納用パッケージとしての
機能が喪失するという欠点を招来していた。
来の半導体素子収納用パッケージでは、セラミックグリ
ーンシートに印刷塗布された配線用導体がセラミックグ
リーンシートの上下面の一部を覆っているため配線用導
体が被着された複数枚のセラミックグリーンシートを焼
結一体化させメタライズ配線層及びメタライズパッドを
有する絶縁基体を得る際、各セラミックグリーンシート
から出る有機溶剤、溶媒の気化したものは配線用導体、
特に最外部に位置するメタライズパッドとなる配線用導
体によって外部に放出されるのが阻止され、その結果、
メタライズパッドと絶縁基体との間に有機溶剤、溶媒の
気化したものが溜まってボイド( 孔) が形成され、メタ
ライズパッドの絶縁基体に対する被着強度が弱くなると
いう欠点を有していた。そのためこの半導体素子収納用
パッケージではメタライズパッドに外部リード端子をロ
ウ付けした後、外部リード端子に外力が印加されると該
外部リード端子はメタライズパッドとともに絶縁基体よ
り容易に剥離し、半導体素子収納用パッケージとしての
機能が喪失するという欠点を招来していた。
【０００８】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的はメタライズパッドと絶縁基体との被着強
度を強固とし、メタライズパッドを介して絶縁基体に外
部リード端子を極めて強固に取着することができる半導
体素子収納用パッケージを提供することにある。
で、その目的はメタライズパッドと絶縁基体との被着強
度を強固とし、メタライズパッドを介して絶縁基体に外
部リード端子を極めて強固に取着することができる半導
体素子収納用パッケージを提供することにある。
【０００９】
【課題を解決するための手段】本発明は半導体素子を収
容する絶縁容器の外表面に半導体素子の各電極が電気的
に接続されるメタライズパッドを被着させるとともに該
メタライズパッドに外部リード端子をロウ付けして成る
半導体素子収納用パッケージであって、前記メタライズ
パッドに開孔面積が1500乃至25000 μm 2 の孔を複数
個、全開孔面積がメタライズパッドの全表面積に対し0.
5 乃至35.0％となるように形成したことを特徴とするも
のである。
容する絶縁容器の外表面に半導体素子の各電極が電気的
に接続されるメタライズパッドを被着させるとともに該
メタライズパッドに外部リード端子をロウ付けして成る
半導体素子収納用パッケージであって、前記メタライズ
パッドに開孔面積が1500乃至25000 μm 2 の孔を複数
個、全開孔面積がメタライズパッドの全表面積に対し0.
5 乃至35.0％となるように形成したことを特徴とするも
のである。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、図中、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体素子3 を収容
する絶縁容器Ａが構成される。
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、図中、1 は絶縁基体、2 は蓋体で
ある。この絶縁基体1 と蓋体2 とで半導体素子3 を収容
する絶縁容器Ａが構成される。
【００１１】前記絶縁基体1 は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その上面略
中央部に半導体素子3 を収容するための空所を形成する
凹部1aが設けてあり、該凹部1a底面には半導体素子3 が
ロウ材、ガラス、樹脂等から成る接着剤を介して接着固
定される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その上面略
中央部に半導体素子3 を収容するための空所を形成する
凹部1aが設けてあり、該凹部1a底面には半導体素子3 が
ロウ材、ガラス、樹脂等から成る接着剤を介して接着固
定される。
【００１２】前記絶縁基体1 は例えば、酸化アルミニウ
ム質焼結タングステンから成る場合、アルミナ(Al 2 O
3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(M
gO)等の原料粉末に適当な有機溶剤、溶媒を添加混合し
て泥漿状となすとともにこれを従来周知のドクターブレ
ード法やカンレンダーロール法等を採用しシート状に成
形してセラミックグリーンシート( セラミック生シー
ト) を得、しかる後、前記セラミックグリーンシートに
適当な打ち抜き加工を施すとともに複数枚積層し、高温
( 約1600℃) で焼成することによって製作される。
ム質焼結タングステンから成る場合、アルミナ(Al 2 O
3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(M
gO)等の原料粉末に適当な有機溶剤、溶媒を添加混合し
て泥漿状となすとともにこれを従来周知のドクターブレ
ード法やカンレンダーロール法等を採用しシート状に成
形してセラミックグリーンシート( セラミック生シー
ト) を得、しかる後、前記セラミックグリーンシートに
適当な打ち抜き加工を施すとともに複数枚積層し、高温
( 約1600℃) で焼成することによって製作される。
【００１３】また前記絶縁基体1 には凹部1a周辺から底
面にかけて複数個のメタライズ配線層4 が被着形成され
ており、該メタライズ配線層4 の凹部1a周辺部には半導
体素子3 の各電極がボンディングワイヤ5 を介して電気
的に接続され、また絶縁基体1 の底面に露出する部位は
メタライズパッド4aを構成し、該メタライズパッド4aに
は外部リード端子6 が銀ロウ等のロウ材を介しロウ付け
される。
面にかけて複数個のメタライズ配線層4 が被着形成され
ており、該メタライズ配線層4 の凹部1a周辺部には半導
体素子3 の各電極がボンディングワイヤ5 を介して電気
的に接続され、また絶縁基体1 の底面に露出する部位は
メタライズパッド4aを構成し、該メタライズパッド4aに
は外部リード端子6 が銀ロウ等のロウ材を介しロウ付け
される。
【００１４】前記絶縁基体1 に設けたメタライズ配線層
4 及びメタライズパッド4aはタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成り、該メタライ
ズ配線層4 及びメタライズパッド4aは外部電気回路に接
続される外部リード端子6 に半導体素子3 の各電極を電
気的に導通させる作用を為す。
4 及びメタライズパッド4aはタングステン、モリブデ
ン、マンガン等の高融点金属粉末から成り、該メタライ
ズ配線層4 及びメタライズパッド4aは外部電気回路に接
続される外部リード端子6 に半導体素子3 の各電極を電
気的に導通させる作用を為す。
【００１５】前記メタライズ配線層4 及びメタライズパ
ッド4aは例えば、タングステン等の高融点金属粉末に適
当な有機溶剤、溶媒を添加混合して得た金属ペーストを
絶縁基体1 となるセラミックグリーンシートに予め従来
周知のスクリーン印刷法により所定パターンに印刷塗布
しておくことによって絶縁基体1 の所定位置に被着形成
される。
ッド4aは例えば、タングステン等の高融点金属粉末に適
当な有機溶剤、溶媒を添加混合して得た金属ペーストを
絶縁基体1 となるセラミックグリーンシートに予め従来
周知のスクリーン印刷法により所定パターンに印刷塗布
しておくことによって絶縁基体1 の所定位置に被着形成
される。
【００１６】また前記絶縁基体1 の底面に被着形成され
るメタライズパッド4aには図2 に示す如く、開孔面積が
1500乃至25000 μm 2 の孔4bが複数個、全開孔面積がメ
タライズパッド4aの全表面積に対し0.5 乃至35.0％とな
るように形成されている。そのため金属ペーストを印刷
塗布されたセラミックグリーンシートを複数枚積層し、
これを焼成して絶縁基体1 と成す際、各セラミックグリ
ーンシートから出る有機溶剤、溶媒の気化したものはメ
タライズパッド4aの孔4bに相当する部位より外部に放出
されてメタライズパッド4aと絶縁基体1 との間に溜まる
ことはなく、その結果、メタライズパッド4aと絶縁基体
1 との被着強度を極めて強固なものとなすことができ
る。
るメタライズパッド4aには図2 に示す如く、開孔面積が
1500乃至25000 μm 2 の孔4bが複数個、全開孔面積がメ
タライズパッド4aの全表面積に対し0.5 乃至35.0％とな
るように形成されている。そのため金属ペーストを印刷
塗布されたセラミックグリーンシートを複数枚積層し、
これを焼成して絶縁基体1 と成す際、各セラミックグリ
ーンシートから出る有機溶剤、溶媒の気化したものはメ
タライズパッド4aの孔4bに相当する部位より外部に放出
されてメタライズパッド4aと絶縁基体1 との間に溜まる
ことはなく、その結果、メタライズパッド4aと絶縁基体
1 との被着強度を極めて強固なものとなすことができ
る。
【００１７】尚、前記メタライズパッド4aはその開孔面
積が1500μm 2 未満で、且つ各メタライズパッド4aの開
孔面積の合計がメタライズパッド4aの全表面積の0.5 ％
未満であるとセラミックグリーンシートを焼成し絶縁基
体１を得る際、セラミックグリーンシート中に含まれる
有機溶剤、溶媒の外部への放出が不十分となってメタラ
イズパッド4aと絶縁基体1 との被着強度が低下してしま
い、また開孔面積が25000 μm 2 を越え、且つ各メタラ
イズパッド4aの開孔面積の合計がメタライズパッド4aの
全表面積の35.0％を越えるとメタライズパッド4aに外部
リード端子6 をロウ付けする際、ロウ材とメタライズパ
ッド4aとの接合強度が弱くなってメタライズパッド4aに
外部リード端子6 を強固にロウ付けすることができなく
なる。従って、前記メタライズパッド4aはその開孔面積
が1500乃至35000 μm 2 の範囲で、且つ各メタライズパ
ッド4aの開孔面積の合計がメタライズパッド4aの全表面
積に対し0.5 乃至35.0％の範囲に特定される。
積が1500μm 2 未満で、且つ各メタライズパッド4aの開
孔面積の合計がメタライズパッド4aの全表面積の0.5 ％
未満であるとセラミックグリーンシートを焼成し絶縁基
体１を得る際、セラミックグリーンシート中に含まれる
有機溶剤、溶媒の外部への放出が不十分となってメタラ
イズパッド4aと絶縁基体1 との被着強度が低下してしま
い、また開孔面積が25000 μm 2 を越え、且つ各メタラ
イズパッド4aの開孔面積の合計がメタライズパッド4aの
全表面積の35.0％を越えるとメタライズパッド4aに外部
リード端子6 をロウ付けする際、ロウ材とメタライズパ
ッド4aとの接合強度が弱くなってメタライズパッド4aに
外部リード端子6 を強固にロウ付けすることができなく
なる。従って、前記メタライズパッド4aはその開孔面積
が1500乃至35000 μm 2 の範囲で、且つ各メタライズパ
ッド4aの開孔面積の合計がメタライズパッド4aの全表面
積に対し0.5 乃至35.0％の範囲に特定される。
【００１８】また前記メタライズパッド4aはその表面に
ニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性が
良い金属をメッキ法により1.0 乃至20.0μm の厚みに層
着させておくとメタライズパッド4aの酸化腐食を有効に
防止することができるとともにメタライズパッド4aと外
部リード端子6 とのロウ付けを極めて強固となすことが
できる。従って、前記メタライズパッド4aは酸化腐食を
防止し、外部リード端子6 のロウ付けを強固とするには
その表面にニッケル、金等を1.0 乃至20.0μmの厚みに
層着させておくことが好ましい。
ニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性が
良い金属をメッキ法により1.0 乃至20.0μm の厚みに層
着させておくとメタライズパッド4aの酸化腐食を有効に
防止することができるとともにメタライズパッド4aと外
部リード端子6 とのロウ付けを極めて強固となすことが
できる。従って、前記メタライズパッド4aは酸化腐食を
防止し、外部リード端子6 のロウ付けを強固とするには
その表面にニッケル、金等を1.0 乃至20.0μmの厚みに
層着させておくことが好ましい。
【００１９】一方、前記絶縁基体1 のメタライズパッド
4aにロウ付けされる外部リード端子6 はコバール金属や
42アロイ等の金属材料から成り、半導体素子3 の各電極
を外部電気回路に電気的に接続する作用を為す。
4aにロウ付けされる外部リード端子6 はコバール金属や
42アロイ等の金属材料から成り、半導体素子3 の各電極
を外部電気回路に電気的に接続する作用を為す。
【００２０】前記外部リード端子6 はコバール等のイン
ゴット( 塊) を圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を採用することによって所定の棒状に形
成される。
ゴット( 塊) を圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を採用することによって所定の棒状に形
成される。
【００２１】また前記外部リード端子6 のメタライズパ
ッド4aへのロウ付けは、絶縁基体1底面のメタライズパ
ッド4aに間に銀ロウ等のロウ材を挟んで外部リード端子
6 の一端を載置させ、しかる後、前記ロウ材を850 ℃程
度の温度で加熱溶融させることによって行われ、この場
合、メタライズパッド4aは絶縁基体1 の底面に強固に被
着していることから該メタライズパッド4aにロウ付けさ
れる外部リード端子6も絶縁基体1 の底面に極めて強固
にロウ付け取着されることとなる。
ッド4aへのロウ付けは、絶縁基体1底面のメタライズパ
ッド4aに間に銀ロウ等のロウ材を挟んで外部リード端子
6 の一端を載置させ、しかる後、前記ロウ材を850 ℃程
度の温度で加熱溶融させることによって行われ、この場
合、メタライズパッド4aは絶縁基体1 の底面に強固に被
着していることから該メタライズパッド4aにロウ付けさ
れる外部リード端子6も絶縁基体1 の底面に極めて強固
にロウ付け取着されることとなる。
【００２２】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部1a底面に半導体素子3 を
ガラス、樹脂、ロウ材等の接着剤を介して取着固定する
とともに半導体素子3 の各電極をメタライズ配線層4 に
ボンディングワイヤ5 を介して電気的に接続し、しかる
後、絶縁基体1 の上面に蓋体2 をガラス、樹脂等からる
封止材を介して接合させ、絶縁基体1 と蓋体2 とから成
る絶縁容器Ａ内部に半導体素子3 を気密に収容すること
によって最終製品としての半導体装置となる。
ージによれば絶縁基体1 の凹部1a底面に半導体素子3 を
ガラス、樹脂、ロウ材等の接着剤を介して取着固定する
とともに半導体素子3 の各電極をメタライズ配線層4 に
ボンディングワイヤ5 を介して電気的に接続し、しかる
後、絶縁基体1 の上面に蓋体2 をガラス、樹脂等からる
封止材を介して接合させ、絶縁基体1 と蓋体2 とから成
る絶縁容器Ａ内部に半導体素子3 を気密に収容すること
によって最終製品としての半導体装置となる。
【００２３】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２４】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、半導体素子を収容する絶縁容器の外表面に被着
させたメタライズパッドに開孔面積が1500乃至25000 μ
m 2 の孔を複数個、全開孔面積がメタライズパッドの全
表面積に対し0.5 乃至35.0％となるように形成したこと
からメタライズパッドやメタライズ配線層となる金属ペ
ーストが印刷塗布されたセラミックグリーンシートを複
数枚積層し、これを焼成して絶縁基体と成す際、各セラ
ミックグリーンシートから出る有機溶剤、溶媒の気化し
たものはメタライズパッドの孔に相当する部位より外部
に良好に放出されてメタライズパッドと絶縁基体との間
に溜まることはなく、その結果、メタライズパッドと絶
縁基体との被着強度を極めて強固なものとなすことが可
能となる。
よれば、半導体素子を収容する絶縁容器の外表面に被着
させたメタライズパッドに開孔面積が1500乃至25000 μ
m 2 の孔を複数個、全開孔面積がメタライズパッドの全
表面積に対し0.5 乃至35.0％となるように形成したこと
からメタライズパッドやメタライズ配線層となる金属ペ
ーストが印刷塗布されたセラミックグリーンシートを複
数枚積層し、これを焼成して絶縁基体と成す際、各セラ
ミックグリーンシートから出る有機溶剤、溶媒の気化し
たものはメタライズパッドの孔に相当する部位より外部
に良好に放出されてメタライズパッドと絶縁基体との間
に溜まることはなく、その結果、メタライズパッドと絶
縁基体との被着強度を極めて強固なものとなすことが可
能となる。
【００２５】従って、本発明の半導体素子収納用パッケ
ージでは絶縁基体に外部リード端子をメタライズパッド
を介して極めて強固に取着することができ、絶縁基体と
蓋体とから成る容器内部に収容する半導体素子を外部リ
ード端子を通して外部電気回路に確実、且つ正確に電気
的接続することができる。
ージでは絶縁基体に外部リード端子をメタライズパッド
を介して極めて強固に取着することができ、絶縁基体と
蓋体とから成る容器内部に収容する半導体素子を外部リ
ード端子を通して外部電気回路に確実、且つ正確に電気
的接続することができる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・・絶縁基体 １ａ・・・凹部 ２・・・・蓋体 ３・・・・半導体素子 ４・・・・メタライズ配線層 ４ａ・・・メタライズパッド ４ｂ・・・メタライズパッドに形成した孔 ６・・・・外部リード端子
Claims (1)
- 【請求項１】半導体素子を収容する絶縁容器の外表面に
半導体素子の各電極が電気的に接続されるメタライズパ
ッドを被着させるとともに該メタライズパッドに外部リ
ード端子をロウ付けして成る半導体素子収納用パッケー
ジであって、前記メタライズパッドに開孔面積が1500乃
至25000 μm 2 の孔を複数個、全開孔面積がメタライズ
パッドの全表面積に対し0.5 乃至35.0％となるように形
成したことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226818A JP2948990B2 (ja) | 1992-08-26 | 1992-08-26 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226818A JP2948990B2 (ja) | 1992-08-26 | 1992-08-26 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677348A JPH0677348A (ja) | 1994-03-18 |
| JP2948990B2 true JP2948990B2 (ja) | 1999-09-13 |
Family
ID=16851081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4226818A Expired - Fee Related JP2948990B2 (ja) | 1992-08-26 | 1992-08-26 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2948990B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035214B1 (en) | 1998-12-16 | 2011-10-11 | Ibiden Co., Ltd. | Conductive connecting pin for package substance |
-
1992
- 1992-08-26 JP JP4226818A patent/JP2948990B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677348A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP2678511B2 (ja) | 半導体素子収納用パッケージ | |
| JP2883235B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05144956A (ja) | 半導体素子収納用パツケージ | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740605B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0951050A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |