JP3181014B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3181014B2 JP3181014B2 JP20309895A JP20309895A JP3181014B2 JP 3181014 B2 JP3181014 B2 JP 3181014B2 JP 20309895 A JP20309895 A JP 20309895A JP 20309895 A JP20309895 A JP 20309895A JP 3181014 B2 JP3181014 B2 JP 3181014B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- connection pad
- electrode
- concave portion
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージに関するものであ
る。
るための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般に酸化アルミニウム質焼結体等の電気絶
縁材料から成り、上面から下面にかけて複数個のメタラ
イズ配線層が被着された絶縁基体と椀状の蓋体とから成
り、絶縁基体の上面に位置するメタライズ配線層の一端
を接続パッドとして半導体素子の各電極を当接させ、半
導体素子の各電極を所定のメタライズ配線層にフリップ
チップ接続により接続させるとともに絶縁基体の上面外
周部に椀状の蓋体を樹脂、ロウ材等から成る封止材を介
して接合させ、絶縁基体と椀状の蓋体とから成る容器内
部に半導体素子を気密に収容することによって最終製品
としで半導体装置となる。
体集積回路素子を収容するための半導体素子収納用パッ
ケージは、一般に酸化アルミニウム質焼結体等の電気絶
縁材料から成り、上面から下面にかけて複数個のメタラ
イズ配線層が被着された絶縁基体と椀状の蓋体とから成
り、絶縁基体の上面に位置するメタライズ配線層の一端
を接続パッドとして半導体素子の各電極を当接させ、半
導体素子の各電極を所定のメタライズ配線層にフリップ
チップ接続により接続させるとともに絶縁基体の上面外
周部に椀状の蓋体を樹脂、ロウ材等から成る封止材を介
して接合させ、絶縁基体と椀状の蓋体とから成る容器内
部に半導体素子を気密に収容することによって最終製品
としで半導体装置となる。
【０００３】尚、前記半導体素子収納用パッケージにお
いては絶縁基体は従来周知のセラミックグリーンシート
積層法を採用することによって製作されており、具体的
にはセラミック原料粉末に有機バインダー、溶剤、可塑
剤を添加混合して泥漿状となし、これをドクターブレー
ド法やカレンダーロール法等によってシート状に形成し
てセラミックグリーンシート（セラミック生シート）を
得るとともに該セラミックグリーンシート表面に、タン
グステン、モリブデン等の金属粉末に適当な有機バイン
ダー、溶剤、可塑剤等を添加混合して得られる金属ペー
ストをスクリーン印刷法により所定パターンに印刷塗布
し、しかる後、前記セラミックグリーンシートを複数枚
積層し、生セラミック体となすとともに該生セラミック
体を還元雰囲気中、約１６００℃の温度で焼成すること
によって製作されている。
いては絶縁基体は従来周知のセラミックグリーンシート
積層法を採用することによって製作されており、具体的
にはセラミック原料粉末に有機バインダー、溶剤、可塑
剤を添加混合して泥漿状となし、これをドクターブレー
ド法やカレンダーロール法等によってシート状に形成し
てセラミックグリーンシート（セラミック生シート）を
得るとともに該セラミックグリーンシート表面に、タン
グステン、モリブデン等の金属粉末に適当な有機バイン
ダー、溶剤、可塑剤等を添加混合して得られる金属ペー
ストをスクリーン印刷法により所定パターンに印刷塗布
し、しかる後、前記セラミックグリーンシートを複数枚
積層し、生セラミック体となすとともに該生セラミック
体を還元雰囲気中、約１６００℃の温度で焼成すること
によって製作されている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、セラミッ
クグリーンシート積層法を採用することによって絶縁基
体を製作する場合、セラミックグリーンシートの不規則
な熱収縮によって反りが発生し易く、絶縁基体に反りが
発生すると絶縁基体の上面に位置するメタライズ配線層
の一端に半導体素子の各電極を当接させてフリップチッ
プ接続させる際、半導体素子の一部の電極がメタライズ
配線層に当接せず、その結果、半導体素子の全ての電極
を所定のメタライズ配線層に確実に電気的接続させるこ
とができないという欠点を有していた。
来の半導体素子収納用パッケージにおいては、セラミッ
クグリーンシート積層法を採用することによって絶縁基
体を製作する場合、セラミックグリーンシートの不規則
な熱収縮によって反りが発生し易く、絶縁基体に反りが
発生すると絶縁基体の上面に位置するメタライズ配線層
の一端に半導体素子の各電極を当接させてフリップチッ
プ接続させる際、半導体素子の一部の電極がメタライズ
配線層に当接せず、その結果、半導体素子の全ての電極
を所定のメタライズ配線層に確実に電気的接続させるこ
とができないという欠点を有していた。
【０００５】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、セラミック焼結体から成り、上面に複
数個の凹部を有する絶縁基体と、前記絶縁基体の凹部底
面から下面にかけて導出される複数個のメタライズ配線
層と、前記絶縁基体の凹部内面に形成され、メタライズ
配線層が電気的に接続される複数個の接続パッドと、前
記絶縁基体の凹部内に充填され、半導体素子の各電極を
接続パッドに接続するロウ材と、蓋体とから成ることを
特徴とするものである。
用パッケージは、セラミック焼結体から成り、上面に複
数個の凹部を有する絶縁基体と、前記絶縁基体の凹部底
面から下面にかけて導出される複数個のメタライズ配線
層と、前記絶縁基体の凹部内面に形成され、メタライズ
配線層が電気的に接続される複数個の接続パッドと、前
記絶縁基体の凹部内に充填され、半導体素子の各電極を
接続パッドに接続するロウ材と、蓋体とから成ることを
特徴とするものである。
【０００６】本発明の半導体素子収納用パッケージによ
れば、絶縁基体の上面に凹部を設け、該凹部内面にメタ
ライズ配線層と電気的に接続する接続パッドを形成する
とともに凹部内に半導体素子の各電極を接続パッドに接
続させるロウ材を充填させたことから各接続パッドに半
導体素子の各電極をフリップチップ接続より接続させる
際、絶縁基体に反りが発生し、半導体素子の全ての電極
を接続パッドに当接させることが不可となっても半導体
素子の各電極は絶縁基体の凹部内に充填されているロウ
材によって接続パッドに確実に接続されることとなり、
その結果、半導体素子の各電極を所定の接続パッドに確
実、強固に電気的接続させることが可能となる。
れば、絶縁基体の上面に凹部を設け、該凹部内面にメタ
ライズ配線層と電気的に接続する接続パッドを形成する
とともに凹部内に半導体素子の各電極を接続パッドに接
続させるロウ材を充填させたことから各接続パッドに半
導体素子の各電極をフリップチップ接続より接続させる
際、絶縁基体に反りが発生し、半導体素子の全ての電極
を接続パッドに当接させることが不可となっても半導体
素子の各電極は絶縁基体の凹部内に充填されているロウ
材によって接続パッドに確実に接続されることとなり、
その結果、半導体素子の各電極を所定の接続パッドに確
実、強固に電気的接続させることが可能となる。
【０００７】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１及び図２は本発明にかかる半導体素
子収納用パッケージの一実施例を示し、１は絶縁基体、
２は蓋体である。この絶縁基体１と蓋体２とで半導体素
子３を収容する容器４が構成される。
細に説明する。図１及び図２は本発明にかかる半導体素
子収納用パッケージの一実施例を示し、１は絶縁基体、
２は蓋体である。この絶縁基体１と蓋体２とで半導体素
子３を収容する容器４が構成される。
【０００８】前記絶縁基体１は半導体素子３を支持する
支持部材として作用し、上面の略中央部に半導体素子３
が実装される。
支持部材として作用し、上面の略中央部に半導体素子３
が実装される。
【０００９】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、ガ
ラスセラミックス焼結体等の電気絶縁性のセラミック焼
結体から成り、例えば酸化アルミニウム質焼結体から成
る場合には、酸化アルミニウム、酸化珪素、酸化マグネ
シウム、酸化カルシウム等の原料粉末に適当な有機バイ
ンダー、溶剤等を添加混合して泥漿物を作るとともに該
泥漿物をドクターブレード法やカレンダーロール法を採
用することによってセラミックグリーンシート（セラミ
ック生シート）と成し、しかる後、前記セラミックグリ
ーンシートに適当な打ち抜き加工を施すとともにこれを
複数枚積層し、約１６００℃の温度で焼成することによ
って製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、ガ
ラスセラミックス焼結体等の電気絶縁性のセラミック焼
結体から成り、例えば酸化アルミニウム質焼結体から成
る場合には、酸化アルミニウム、酸化珪素、酸化マグネ
シウム、酸化カルシウム等の原料粉末に適当な有機バイ
ンダー、溶剤等を添加混合して泥漿物を作るとともに該
泥漿物をドクターブレード法やカレンダーロール法を採
用することによってセラミックグリーンシート（セラミ
ック生シート）と成し、しかる後、前記セラミックグリ
ーンシートに適当な打ち抜き加工を施すとともにこれを
複数枚積層し、約１６００℃の温度で焼成することによ
って製作される。
【００１０】前記絶縁基体１はまたその上面に複数個の
凹部１ａが形成されており、更に前記凹部１ａの各々の
底面には半導体素子３の各電極３ａが接続される接続パ
ッド５が被着形成されており、且つ該凹部１ａの底面か
ら絶縁基体１の下面にかけて前記接続パッド５と電気的
に接続する複数個のメタライズ配線層６が形成されてい
る。
凹部１ａが形成されており、更に前記凹部１ａの各々の
底面には半導体素子３の各電極３ａが接続される接続パ
ッド５が被着形成されており、且つ該凹部１ａの底面か
ら絶縁基体１の下面にかけて前記接続パッド５と電気的
に接続する複数個のメタライズ配線層６が形成されてい
る。
【００１１】前記絶縁基体１上面の凹部１ａは後述する
半導体素子３の各電極３ａを接続パッド５に接続するロ
ウ材７を充填させる作用を為し、複数枚のセラミックグ
リーンシートを積層し焼成して絶縁基体１を得る際、最
上部に位置するセラミックグリーンシートに予めプレス
穴明け加工法により所定形状の穴をあけておくことによ
って、或いは酸化アルミニウム等から成るセラミック原
料粉末に適当な有機バインダー、溶剤等を添加混合して
得たセラミックペーストを最上部に位置するセラミック
グリーンシート上に更に従来周知のスクリーン印刷法を
採用し、所定形状の穴が形成されるよう印刷塗布するこ
とによって絶縁基体１の上面に形成される。
半導体素子３の各電極３ａを接続パッド５に接続するロ
ウ材７を充填させる作用を為し、複数枚のセラミックグ
リーンシートを積層し焼成して絶縁基体１を得る際、最
上部に位置するセラミックグリーンシートに予めプレス
穴明け加工法により所定形状の穴をあけておくことによ
って、或いは酸化アルミニウム等から成るセラミック原
料粉末に適当な有機バインダー、溶剤等を添加混合して
得たセラミックペーストを最上部に位置するセラミック
グリーンシート上に更に従来周知のスクリーン印刷法を
採用し、所定形状の穴が形成されるよう印刷塗布するこ
とによって絶縁基体１の上面に形成される。
【００１２】また前記接続パッド５及びメタライズ配線
層６はタングステン、モリブデン等の高融点金属粉末か
ら成り、タングステン等の高融点金属粉末に適当な有機
バインダー、溶剤、可塑剤等を添加混合して得た金属ペ
ーストを絶縁基体１となるセラミックグリーンシートに
予め従来周知のスクリーン印刷等により所定パターンに
印刷塗布しておくことによって絶縁基体１の所定位置に
所定形状に形成される。
層６はタングステン、モリブデン等の高融点金属粉末か
ら成り、タングステン等の高融点金属粉末に適当な有機
バインダー、溶剤、可塑剤等を添加混合して得た金属ペ
ーストを絶縁基体１となるセラミックグリーンシートに
予め従来周知のスクリーン印刷等により所定パターンに
印刷塗布しておくことによって絶縁基体１の所定位置に
所定形状に形成される。
【００１３】前記接続パッド５は半導体素子３の各電極
３ａをメタライズ配線層６に電気的に接続させる作用を
為し、接続パッド５に半導体素子３の各電極３ａをロウ
材７を介し接続させることによって半導体素子３の各電
極３ａは所定のメタライズ配線層６に電気的に接続され
ることとなる。
３ａをメタライズ配線層６に電気的に接続させる作用を
為し、接続パッド５に半導体素子３の各電極３ａをロウ
材７を介し接続させることによって半導体素子３の各電
極３ａは所定のメタライズ配線層６に電気的に接続され
ることとなる。
【００１４】前記接続パッド５と半導体素子３の各電極
３ａとの接続方法はフリップチップ接続によって行わ
れ、具体的にはまず接続パッド５が形成されている凹部
１ａ内に予め半田等から成るロウ材７を充填し、次に絶
縁基体１上面に半導体素子３を該半導体素子３のボール
状の各端子３ａが各凹部１ａと対向するようにして載置
させ、しかる後、前記ロウ材７を加熱溶融し、半導体素
子３の各電極３ａをロウ材７を介し接続パッド５に接合
させることによって行われる。この場合、絶縁基体１に
反りを有し、半導体素子３の各電極３ａが接続パッド５
と直接当接しなくても半導体素子３の各電極３ａは絶縁
基体１の凹部１ａ内に充填されたロウ材７により接続パ
ッド５に確実、強固に電気的接続させることが可能とな
る。
３ａとの接続方法はフリップチップ接続によって行わ
れ、具体的にはまず接続パッド５が形成されている凹部
１ａ内に予め半田等から成るロウ材７を充填し、次に絶
縁基体１上面に半導体素子３を該半導体素子３のボール
状の各端子３ａが各凹部１ａと対向するようにして載置
させ、しかる後、前記ロウ材７を加熱溶融し、半導体素
子３の各電極３ａをロウ材７を介し接続パッド５に接合
させることによって行われる。この場合、絶縁基体１に
反りを有し、半導体素子３の各電極３ａが接続パッド５
と直接当接しなくても半導体素子３の各電極３ａは絶縁
基体１の凹部１ａ内に充填されたロウ材７により接続パ
ッド５に確実、強固に電気的接続させることが可能とな
る。
【００１５】更に前記メタライズ配線層６は半導体素子
３の各電極３ａを外部電気回路に接続させる作用を為
し、絶縁基体１の下面に導出された領域を外部電気回路
基板８の配線導体９に半田等のロウ材を介しロウ付けす
ることによって半導体素子３の各電極３ａは接続パッド
５とメタライズ配線層６を介して外部電気回路に電気的
に接続されることとなる。
３の各電極３ａを外部電気回路に接続させる作用を為
し、絶縁基体１の下面に導出された領域を外部電気回路
基板８の配線導体９に半田等のロウ材を介しロウ付けす
ることによって半導体素子３の各電極３ａは接続パッド
５とメタライズ配線層６を介して外部電気回路に電気的
に接続されることとなる。
【００１６】尚、前記接続パッド５及びメタライズ配線
層６はその露出表面にニッケル、金等の耐蝕性に優れ、
かつロウ材と濡れ性の良い金属をメッキ法により１μｍ
乃至２０μｍの厚みに層着させておくと、接続パッド５
及びメタライズ配線層６の酸化腐食を有効に防止しつつ
接続パッド５と半導体素子３の各電極３ａとのロウ材７
を介しての接続及びメタライズ配線層６と外部電気回路
基板８の配線導体９との半田等のロウ材を介しての接続
が極めて強固となる。従って、前記接続パッド５及びメ
タライズ配線層６はその露出表面にニッケル、金等の耐
蝕性に優れ、かつロウ材と濡れ性の良い金属をメッキ法
により１μｍ乃至２０μｍの厚みに層着させておくこと
が好ましい。
層６はその露出表面にニッケル、金等の耐蝕性に優れ、
かつロウ材と濡れ性の良い金属をメッキ法により１μｍ
乃至２０μｍの厚みに層着させておくと、接続パッド５
及びメタライズ配線層６の酸化腐食を有効に防止しつつ
接続パッド５と半導体素子３の各電極３ａとのロウ材７
を介しての接続及びメタライズ配線層６と外部電気回路
基板８の配線導体９との半田等のロウ材を介しての接続
が極めて強固となる。従って、前記接続パッド５及びメ
タライズ配線層６はその露出表面にニッケル、金等の耐
蝕性に優れ、かつロウ材と濡れ性の良い金属をメッキ法
により１μｍ乃至２０μｍの厚みに層着させておくこと
が好ましい。
【００１７】また一方、前記絶縁基体１はその上面外周
部に椀状をなす蓋体２の下面がガラス、樹脂、ロウ材等
から成る封止材を介して接合され、これによって絶縁基
体１と蓋体２とから成る容器４の内部が気密に封止され
る。前記蓋体２は容器４の内部に半導体素子３を気密に
収容する作用を為し、銅や鉄ーニッケルーコバルト合
金、鉄ーニッケル合金等の金属材料、或いは酸化アルミ
ニウム質焼結体等のセラミック焼結体で形成されてい
る。かくして本発明の半導体素子収納用パッケージによ
れば、絶縁基体１の上面に半導体素子３を、該半導体素
子３の各電極３ａを接続パッド５にロウ材７を介し接続
させることによって実装し、しかる後、前記絶縁基体１
の上面に椀状の蓋体２をガラス、樹脂、ロウ材等から成
る封止材を介して接合させ、絶縁基体１と蓋体２とから
成る容器４内部に半導体素子３を気密に収容することに
よって最終製品としての半導体装置となる。
部に椀状をなす蓋体２の下面がガラス、樹脂、ロウ材等
から成る封止材を介して接合され、これによって絶縁基
体１と蓋体２とから成る容器４の内部が気密に封止され
る。前記蓋体２は容器４の内部に半導体素子３を気密に
収容する作用を為し、銅や鉄ーニッケルーコバルト合
金、鉄ーニッケル合金等の金属材料、或いは酸化アルミ
ニウム質焼結体等のセラミック焼結体で形成されてい
る。かくして本発明の半導体素子収納用パッケージによ
れば、絶縁基体１の上面に半導体素子３を、該半導体素
子３の各電極３ａを接続パッド５にロウ材７を介し接続
させることによって実装し、しかる後、前記絶縁基体１
の上面に椀状の蓋体２をガラス、樹脂、ロウ材等から成
る封止材を介して接合させ、絶縁基体１と蓋体２とから
成る容器４内部に半導体素子３を気密に収容することに
よって最終製品としての半導体装置となる。
【００１８】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００１９】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の上面に凹部を設け、該凹部内面にメ
タライズ配線層と電気的に接続する接続パッドを形成す
るとともに凹部内に半導体素子の各電極を接続パッドに
接続させるロウ材を充填させたことから各接続パッドに
半導体素子の各電極をフリップチップ接続により接続さ
せる際、絶縁基体に反りが発生し、半導体素子の全ての
電極を接続パッドに当接させることが不可となっても半
導体素子の各電極は絶縁基体の凹部内に充填されている
ロウ材によって接続パッドに確実に接続されることとな
り、その結果、半導体素子の各電極を所定の接続パッド
に確実、強固に電気的接続させることが可能となる。
よれば、絶縁基体の上面に凹部を設け、該凹部内面にメ
タライズ配線層と電気的に接続する接続パッドを形成す
るとともに凹部内に半導体素子の各電極を接続パッドに
接続させるロウ材を充填させたことから各接続パッドに
半導体素子の各電極をフリップチップ接続により接続さ
せる際、絶縁基体に反りが発生し、半導体素子の全ての
電極を接続パッドに当接させることが不可となっても半
導体素子の各電極は絶縁基体の凹部内に充填されている
ロウ材によって接続パッドに確実に接続されることとな
り、その結果、半導体素子の各電極を所定の接続パッド
に確実、強固に電気的接続させることが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・・・・絶縁基体 １ａ・・・・・凹部 ２・・・・・・蓋体 ３・・・・・・半導体素子 ３ａ・・・・・半導体素子の電極 ４・・・・・・容器 ５・・・・・・接続パッド ６・・・・・・メタライズ配線層 ７・・・・・・ロウ材
Claims (1)
- 【請求項１】セラミック焼結体から成り、上面に複数個
の凹部を有する絶縁基体と、前記絶縁基体の凹部底面か
ら下面にかけて導出される複数個のメタライズ配線層
と、前記絶縁基体の凹部内面に形成され、メタライズ配
線層が電気的に接続される複数個の接続パッドと、前記
絶縁基体の凹部内に充填され、半導体素子の各電極を接
続パッドに接続するロウ材と、蓋体とから成る半導体素
子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20309895A JP3181014B2 (ja) | 1995-08-09 | 1995-08-09 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20309895A JP3181014B2 (ja) | 1995-08-09 | 1995-08-09 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951052A JPH0951052A (ja) | 1997-02-18 |
| JP3181014B2 true JP3181014B2 (ja) | 2001-07-03 |
Family
ID=16468354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20309895A Expired - Fee Related JP3181014B2 (ja) | 1995-08-09 | 1995-08-09 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3181014B2 (ja) |
-
1995
- 1995-08-09 JP JP20309895A patent/JP3181014B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0951052A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0855930A (ja) | 半導体素子収納用パッケージ | |
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659306B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187292B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187291B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728565B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181015B2 (ja) | 半導体素子収納用パッケージ | |
| JP3659300B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1074856A (ja) | 半導体素子収納用パッケージ | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2789369B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP3170433B2 (ja) | 半導体素子収納用パッケージ | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0831974A (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP3301868B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |