JP2789369B2 - 半導体素子収納用パッケージの製造方法 - Google Patents
半導体素子収納用パッケージの製造方法Info
- Publication number
- JP2789369B2 JP2789369B2 JP4897890A JP4897890A JP2789369B2 JP 2789369 B2 JP2789369 B2 JP 2789369B2 JP 4897890 A JP4897890 A JP 4897890A JP 4897890 A JP4897890 A JP 4897890A JP 2789369 B2 JP2789369 B2 JP 2789369B2
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- semiconductor element
- connection terminals
- electric circuit
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子を収容するための半導体素子収納
用パッケージの製造方法に関するものである。
用パッケージの製造方法に関するものである。
（従来技術及びその課題） 従来、半導体素子、特に半導体集積回路素子を収容す
るための半導体素子収納用パッケージは第４図に示すよ
うに、セラミックス等の電気絶縁材料から成り、その上
面の略中央部に半導体素子を収容するための空所を形成
する凹部21a及び該凹部21a周辺から底面にかけて導出さ
れたタングステン（Ｗ）、モリブデン（Mo）等の金属粉
末から成る多数の配線導体22を有する絶縁基体21と蓋体
23とから構成されており、絶縁基体21と蓋体23とから成
る絶縁容器内部に半導体素子24を収容すると共に、該半
導体素子24の各電極を配線導体22にボンディングワイヤ
25を介して電気的に接続することによって最終製品とし
ての半導体装置となる。
るための半導体素子収納用パッケージは第４図に示すよ
うに、セラミックス等の電気絶縁材料から成り、その上
面の略中央部に半導体素子を収容するための空所を形成
する凹部21a及び該凹部21a周辺から底面にかけて導出さ
れたタングステン（Ｗ）、モリブデン（Mo）等の金属粉
末から成る多数の配線導体22を有する絶縁基体21と蓋体
23とから構成されており、絶縁基体21と蓋体23とから成
る絶縁容器内部に半導体素子24を収容すると共に、該半
導体素子24の各電極を配線導体22にボンディングワイヤ
25を介して電気的に接続することによって最終製品とし
ての半導体装置となる。
尚、上記半導体素子収納用パッケージは各配線導体22
の絶縁基体21底面に導出された部位が外部接続端子22a
を形成しており、絶縁容器内部に半導体素子24を機密に
封止した後、前記外部接続端子22aを外部電気回路基板2
6の配線導体部26aに半田等のロウ材27を介し接合するこ
とによって外部電気回路基板26上に搭載される。
の絶縁基体21底面に導出された部位が外部接続端子22a
を形成しており、絶縁容器内部に半導体素子24を機密に
封止した後、前記外部接続端子22aを外部電気回路基板2
6の配線導体部26aに半田等のロウ材27を介し接合するこ
とによって外部電気回路基板26上に搭載される。
またかかる従来の半導体素子収容用パッケージは通
常、以下に述べる方法によって製作される。
常、以下に述べる方法によって製作される。
即ち、まずアルミナ（Al2O3）等の電気絶縁性に優れ
たセラミックス原料粉末に適当な有機溶剤、溶媒を添加
混合して泥漿状となすと共に、該泥漿物を従来周知のド
クターブレード法を採用することによってシート状とな
し、複数枚のセラミック生シートを得る。
たセラミックス原料粉末に適当な有機溶剤、溶媒を添加
混合して泥漿状となすと共に、該泥漿物を従来周知のド
クターブレード法を採用することによってシート状とな
し、複数枚のセラミック生シートを得る。
次に前記各セラミック生シートにスルホールを形成
し、該スルーホールの内部及びセラミック生シートの上
下面にタングステン（Ｗ）、モリブデン（Mo）等の高融
点金属から成る金属ペーストをスクリーン印刷等の厚膜
手法により印刷塗布し、所定パターンの配線用導体を被
着させる。
し、該スルーホールの内部及びセラミック生シートの上
下面にタングステン（Ｗ）、モリブデン（Mo）等の高融
点金属から成る金属ペーストをスクリーン印刷等の厚膜
手法により印刷塗布し、所定パターンの配線用導体を被
着させる。
そして最後に前記各セラミック生シートを上下に積層
加圧して生積層体を得ると共に、該生積層体を約1500℃
の温度で焼成し、各セラミック生シートと配線用導体と
を連結一体化させることによって製品としての半導体素
子収納用パッケージとなる。
加圧して生積層体を得ると共に、該生積層体を約1500℃
の温度で焼成し、各セラミック生シートと配線用導体と
を連結一体化させることによって製品としての半導体素
子収納用パッケージとなる。
しかし乍ら、この従来の半導体素子収納用パッケージ
は絶縁基体面に設けた多数の外部接続端子がセラミック
生シートに金属ペーストをスクリーン印刷法により印刷
塗布することによって形成されており、該スクリーン印
刷法は金属ペーストの印刷塗布量に大きなバラツキを有
するため形成された各外部接続端子もその厚みに大きな
バラツキを有したものとなる。そのためこの半導体素子
収納用パッケージを外部電気回路基板上に載置し、絶縁
基体底面の外部接続端子と外部電気回路基板の配線導体
部とロウ材を介し接合させ、パッケージ内部の半導体素
子を所定の外部電気回路に接続する場合、絶縁基体底面
の各外部接続端子はその厚みに大きなバラツキを有する
ため厚みが厚い外部接続端子は外部電気回路基板の配線
導体部に当接し、両者強固に接合するものの厚みが薄い
外部接続端子は配線導体部との間に大きな間隙が形成さ
れ、両者の接合が極めて困難となってパッケージ内部に
収容する半導体素子を所定の外部電気回路に確実に接続
することができないという欠点を有していた。
は絶縁基体面に設けた多数の外部接続端子がセラミック
生シートに金属ペーストをスクリーン印刷法により印刷
塗布することによって形成されており、該スクリーン印
刷法は金属ペーストの印刷塗布量に大きなバラツキを有
するため形成された各外部接続端子もその厚みに大きな
バラツキを有したものとなる。そのためこの半導体素子
収納用パッケージを外部電気回路基板上に載置し、絶縁
基体底面の外部接続端子と外部電気回路基板の配線導体
部とロウ材を介し接合させ、パッケージ内部の半導体素
子を所定の外部電気回路に接続する場合、絶縁基体底面
の各外部接続端子はその厚みに大きなバラツキを有する
ため厚みが厚い外部接続端子は外部電気回路基板の配線
導体部に当接し、両者強固に接合するものの厚みが薄い
外部接続端子は配線導体部との間に大きな間隙が形成さ
れ、両者の接合が極めて困難となってパッケージ内部に
収容する半導体素子を所定の外部電気回路に確実に接続
することができないという欠点を有していた。
そこで上記欠点を解消するために絶縁基体底面に被着
形成した多数の外部接続端子を研摩板で研摩し、すべて
の外部接続端子の厚さを均一厚さと成すことが考えられ
る。
形成した多数の外部接続端子を研摩板で研摩し、すべて
の外部接続端子の厚さを均一厚さと成すことが考えられ
る。
しかし乍ら、外部接続端子に研摩板を圧接させ、該研
摩板を移動させることによって外部接続端子を研摩する
場合、絶縁基体の底面に多数の外部接続端子が各々近接
して被着形成されていると研摩板の外部接続端子に対す
る圧接力が最外周部に位置する外部接続端子に対しては
大きく、内側に位置するものに対しては小さくなり、そ
の結果、最外周部に位置する外部接続端子は内側に位置
する外部接続端子より大きく研摩され、各外部接続端子
の厚さにバラツキが生じて上述の欠点は依然として解決
されるものではなかった。
摩板を移動させることによって外部接続端子を研摩する
場合、絶縁基体の底面に多数の外部接続端子が各々近接
して被着形成されていると研摩板の外部接続端子に対す
る圧接力が最外周部に位置する外部接続端子に対しては
大きく、内側に位置するものに対しては小さくなり、そ
の結果、最外周部に位置する外部接続端子は内側に位置
する外部接続端子より大きく研摩され、各外部接続端子
の厚さにバラツキが生じて上述の欠点は依然として解決
されるものではなかった。
（発明の目的） 本発明は上記欠点に鑑み案出されたもので、その目的
は外部接続端子のすべてを外部電気回路基板の所定配線
導体部に確実に接合させることを可能として内部に収容
する半導体素子を外部の所定電気回路に確実に接続する
ことができる半導体素子収納用パッケージの製造方法を
提供することにある。
は外部接続端子のすべてを外部電気回路基板の所定配線
導体部に確実に接合させることを可能として内部に収容
する半導体素子を外部の所定電気回路に確実に接続する
ことができる半導体素子収納用パッケージの製造方法を
提供することにある。
（課題を解決するための手段） 本発明の半導体素子収納用パッケージの製造方法は内
部に半導体素子を収容するための空所を有する絶縁容器
の底面に厚膜手法により多数の外部接続端子と該外部接
続端子群の外周を取り囲むように多数の疑似端子とを被
着形成し、しかる後、前記外部接続端子及び疑似端子を
研摩板により研摩し、すべての外部接続端子を実質的に
同一厚さとすることを特徴とするものである。
部に半導体素子を収容するための空所を有する絶縁容器
の底面に厚膜手法により多数の外部接続端子と該外部接
続端子群の外周を取り囲むように多数の疑似端子とを被
着形成し、しかる後、前記外部接続端子及び疑似端子を
研摩板により研摩し、すべての外部接続端子を実質的に
同一厚さとすることを特徴とするものである。
（実施例） 次に本発明を添付図面に基づき詳細に説明する。
第１図及び第２図に本発明の製造方法によって製作さ
れた半導体素子収納用パッケージの一実施例を示し、１
はアルミナセラミックス等の電気絶縁材料から成る絶縁
基体、２は同じく電気絶縁材料より成る蓋体である。こ
の絶縁基体１と蓋体２とで内部に半導体素子を収容する
絶縁容器３が構成される。
れた半導体素子収納用パッケージの一実施例を示し、１
はアルミナセラミックス等の電気絶縁材料から成る絶縁
基体、２は同じく電気絶縁材料より成る蓋体である。こ
の絶縁基体１と蓋体２とで内部に半導体素子を収容する
絶縁容器３が構成される。
前記絶縁基体１はその上面中央部に半導体素子を収容
するための空所を形成する段状の凹部1aを有しており、
該凹部1a底面には半導体素子４が接着材を介し取着され
る。
するための空所を形成する段状の凹部1aを有しており、
該凹部1a底面には半導体素子４が接着材を介し取着され
る。
また前記絶縁基体１には凹部1a周辺より底面にかけて
導出する配線導体５が設けてあり、該配線導体５の凹部
1a周辺部には半導体素子４の各電極がボンディングワイ
ヤ６を介し電気的に接続され、また絶縁基体１底面に導
出される部位は外部接続端子5aを形成する。
導出する配線導体５が設けてあり、該配線導体５の凹部
1a周辺部には半導体素子４の各電極がボンディングワイ
ヤ６を介し電気的に接続され、また絶縁基体１底面に導
出される部位は外部接続端子5aを形成する。
前記外部接続端子5aは内部に収容する半導体素子４を
外部の電気回路に接続する作用を為し、外部接続端子5a
を外部電気回路基板の配線導体部に半田等のロウ材を介
し取着することによって内部に収容する半導体素子４は
配線導体５及び外部接続端子5aを介して外部電気回路に
接続されることとなる。
外部の電気回路に接続する作用を為し、外部接続端子5a
を外部電気回路基板の配線導体部に半田等のロウ材を介
し取着することによって内部に収容する半導体素子４は
配線導体５及び外部接続端子5aを介して外部電気回路に
接続されることとなる。
尚、前記配線導体５及び外部接続端子5aはその露出す
る外表面にニッケル（Ni）、金（Au）等の耐蝕性に優
れ、且つ良導電性である金属をメッキにより被着してお
くと配線導体５及び外部接続端子5aの酸化腐蝕を有効に
防止することが可能となると共に、外部接続端子5aを外
部電気回路基板の配線導体部に半田等のロウ材を介し接
続する際、その接合を強固となすことができる。そのた
め配線導体５及び外部接続端子5aはその露出する外表面
にニッケル（Ni）、金（Au）等の金属を被着させておく
ことが好ましい。
る外表面にニッケル（Ni）、金（Au）等の耐蝕性に優
れ、且つ良導電性である金属をメッキにより被着してお
くと配線導体５及び外部接続端子5aの酸化腐蝕を有効に
防止することが可能となると共に、外部接続端子5aを外
部電気回路基板の配線導体部に半田等のロウ材を介し接
続する際、その接合を強固となすことができる。そのた
め配線導体５及び外部接続端子5aはその露出する外表面
にニッケル（Ni）、金（Au）等の金属を被着させておく
ことが好ましい。
かくして、前記絶縁基体１の凹部1a底面に半導体素子
４を接着材を介し取着するとともに半導体素子４の各電
極を配線導体５にボンディングワイヤ６を介して電気的
に接続させ、しかる後、絶縁基体１の上面に蓋体２をガ
ラス、樹脂等の封止部材により取着し、絶縁容器３の内
部を機密に封止することによって最終製品である半導体
装置となる。
４を接着材を介し取着するとともに半導体素子４の各電
極を配線導体５にボンディングワイヤ６を介して電気的
に接続させ、しかる後、絶縁基体１の上面に蓋体２をガ
ラス、樹脂等の封止部材により取着し、絶縁容器３の内
部を機密に封止することによって最終製品である半導体
装置となる。
またこの半導体装置は、表面に予め半田等のロウ材が
取着されている外部電気回路基板７の配線導体部7a上に
外部接続端子5aが当接するように載置され、配線導体部
7aと外部接続端子5aとをロウ接することによって外部電
気回路基板７に取着搭載される。
取着されている外部電気回路基板７の配線導体部7a上に
外部接続端子5aが当接するように載置され、配線導体部
7aと外部接続端子5aとをロウ接することによって外部電
気回路基板７に取着搭載される。
次に本発明の半導体素子収納用パッケージにかかる絶
縁基体の製造方法について第３図に示す実施例に基づき
説明する。
縁基体の製造方法について第３図に示す実施例に基づき
説明する。
まず第３図（ａ）に示す如く３枚のセラミック生シー
ト10を準備し、、各セラミック生シート10に半導体素子
を収容するための貫通孔10aと配線用の導体を充填する
ためのスルーホール10bを生成する。
ト10を準備し、、各セラミック生シート10に半導体素子
を収容するための貫通孔10aと配線用の導体を充填する
ためのスルーホール10bを生成する。
前記セラミック生シートは、例えばアルミナ（Al
2O3）、シリカ（SiO2）、マグネシア（MgO）、カルシア
（CaO）等のセラミックス原料粉末に適当な有機溶剤、
溶媒を添加混合して泥漿物を作り、これを従来周知のド
クターブレード法によりシート状となすことによって形
成される。
2O3）、シリカ（SiO2）、マグネシア（MgO）、カルシア
（CaO）等のセラミックス原料粉末に適当な有機溶剤、
溶媒を添加混合して泥漿物を作り、これを従来周知のド
クターブレード法によりシート状となすことによって形
成される。
また前記貫通孔10a及びスルーホール10Bは従来周知の
打ち抜き加工法を採用することにより各セラミック生シ
ート10の所定位置、所定形状に形成される。
打ち抜き加工法を採用することにより各セラミック生シ
ート10の所定位置、所定形状に形成される。
次に第３図（ｂ）に示す如く、前記各セラミック生シ
ート10の上下面及びスルーホール10b内に配線用の導体1
1を被着充填させる。
ート10の上下面及びスルーホール10b内に配線用の導体1
1を被着充填させる。
前記配線用導体11はタングステン（Ｗ）、モリブテン
（Mo）、マンガン（Mn）等の高融点金属より成り、該高
融点金属粉末に適当な有機溶剤、溶媒を添加混合して得
た金属ペーストをスクリーン印刷等の厚膜手法を採用す
ることによって各セラミック生シート10の上下面及びス
ルーホール10b内に被着充填される。
（Mo）、マンガン（Mn）等の高融点金属より成り、該高
融点金属粉末に適当な有機溶剤、溶媒を添加混合して得
た金属ペーストをスクリーン印刷等の厚膜手法を採用す
ることによって各セラミック生シート10の上下面及びス
ルーホール10b内に被着充填される。
そして次に第３図（ｃ）に示す如く、前記各セラミッ
クス生シート10の各々を積層し、加圧して生積層体14と
成すと共に、該生積層体14の底面に多数の外部接続端子
用パッド12と該外部接続端子用パッド12の一群を取り囲
むように多数の疑似端子用パッド13を被着させる。
クス生シート10の各々を積層し、加圧して生積層体14と
成すと共に、該生積層体14の底面に多数の外部接続端子
用パッド12と該外部接続端子用パッド12の一群を取り囲
むように多数の疑似端子用パッド13を被着させる。
尚、前記外部接続端子用パッド12及び疑似端子用パッ
ド13は前述の配線用導体11と同質の材料から成り、スク
リーン印刷法等の厚膜手法により生積層体14の底面に被
着形成され、外部接続端子用パッド12はその一部が配線
用導体11と電気的導通をもつようになっている。
ド13は前述の配線用導体11と同質の材料から成り、スク
リーン印刷法等の厚膜手法により生積層体14の底面に被
着形成され、外部接続端子用パッド12はその一部が配線
用導体11と電気的導通をもつようになっている。
また前記生積層体14を得る際の加圧圧力は50〜150kg/
cm2の圧力が好適であり、加圧圧力を50〜150kg/cm2とす
ると生積層体14に大きな変形をきたすことなく各セラミ
ック生シート10を密着性良く接合させることができる。
cm2の圧力が好適であり、加圧圧力を50〜150kg/cm2とす
ると生積層体14に大きな変形をきたすことなく各セラミ
ック生シート10を密着性良く接合させることができる。
更に各セラミック生シート10を積層し、加圧して生積
層体14を得る際、各セラミック生シート10の温度を50〜
100℃としておくと各セラミック生シート10の密着性を
より優れたものとなすことができ、生積層体14を得る際
には各セラミック生シート10を50〜100℃の温度に加熱
しておくことが好ましい。
層体14を得る際、各セラミック生シート10の温度を50〜
100℃としておくと各セラミック生シート10の密着性を
より優れたものとなすことができ、生積層体14を得る際
には各セラミック生シート10を50〜100℃の温度に加熱
しておくことが好ましい。
前記生積層体14はまた還元雰囲気中、約1500℃の温度
で焼成され、各セラミック生シート10と配線用導体11、
外部接続端子用パッド12及び疑似端子用パッド13と焼結
一体化させることによって内部に配線導体５を、底面に
外部接続端子5a及び疑似端子８を有する接続基体１とな
る。この絶縁基体１底面に被着形成された外部接続端子
5aは内部に収容する半導体素子を外部の電気回路に接続
する際、接続端子として作用する。
で焼成され、各セラミック生シート10と配線用導体11、
外部接続端子用パッド12及び疑似端子用パッド13と焼結
一体化させることによって内部に配線導体５を、底面に
外部接続端子5a及び疑似端子８を有する接続基体１とな
る。この絶縁基体１底面に被着形成された外部接続端子
5aは内部に収容する半導体素子を外部の電気回路に接続
する際、接続端子として作用する。
そして最後に前記絶縁基体１底面に被着形成した外部
接続端子5a及び疑似端子８を第３図（ｄ）に示す如く、
研摩板15によって研摩し、すべての外部接続端子5aの厚
みを実質的に同一厚さとすることによって製品としての
絶縁基体となる。
接続端子5a及び疑似端子８を第３図（ｄ）に示す如く、
研摩板15によって研摩し、すべての外部接続端子5aの厚
みを実質的に同一厚さとすることによって製品としての
絶縁基体となる。
前記外部接続端子5a及び疑似端子８の研摩は外部接続
端子5a及び疑似端子８に研摩板15を圧接させ、該研摩板
15を移動させることによって行われる。
端子5a及び疑似端子８に研摩板15を圧接させ、該研摩板
15を移動させることによって行われる。
尚、この場合、研摩板15の圧接力は外部接続端子5a及
び疑似端子８の各々が絶縁基体１底面に近接して被着形
成されているため最外周部に位置する疑似端子８に対し
ては大きく、該疑似端子８の内側にあるすべての外部接
続端子5aに対しては略均等の小さなものとなり、その結
果、疑似端子８は研摩板15により大きく研摩され厚さが
薄くなるものの各外部接続端子5aは研摩が均等となって
すべてが実質的に同一厚さとなる。
び疑似端子８の各々が絶縁基体１底面に近接して被着形
成されているため最外周部に位置する疑似端子８に対し
ては大きく、該疑似端子８の内側にあるすべての外部接
続端子5aに対しては略均等の小さなものとなり、その結
果、疑似端子８は研摩板15により大きく研摩され厚さが
薄くなるものの各外部接続端子5aは研摩が均等となって
すべてが実質的に同一厚さとなる。
前記外部接続端子5aはそのすべてが研摩により実質的
に同一厚さとなっていることから絶縁基体１を外部電気
回路基板上に載置した場合、絶縁基体１底面に設けた外
部接続端子5aはすべて外部電気回路基板の配線導体部に
当接することとなり、外部接続端子のすべてを外部電気
回路基板の配線導体部に強固に接合させることが可能と
なる。
に同一厚さとなっていることから絶縁基体１を外部電気
回路基板上に載置した場合、絶縁基体１底面に設けた外
部接続端子5aはすべて外部電気回路基板の配線導体部に
当接することとなり、外部接続端子のすべてを外部電気
回路基板の配線導体部に強固に接合させることが可能と
なる。
また疑似端子８はその厚さが薄くなっていることから
絶縁基体１を外部電気回路基板上に載置した場合、疑似
端子８が外部電気回路基板に設けた配線導体部に接触す
ることはなく、疑似端子８による配線導体部の短絡等は
皆無であり疑似端子８が外部電気回路に悪影響を与える
ことはない。
絶縁基体１を外部電気回路基板上に載置した場合、疑似
端子８が外部電気回路基板に設けた配線導体部に接触す
ることはなく、疑似端子８による配線導体部の短絡等は
皆無であり疑似端子８が外部電気回路に悪影響を与える
ことはない。
（発明の効果） 本発明の半導体素子収納用パッケージの製造方法によ
れば、半導体素子を収容する絶縁容器の底面に多数の外
部接続端子と該外部接続端子群の外周を取り囲むように
多数の疑似端子を被着形成し、しかる後、前記外部接続
端子及び疑似端子を研摩板により研摩し、すべての外部
接続端子を実質的に同一厚さとしたことから絶縁容器を
外部電気回路基板上に載置した場合、絶縁容器底面の外
部接続端子はすべて外部電気回路基板の配線導体部に当
接し、これによって外部接続端子のすべてを外部電気回
路基板の配線導体部に強固に接合させることが可能とな
る。
れば、半導体素子を収容する絶縁容器の底面に多数の外
部接続端子と該外部接続端子群の外周を取り囲むように
多数の疑似端子を被着形成し、しかる後、前記外部接続
端子及び疑似端子を研摩板により研摩し、すべての外部
接続端子を実質的に同一厚さとしたことから絶縁容器を
外部電気回路基板上に載置した場合、絶縁容器底面の外
部接続端子はすべて外部電気回路基板の配線導体部に当
接し、これによって外部接続端子のすべてを外部電気回
路基板の配線導体部に強固に接合させることが可能とな
る。
よって本発明の製造方法によって製作された半導体素
子収納用パッケージは内部に収容する半導体素子の所定
の外部電気回路に正確、確実に接続することができる。
子収納用パッケージは内部に収容する半導体素子の所定
の外部電気回路に正確、確実に接続することができる。
【図面の簡単な説明】 第１図は本発明の製造方法によって製作した半導体素子
収納用パッケージの断面図、第２図は第１図に示すパッ
ケージの底面図、第３図（ａ）（ｂ）（ｃ）（ｄ）は第
１図に示すパッケージの製造方法を説明するための各工
程毎の断面図、第４図は従来の半導体素子収納用パッケ
ージの断面図である。 １……絶縁基体、1a……凹部 ２……蓋体、３……絶縁容器 ５……配線導体、5a……外部接続端子
収納用パッケージの断面図、第２図は第１図に示すパッ
ケージの底面図、第３図（ａ）（ｂ）（ｃ）（ｄ）は第
１図に示すパッケージの製造方法を説明するための各工
程毎の断面図、第４図は従来の半導体素子収納用パッケ
ージの断面図である。 １……絶縁基体、1a……凹部 ２……蓋体、３……絶縁容器 ５……配線導体、5a……外部接続端子
Claims (1)
- 【請求項１】内部に半導体素子を収容するための空所を
有する絶縁容器の底面に厚膜手法により多数の外部接続
端子と該外部接続端子群の外周を取り囲むように多数の
疑似端子とを被着形成し、しかる後、前記外部接続端子
及び疑似端子を研摩板により研摩し、すべての外部接続
端子を実質的に同一厚さとすることを特徴とする半導体
素子収納用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4897890A JP2789369B2 (ja) | 1990-02-27 | 1990-02-27 | 半導体素子収納用パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4897890A JP2789369B2 (ja) | 1990-02-27 | 1990-02-27 | 半導体素子収納用パッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03250647A JPH03250647A (ja) | 1991-11-08 |
| JP2789369B2 true JP2789369B2 (ja) | 1998-08-20 |
Family
ID=12818344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4897890A Expired - Fee Related JP2789369B2 (ja) | 1990-02-27 | 1990-02-27 | 半導体素子収納用パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2789369B2 (ja) |
-
1990
- 1990-02-27 JP JP4897890A patent/JP2789369B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03250647A (ja) | 1991-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
| JP2789369B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2001102502A (ja) | イメージセンサ素子収納用パッケージ | |
| JP3716124B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181014B2 (ja) | 半導体素子収納用パッケージ | |
| JPH03167867A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JPH1074856A (ja) | 半導体素子収納用パッケージ | |
| JP2728583B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JPH04216654A (ja) | 半導体素子収納用パッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |