JP3716124B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3716124B2 JP3716124B2 JP6366999A JP6366999A JP3716124B2 JP 3716124 B2 JP3716124 B2 JP 3716124B2 JP 6366999 A JP6366999 A JP 6366999A JP 6366999 A JP6366999 A JP 6366999A JP 3716124 B2 JP3716124 B2 JP 3716124B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor element
- thickness
- package
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Led Device Packages (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子を収容するための半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは一般に、酸化アルミニウム質焼結体等の電気絶縁材料から成り、その上面略中央部に、内壁面に段差部を設けた半導体素子を収容するための凹部を有する絶縁基体と、一端が前記段差部に露出し、他端が絶縁基体の内部を介して外表面に導出されている半導体素子の各電極が接続される配線層と、前記配線層に銀ロウ等のロウ材を介して取着された外部リードピン端子と、蓋体とから構成されており、絶縁基体の凹部底面に半導体素子をガラス、樹脂等の接合材を介して接合固定するとともに半導体素子の各電極を凹部内壁面の段差部に露出する所定の配線層にボンディングワイヤを介して電気的に接続し、最後に絶縁基体上面に蓋体をガラス、樹脂等の封止部材により接合させ、絶縁基体と蓋体とから成る容器内部に半導体素子を気密に収容することによって最終製品としての半導体装置となる。
【0003】
なお、前記配線層は、電気抵抗を低くして電気信号の伝達損失を小さくするために通常、厚みが20〜30μm程度に厚く形成されており、またその露出表面には、酸化腐蝕の防止やボンディングワイヤの接続性を良好とするためにニッケル、金等のめっき層が1μm〜20μmの厚みに被着形成されている。
【0004】
かかる半導体素子収納用パッケージの配線層を有する絶縁基体は、一般に、セラミックスの積層技術及びスクリーン印刷等の厚膜形成技術、および電気めっき法、無電解めっき法等のめっき法を採用することによって製作されており、具体的には以下の方法によって製作される。
【0005】
即ち、
(1)まず、酸化アルミニウム(Al2 O3 )、酸化珪素(SiO2 )、酸化マグネシウム(MgO)、酸化カルシウム(CaO)等から成るセラミックス原料粉末に有機溶剤、溶媒を添加混合して泥漿物を作り、次にこれを従来周知のドクターブレード法やカレンダーロール法等によりシート状に形成して複数枚のセラミックグリーンシート(セラミック生シート)を得る。そして各セラミックグリーンシートの所定位置に打ち抜き加工により内壁面に段差部を有する凹部を形成するための開口を形成する。
【0006】
(2)次に、前記セラミックグリーンシートの表面に、タングステンやモリブデン粉末に有機溶剤、溶媒を添加混合して得た金属ペーストをスクリーン印刷法により所定パターンに、かつ20μm〜30μmの厚みに印刷塗布する。
【0007】
(3)次に、前記金属ペーストを印刷塗布した各セラミックグリーンシートを上下に積層するとともに還元雰囲気中、約1600℃の温度で焼成し、セラミックグリーンシートと所定パターンに印刷塗布されている金属ペーストとを焼結一体化することによって、上面略中央部に内壁面に段差部を有する凹部と、一端が前記段差部に露出し、他端が外表面に導出されている厚さ20μm〜30μmの配線層とを有する絶縁基体を形成する。
【0008】
(4)そして最後に、前記配線層のうち露出している表面に、例えば、電気めっき法によりニッケル、金を順次、被着させて厚さ1μm〜20μmのめっき層を形成し、これによって半導体素子収納用パッケージの絶縁基体が完成する。
【0009】
【発明が解決しようとする課題】
しかしながら、近年、半導体素子は高密度化・高集積化が急激に進み、電極数が大幅に増大してきており、これに伴って、半導体素子の各電極がボンディングワイヤを介して接続される半導体素子収納用パッケージの配線層数も大幅に増大し、隣接する配線層間の間隔を100μm程度の狭いものにすることが要求されるようになってきた。そのためセラミックグリーンシートに金属ペーストを隣接間隔100μm、厚み20μm〜30μmにスクリーン印刷し、隣接間隔が100μmの配線層を形成した場合、印刷された金属ペーストは厚みが厚いために大きなニジミが発生し、隣接間隔が約40μm〜60μm、場所によってはニジミのバラツキにより数μm程という極めて狭いものとなり、焼成後、各配線層の露出面にニッケル、金等のめっき層を1μm〜20μmの厚みに被着形成すると隣接する配線層の露出面に被着されためっき層が互いに接触し、隣接する配線層間が電気的に短絡して半導体素子収納用パッケージとしての機能が喪失するという欠点を有していた。
【0010】
本発明は上記欠点に鑑み案出されたもので、その目的は隣接する配線層間の電気的絶縁を維持し、半導体素子の各電極を所定の外部電気回路に正確、かつ確実に電気的接続することができる半導体素子収納用パッケージを提供することにある。
【0011】
【課題を解決するための手段】
本発明は、内壁面に段差部を設けた半導体素子を収容するための凹部を有する絶縁基体と、一端が前記段差部に露出し、他端が絶縁基体の内部を介して外表面に導出されている半導体素子の電極が接続される配線層と、前記絶縁基体に接合され前記凹部を塞ぐ蓋体とから成る半導体素子収納用パッケージであって、前記配線層のうち前記段差部に露出する領域の厚みが10μm乃至15μmで隣接間隔が80μm乃至100μm、絶縁基体内部に位置する領域の厚みが20μm乃至30μmで隣接間隔が40μm乃至60μmであるとともに各々の配線層間には絶縁基体の一部が位置することを特徴とするものである。
【0012】
本発明の半導体素子収納用パッケージによれば、半導体素子を収容する凹部の内壁面の段差部に露出する領域の配線層厚みを10μm乃至15μmの薄いものとしたことからこれを金属ペーストをスクリーン印刷により被着させて形成する際、印刷された金属ペーストは厚みが薄いため大きなニジミを発生することはなく、その結果、隣接間隔は約80μm〜100μmと広いものとなり、焼成後、露出面にニッケル、金等のめっき層を1μm〜20μmの厚みに被着形成しても隣接する配線層の露出面に被着されためっき層が互いに接触ることはなく、隣接する配線層間の電気的絶縁が維持され、これによって配線層を介して半導体素子の各電極を所定の外部電気回路に正確、かつ確実に接続することが可能となる。また本発明の半導体素子収納用パッケージによれば、配線層のうち絶縁基体内部に位置する領域の厚みを20μm乃至30μmと厚くしたことから配線層の電気抵抗を低く抑えることができ、その結果、配線層に電気信号を伝達させた場合、配線層における電気信号の伝達損失が極めて小さなものとなり、半導体素子と外部電気回路との間で電気信号の正確な授受が可能となる。
【0013】
更に前記絶縁基体内部に位置する厚みが20μm乃至30μmと厚い配線層は、金属ペーストをスクリーン印刷により被着させて形成する際、印刷された金属ペーストは厚みが厚いため大きなニジミを発生し、隣接間隔が約40μm〜60μm、場所によってはニジミのバラツキにより数μm程という極めて狭いものとなるが、金属ペーストを印刷塗布したセラミックグリーンシートを上下に積層するとともに還元雰囲気中、約1600℃の温度で焼成し、配線層を有する絶縁基体となした際、各々の配線層間には絶縁基体の一部が位置することとなって隣接する配線層間の電気的絶縁が維持され、その結果、配線層を介して半導体素子の各電極を所定の外部電気回路に正確、かつ確実に接続することが可能となる。
【0014】
【発明の実施の形態】
次に、本発明を添付図面に基づき詳細に説明する。
図1及び図2は本発明の半導体素子収納用パッケージの一実施例を示し、1は絶縁基体、2は蓋体である。この絶縁基体1と蓋体2とで半導体素子3を収容するための容器が構成される。
【0015】
前記絶縁基体1はその上面に半導体素子3を収容するための空所を形成する凹部1aが設けてあり、該凹部1a底面には半導体素子3が載置され、ガラス、樹脂、ロウ材等の接着材を介して接着固定される。
【0016】
前記絶縁基体1は酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、ガラスセラミックス焼結体等のセラミック材料から成り、例えば、酸化アルミニウム質焼結体で形成されている場合には、まず、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に適当な有機バインダー、溶剤等を添加混合して泥漿物を作るとともに該泥漿物をドクターブレード法やカレンダーロール法等によりシート状に成形して複数のセラミックグリーンシート(セラミック生シート)を得、次に、前記セラミックグリーンシートの一部に凹部1aを形成するための開口を適当な打ち抜き加工によって形成し、最後に前記セラミックグリーンシートを所定の位置関係に上下に積層するとともに約1600℃の高温で焼成することによって製作される。
【0017】
また前記絶縁基体1は凹部1aの内壁面に段差部1bを有するとともに該段差部1bから下面にかけて複数個の配線層5が形成されており、配線層5のうち段差部1b上に位置する領域には半導体素子3の各電極がボンディングワイヤ4を介して電気的に接続され、また絶縁基体1の下面に導出された部位には外部電気回路と接続される外部リードピン端子6が銀ロウ等のロウ材を介してロウ付け取着される。
【0018】
前記配線層5は半導体素子3の各電極を外部電気回路に接続する際の導電路として作用し、タングステン、モリブデン、マンガン等の金属粉末により形成されている。
【0019】
前記配線層5は、例えば、タングステン、モリブデン、マンガン等の金属粉末に適当な有機溶剤、溶媒を添加混合して金属ペーストを得、該金属ペーストを焼成によって絶縁基体1となるセラミックグリーンシートに予めスクリーン印刷法により所定パターンに印刷塗布しておくことによつて絶縁基体1の段差部1b上から絶縁基体1の下面にかけて所定パターンに形成される。
【0020】
また前記配線層5は段差部1b上に露出する領域の厚みが10μm乃至15μm、絶縁基体1の内部に位置する領域の厚みが20μm乃至30μmとなっている。
【0021】
前記配線層5は、段差部1b上に露出する領域の厚みが10μm乃至15μmと薄いことからセラミックグリーンシートに金属ペーストをスクリーン印刷法により被着させることによって形成する際、印刷された金属ペーストは厚みが薄いため大きなニジミを発生することはなく、その結果、隣接間隔は約80μm〜100μmと広いものとなり、焼成後、露出面に後述するニッケル、金等のめっき層7を1μm〜20μmの厚みに被着形成させた場合、隣接する配線層5の露出面に被着されためっき層7が互いに接触することはなく、隣接する配線層5間の電気的絶縁が維持され、これによって配線層5を介して半導体素子3の各電極を所定の外部電気回路に正確、かつ確実に接続することが可能となる。
【0022】
また前記配線層5は絶縁基体1の内部に位置する領域の厚みが20μm乃至30μmであり、絶縁基体1の内部に位置する領域の配線層5の厚みが厚いことから配線層5の電気抵抗を低く抑えることができ、その結果、配線層5に電気信号を伝達させた場合、配線層5における電気信号の伝達損失が極めて小さなものとなり、半導体素子3と外部電気回路との間で電気信号の正確な授受が可能となる。
【0023】
更に前記絶縁基体1の内部に位置する厚みが20μm乃至30μmと厚い配線層5は、金属ペーストをセラミックグリーンシートにスクリーン印刷法により被着させることによって形成する際、印刷された金属ペーストは厚みが厚いため大きなニジミを発生し、隣接間隔が約40μm〜60μm、場所によってはニジミのバラツキにより数μm程という極めて狭いものとなるが、かかる配線層5は隣接間に絶縁基体1の一部が入り込むため各々の配線層5はその電気的絶縁が確実に維持され、各配線層5を介して半導体素子3の各電極を所定の外部電気回路に正確、かつ確実に接続することができる。
【0024】
なお、前記配線層5は、例えば、セラミックグリーンシートの上面にまず金属ペーストを隣接間隔が100μm、厚みが10乃至20μmとなるようにスクリーン印刷法により印刷塗布し、次に絶縁基体1の内部となる領域に印刷塗布された金属ペースト上に再度、金属ペーストをスクリーン印刷法により10μm〜15μmの厚さに印刷塗布することによって絶縁基体1の段差部1b上に露出する領域は10μm乃至15μmの厚みに、絶縁基体1の内部に位置する領域は20μm乃至30μmの厚みに形成される。
【0025】
また前記配線層5は絶縁基体1に設けた凹部1a内壁面の段差部1bに露出する領域の厚みが10μm未満となると配線層5の電気抵抗が大きくなり、配線層5を介して半導体素子3と外部電気回路との間で電気信号の授受を行わせた際、配線層5で電気信号が大きく伝達損失し、外部電気回路より半導体素子3に、或いは、半導体素子3より外部電気回路に電気信号を正確に伝達させることができなくなり、また15μmを超えるとセラミックグリーンシートに金属ペーストをスクリーン印刷法により印刷塗布することによって形成する際、印刷された金属ペーストに大きなニジミが発生して隣接間隔が狭いものとなり、焼成後、ニッケル、金等のめっき層7を1μm〜20μmの厚みに被着形成すると隣接する配線層5間が電気的に短絡してしまう。従って、前記配線層5は絶縁基体1に設けた凹部1a内壁面の段差部1bに露出する領域の厚みが10μm乃至20μmの範囲に特定される。
【0026】
更に前記配線層5は絶縁基体1の内部に位置する領域の厚みが20μm未満となると配線層5の電気抵抗が大きくなり、配線層5を介して半導体素子3と外部電気回路との間で電気信号の授受を行わせた際、配線層5で電気信号が大きく伝達損失し、外部電気回路より半導体素子3に、或いは、半導体素子3より外部電気回路に電気信号を正確に伝達させることができなくなり、また30μmを超えるとセラミックグリーンシートに金属ペーストをスクリーン印刷法により印刷塗布することによって形成する際、印刷された金属ペーストに極めて大きなニジミが発生して隣接する配線層5が電気的に短絡してしまう。従って、前記配線層5は絶縁基体1の内部に位置する領域の厚みが20μm乃至30μmの範囲に特定される。
前記配線層5は更に絶縁基体1に設けた凹部1a内壁面の段差部1bに露出する領域がニッケル及び金からなるめっき層7で被覆されており、該めっき層7によって配線層5の露出面の酸化腐蝕が有効に防止されるとともに配線層5へのボンディングワイヤ4の接続が良好となっている。
【0027】
前記めっき層7は電解めっき法や無電解めっき法を採用することによって形成され、例えば、ニッケルのめっき層は0.5μm乃至15μmの厚みに、金のめっき層は0.5μm乃至5μmの厚みに形成される。
【0028】
前記絶縁基体1に設けた凹部1a内壁面の段差部1bに露出する配線層5にニッケル及び金からなるめっき層7を形成した場合、絶縁基体1に設けた凹部1a内壁面の段差部1bに露出する配線層5はその厚みが10μm乃至15μmと薄く、隣接間隔が約80μm〜100μmと広いことからめっき層7の厚みが1μm乃至20μmであるとしても隣接する配線層5の露出面に形成されためっき層7が互いに接触することはなく、隣接する配線層5間の電気的絶縁を確実に維持することができる。
【0029】
また一方、前記絶縁基体1はその下面に導出する配線層5の一端に外部リードピン端子6が銀ロウ等のロウ材を介してロウ付けされており、該外部リードピン端子6は外部電気回路に半田等を介して接続され、これによって半導体素子3はその各電極がボンディングワイヤ4、配線層5及び外部リードピン端子6を介して外部電気回路に接続されることとなる。
【0030】
前記外部リードピン端子6は鉄−ニッケル合金や鉄−ニッケル−コバルト合金、銅、銅を主成分とする合金等の金属材料により形成され、例えば、鉄−ニッケル−コバルト合金等のインゴット(塊)に圧延加工法や切断加工等、従来周知の金属加工法を施すことによって所定の形状に成形される。
【0031】
なお、前記外部リードピン端子6はその露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材と濡れ性の良い金属から成るめっき層(図示せず)を電気めっき法や無電解めっき法等のめっき法により1μm乃至20μmの厚みに被着させておくと外部リードピン端子6の酸化腐蝕が有効に防止されるとともに外部リードピン端子6を外部電気回路に半田等を介して極めて強固に接続することが可能となる。従って、前記外部リードピン端子6はその露出する表面にニッケル、金等の耐蝕性に優れ、かつロウ材と濡れ性の良い金属から成るめっき層をめっき法により1μm乃至20μmの厚みに被着させておくことが好ましい。
【0032】
かくしてこの半導体素子収納用パッケージによれば、絶縁基体1の凹部1a底面に半導体素子3をガラスや樹脂、ロウ材等から成る接着材を介して接着固定するとともに半導体素子3の各電極をボンディングワイヤ4を介して凹部1a内壁面の段差部1bに露出する配線層5の一端に電気的に接続させ、最後に絶縁基体1の上面に蓋体2をロウ材やガラス、樹脂等から成る封止部材を介して接合させ、絶縁基体1と蓋体2とから成る容器内部に半導体素子3を気密に収容することによって最終製品としての半導体装置となる。
【0033】
なお、前記絶縁基体1の凹部1aを塞ぐ蓋体2は、酸化アルミニウム質焼結体やムライト質焼結体、窒化アルミニウム質焼結体等の電気絶縁材料、或いは鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末を従来周知のプレス成形法を採用することによって成形するとともにこれを約1500℃の温度で焼成することによって形成される。
【0034】
また、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば、上述の実施例では配線層5の一端を絶縁基体1の下面に導出したがこれを絶縁基体の側面等に導出してもよい。
【0035】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、半導体素子を収容する凹部の内壁面の段差部に露出する領域の配線層厚みを10μm乃至15μmの薄いものとしたことからこれを金属ペーストをスクリーン印刷により被着させて形成する際、印刷された金属ペーストは厚みが薄いため大きなニジミを発生することはなく、その結果、隣接間隔は約80μm〜100μmと広いものとなり、焼成後、露出面にニッケル、金等のめっき層を1μm〜20μmの厚みに被着形成しても隣接する配線層の露出面に被着されためっき層が互いに接触することはなく、隣接する配線層間の電気的絶縁が維持され、これによって配線層を介して半導体素子の各電極を所定の外部電気回路に正確、かつ確実に接続することが可能となる。
【0036】
また本発明の半導体素子収納用パッケージによれば、配線層のうち絶縁基体内部に位置する領域の厚みを20μm乃至30μmと厚くしたことから配線層の電気抵抗を低く抑えることができ、その結果、配線層に電気信号を伝達させた場合、配線層における電気信号の伝達損失が極めて小さなものとなり、半導体素子と外部電気回路との間で電気信号の正確な授受が可能となる。
【0037】
更に前記絶縁基体内部に位置する厚みが20μm乃至30μmと厚い配線層は、金属ペーストをスクリーン印刷により被着させて形成する際、印刷された金属ペーストは厚みが厚いため大きなニジミを発生し、隣接間隔が約40μm〜60μm、場所によってはニジミのバラツキにより数μm程という極めて狭いものとなるが、金属ペーストを印刷塗布したセラミックグリーンシートを上下に積層するとともに還元雰囲気中、約1600℃の温度で焼成し、配線層を有する絶縁基体となした際、各々の配線層間には絶縁基体の一部が位置することとなって隣接する配線層間の電気的絶縁が維持され、その結果、配線層を介して半導体素子の各電極を所定の外部電気回路に正確、かつ確実に接続することが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの要部拡大断面図である。
【符号の説明】
1・・・・絶縁基体
1a・・・凹部
1b・・・段差部
2・・・・蓋体
3・・・・半導体素子
5・・・・配線層
6・・・・外部リードピン端子
7・・・・めっき層
Claims (1)
- 内壁面に段差部を設けた半導体素子を収容するための凹部を有する絶縁基体と、一端が前記段差部に露出し、他端が絶縁基体の内部を介して外表面に導出されている半導体素子の電極が接続される配線層と、前記絶縁基体に接合され前記凹部を塞ぐ蓋体とから成る半導体素子収納用パッケージであって、前記配線層のうち前記段差部に露出する領域の厚みが10μm乃至15μmで隣接間隔が80μm乃至100μm、絶縁基体内部に位置する領域の厚みが20μm乃至30μmで隣接間隔が40μm乃至60μmであるとともに各々の配線層間には絶縁基体の一部が位置することを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6366999A JP3716124B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6366999A JP3716124B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000260896A JP2000260896A (ja) | 2000-09-22 |
JP3716124B2 true JP3716124B2 (ja) | 2005-11-16 |
Family
ID=13236000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6366999A Expired - Fee Related JP3716124B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3716124B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4540500B2 (ja) * | 2004-08-26 | 2010-09-08 | 京セラ株式会社 | 配線基板 |
JP2011099911A (ja) * | 2009-11-04 | 2011-05-19 | Sumitomo Electric Ind Ltd | 光モジュール |
EP3605620B1 (en) * | 2017-03-21 | 2024-05-29 | LG Innotek Co., Ltd. | Semiconductor element package |
-
1999
- 1999-03-10 JP JP6366999A patent/JP3716124B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000260896A (ja) | 2000-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3716124B2 (ja) | 半導体素子収納用パッケージ | |
JP2001035959A (ja) | 半導体素子収納用パッケージ | |
JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
JP3464138B2 (ja) | 電子部品収納用パッケージ | |
JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
JPH05275608A (ja) | 半導体素子収納用パッケージ | |
JPH0744021Y2 (ja) | 半導体素子収納用パッケ−ジ | |
JP2003224222A (ja) | 半導体素子収納用パッケージ | |
JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
JP3145614B2 (ja) | セラミック配線基板 | |
JP3464143B2 (ja) | 電子部品収納用パッケージ | |
JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
JP2789369B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JPH0922957A (ja) | 半導体素子収納用パッケージ | |
JP2000340704A (ja) | 半導体素子収納用パッケージ | |
JP3462072B2 (ja) | 電子部品収納用容器 | |
JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
JPH10190227A (ja) | 多層セラミック配線基板 | |
JP2005072465A (ja) | セラミック容器およびそれを用いたタンタル電解コンデンサ | |
JPH05326748A (ja) | 半導体素子収納用パッケージ | |
JPH0685137A (ja) | 半導体素子収納用パッケージの製造方法 | |
JPH0888449A (ja) | セラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |