JP2001035959A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2001035959A JP2001035959A JP20647499A JP20647499A JP2001035959A JP 2001035959 A JP2001035959 A JP 2001035959A JP 20647499 A JP20647499 A JP 20647499A JP 20647499 A JP20647499 A JP 20647499A JP 2001035959 A JP2001035959 A JP 2001035959A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- semiconductor element
- metallized wiring
- thickness
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】絶縁基体と電源用メタライズ配線層、接地用メ
タライズ配線層との焼成収縮の相違に起因して発生する
応力によって絶縁基体の機械的強度が劣化する。 【解決手段】絶縁基体１と蓋体２とから成り、内部に半
導体素子３を収容するための空所を有する半導体素子収
納用パッケージであって、前記絶縁基体１内に、該絶縁
基体１の横断面方向の略全域にわたって半導体素子３の
電源電極及び接地電極が接続される厚さが１５μｍ乃至
３０μｍの電源用メタライズ配線層７ａと接地用メタラ
イズ配線層７ｂを形成するとともに、該電源用メタライ
ズ配線層７ａ及び接地用メタライズ配線層７ｂの外周部
の厚みを各々のメタライズ配線層７ａ、７ｂの厚みに対
して１／２以下の薄いものにした。
タライズ配線層との焼成収縮の相違に起因して発生する
応力によって絶縁基体の機械的強度が劣化する。 【解決手段】絶縁基体１と蓋体２とから成り、内部に半
導体素子３を収容するための空所を有する半導体素子収
納用パッケージであって、前記絶縁基体１内に、該絶縁
基体１の横断面方向の略全域にわたって半導体素子３の
電源電極及び接地電極が接続される厚さが１５μｍ乃至
３０μｍの電源用メタライズ配線層７ａと接地用メタラ
イズ配線層７ｂを形成するとともに、該電源用メタライ
ズ配線層７ａ及び接地用メタライズ配線層７ｂの外周部
の厚みを各々のメタライズ配線層７ａ、７ｂの厚みに対
して１／２以下の薄いものにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージに関するもので
ある。
するための半導体素子収納用パッケージに関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面の略中央部
に半導体素子を収容するための凹部を有する絶縁基体
と、一端が前記凹部内に露出し、他端が絶縁基体の内部
を介して外表面に導出されている半導体素子の各電極が
接続される複数個のメタライズ配線層と、絶縁基体の内
部に、その横断面方向の略全域にわたって形成され、前
記メタライズ配線層の一部と導通する電源用メタライズ
配線層及び接地用メタライズ配線層と、前記メタライズ
配線層に銀ロウ等のロウ材を介して取着された外部リー
ドピン端子と、蓋体とから構成されており、絶縁基体の
凹部底面に半導体素子をガラス、樹脂等の接着材を介し
て接着固定するとともに半導体素子の各電極を凹部内に
露出する所定のメタライズ配線層にボンディングワイヤ
を介して電気的に接続し、最後に絶縁基体上面に蓋体を
ガラス、樹脂等の封止部材により接合させ、絶縁基体と
蓋体とから成る容器内部に半導体素子を気密に収容する
ことによって最終製品としての半導体装置となる。
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面の略中央部
に半導体素子を収容するための凹部を有する絶縁基体
と、一端が前記凹部内に露出し、他端が絶縁基体の内部
を介して外表面に導出されている半導体素子の各電極が
接続される複数個のメタライズ配線層と、絶縁基体の内
部に、その横断面方向の略全域にわたって形成され、前
記メタライズ配線層の一部と導通する電源用メタライズ
配線層及び接地用メタライズ配線層と、前記メタライズ
配線層に銀ロウ等のロウ材を介して取着された外部リー
ドピン端子と、蓋体とから構成されており、絶縁基体の
凹部底面に半導体素子をガラス、樹脂等の接着材を介し
て接着固定するとともに半導体素子の各電極を凹部内に
露出する所定のメタライズ配線層にボンディングワイヤ
を介して電気的に接続し、最後に絶縁基体上面に蓋体を
ガラス、樹脂等の封止部材により接合させ、絶縁基体と
蓋体とから成る容器内部に半導体素子を気密に収容する
ことによって最終製品としての半導体装置となる。
【０００３】なお、前記電源用メタライズ配線層及び接
地用メタライズ配線層は、電気抵抗を低くして電気特性
を確保するために通常、１５〜３０μｍ程度に厚く形成
されている。
地用メタライズ配線層は、電気抵抗を低くして電気特性
を確保するために通常、１５〜３０μｍ程度に厚く形成
されている。
【０００４】かかる半導体素子収納用パッケージのメタ
ライズ配線層等を有する絶縁基体は、一般に、セラミッ
クスの積層技術及びスクリーン印刷等の厚膜形成技術を
採用することによって製作されており、具体的には以下
の方法によって製作される。
ライズ配線層等を有する絶縁基体は、一般に、セラミッ
クスの積層技術及びスクリーン印刷等の厚膜形成技術を
採用することによって製作されており、具体的には以下
の方法によって製作される。
【０００５】即ち、 （１）まず、酸化アルミニウム（Ａｌ2 Ｏ3 ）、酸化珪
素（ＳｉＯ2 ）、酸化マグネシウム（ＭｇＯ）、酸化カ
ルシウム（ＣａＯ）等から成るセラミックス原料粉末に
有機溶剤、溶媒を添加混合して泥漿物を作り、次にこれ
を従来周知のドクターブレード法やカレンダーロール法
等によりシート状に形成して複数枚のセラミックグリー
ンシート（セラミック生シート）を得る。そして各セラ
ミックグリーンシートの所定位置に打ち抜き加工により
凹部を形成するための開口を形成する。
素（ＳｉＯ2 ）、酸化マグネシウム（ＭｇＯ）、酸化カ
ルシウム（ＣａＯ）等から成るセラミックス原料粉末に
有機溶剤、溶媒を添加混合して泥漿物を作り、次にこれ
を従来周知のドクターブレード法やカレンダーロール法
等によりシート状に形成して複数枚のセラミックグリー
ンシート（セラミック生シート）を得る。そして各セラ
ミックグリーンシートの所定位置に打ち抜き加工により
凹部を形成するための開口を形成する。
【０００６】（２）次に、前記セラミックグリーンシー
トの表面に、タングステンやモリブデン粉末に有機溶
剤、溶媒を添加混合して得た金属ペーストをスクリーン
印刷法により所定パターンに、かつ１５〜３０μｍの厚
みに印刷塗布する。
トの表面に、タングステンやモリブデン粉末に有機溶
剤、溶媒を添加混合して得た金属ペーストをスクリーン
印刷法により所定パターンに、かつ１５〜３０μｍの厚
みに印刷塗布する。
【０００７】（３）次に、前記金属ペーストを印刷塗布
した各セラミックグリーンシートを上下に積層するとと
もに還元雰囲気中、約１６００℃の温度で焼成し、有機
溶剤等を分解除去するとともに、セラミックグリーンシ
ートと所定パターンに印刷塗布されている金属ペースト
とを焼結一体化することによって、上面略中央部に凹部
と、一端が前記凹部内に露出し、他端が外表面に導出さ
れているメタライズ配線層と、該メタライズ配線層の一
部と導通する電源用メタライズ配線層及び接地用メタラ
イズ配線層とを有する絶縁基体を形成する。
した各セラミックグリーンシートを上下に積層するとと
もに還元雰囲気中、約１６００℃の温度で焼成し、有機
溶剤等を分解除去するとともに、セラミックグリーンシ
ートと所定パターンに印刷塗布されている金属ペースト
とを焼結一体化することによって、上面略中央部に凹部
と、一端が前記凹部内に露出し、他端が外表面に導出さ
れているメタライズ配線層と、該メタライズ配線層の一
部と導通する電源用メタライズ配線層及び接地用メタラ
イズ配線層とを有する絶縁基体を形成する。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子収納用パッケージでは、セラミックグリ
ーンシートと、これに印刷塗布された金属ペーストとで
は焼結時の収縮率が異なることら両者の間に焼成時に応
力が生じ、特に、電源用メタライズ配線層及び接地用メ
タライズ配線層となる金属ペーストは、セラミックグリ
ーンシートのほぼ全面の広い面積に１５μｍ〜３０μｍ
と厚く印刷塗布されていることから、前記焼成時の応力
が大きく、焼結して得た絶縁基体に応力歪が残留した
り、微細なクラックが生じたりして、絶縁基体の機械的
強度が弱いものとなるという問題あった。
来の半導体素子収納用パッケージでは、セラミックグリ
ーンシートと、これに印刷塗布された金属ペーストとで
は焼結時の収縮率が異なることら両者の間に焼成時に応
力が生じ、特に、電源用メタライズ配線層及び接地用メ
タライズ配線層となる金属ペーストは、セラミックグリ
ーンシートのほぼ全面の広い面積に１５μｍ〜３０μｍ
と厚く印刷塗布されていることから、前記焼成時の応力
が大きく、焼結して得た絶縁基体に応力歪が残留した
り、微細なクラックが生じたりして、絶縁基体の機械的
強度が弱いものとなるという問題あった。
【０００９】特に、前記焼成時の応力は、電源用メタラ
イズ配線層及び接地用メタライズ配線層の外周縁付近に
集中して作用し、その結果、特にこの外周縁近辺で応力
歪の残留や微小クラック等の発生が顕著となり、絶縁基
体の外周部近傍における機械的強度の劣化が顕著であっ
た。
イズ配線層及び接地用メタライズ配線層の外周縁付近に
集中して作用し、その結果、特にこの外周縁近辺で応力
歪の残留や微小クラック等の発生が顕著となり、絶縁基
体の外周部近傍における機械的強度の劣化が顕著であっ
た。
【００１０】本発明は上記問題点に鑑み案出されたもの
で、その目的は電源用メタライズ配線層及び接地用メタ
ライズ配線層の電気特性に優れ、かつ絶縁基体の機械的
強度に優れた半導体素子収納用パッケージを提供するこ
とにある。
で、その目的は電源用メタライズ配線層及び接地用メタ
ライズ配線層の電気特性に優れ、かつ絶縁基体の機械的
強度に優れた半導体素子収納用パッケージを提供するこ
とにある。
【００１１】
【課題を解決するための手段】本発明は、絶縁基体と蓋
体とから成り、内部に半導体素子を収容するための空所
を有する半導体素子収納用パッケージであって、前記絶
縁基体内に、該絶縁基体の横断面方向の略全域にわたっ
て半導体素子の電源電極及び接地電極が接続される厚さ
が１５μｍ乃至３０μｍの電源用メタライズ配線層と接
地用メタライズ配線層を形成するとともに、該電源用メ
タライズ配線層及び接地用メタライズ配線層の外周部の
厚みを各々のメタライズ配線層の厚みに対して１／２以
下の薄いものにしたことを特徴とするものである。
体とから成り、内部に半導体素子を収容するための空所
を有する半導体素子収納用パッケージであって、前記絶
縁基体内に、該絶縁基体の横断面方向の略全域にわたっ
て半導体素子の電源電極及び接地電極が接続される厚さ
が１５μｍ乃至３０μｍの電源用メタライズ配線層と接
地用メタライズ配線層を形成するとともに、該電源用メ
タライズ配線層及び接地用メタライズ配線層の外周部の
厚みを各々のメタライズ配線層の厚みに対して１／２以
下の薄いものにしたことを特徴とするものである。
【００１２】また、本発明の半導体素子収納用パッケー
ジは、前記電源用メタライズ配線層及び接地用メタライ
ズ配線層の厚みが薄い領域の面積が、各々のメタライズ
配線層の面積の１０％〜６０％であることを特徴とする
ものである。
ジは、前記電源用メタライズ配線層及び接地用メタライ
ズ配線層の厚みが薄い領域の面積が、各々のメタライズ
配線層の面積の１０％〜６０％であることを特徴とする
ものである。
【００１３】本発明の半導体素子収納用パッケージによ
れば、電源用メタライズ層及び接地用メタライズ層が１
５μｍ乃至３０μｍと厚く形成されているため電気特性
に優れ、かつ、各々のメタライズ配線層の外周部の厚み
を各々のメタライズ配線層の厚みに対して１／２以下の
薄いものにしたことから、電源用メタライズ配線層及び
接地用メタライズ配線層と絶縁基体との間に焼成時に生
じる応力は、これらのメタライズ配線層の外周縁部分
と、メタライズ配線層の厚みが厚い領域の外周縁部分と
に分散され、また、外周部分の厚みが薄いことからこの
領域で生じる応力も小さなものとすることができ、その
結果、応力歪の残留を有効に防止して絶縁基体の機械的
強度の劣化の少ない半導体素子収納用パッケージを提供
することが可能となる。
れば、電源用メタライズ層及び接地用メタライズ層が１
５μｍ乃至３０μｍと厚く形成されているため電気特性
に優れ、かつ、各々のメタライズ配線層の外周部の厚み
を各々のメタライズ配線層の厚みに対して１／２以下の
薄いものにしたことから、電源用メタライズ配線層及び
接地用メタライズ配線層と絶縁基体との間に焼成時に生
じる応力は、これらのメタライズ配線層の外周縁部分
と、メタライズ配線層の厚みが厚い領域の外周縁部分と
に分散され、また、外周部分の厚みが薄いことからこの
領域で生じる応力も小さなものとすることができ、その
結果、応力歪の残留を有効に防止して絶縁基体の機械的
強度の劣化の少ない半導体素子収納用パッケージを提供
することが可能となる。
【００１４】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図１は本発明の半導体素子収納用パッ
ケージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とで半導体素子３を収容す
るための容器が構成される。
詳細に説明する。図１は本発明の半導体素子収納用パッ
ケージの一実施例を示し、１は絶縁基体、２は蓋体であ
る。この絶縁基体１と蓋体２とで半導体素子３を収容す
るための容器が構成される。
【００１５】前記絶縁基体１はその上面に半導体素子３
を収容するための空所を形成する凹部１ａが設けてあ
り、該凹部１ａ底面には半導体素子３が載置され、ガラ
ス、樹脂、ロウ材等の接着材を介して接着固定される。
を収容するための空所を形成する凹部１ａが設けてあ
り、該凹部１ａ底面には半導体素子３が載置され、ガラ
ス、樹脂、ロウ材等の接着材を介して接着固定される。
【００１６】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、ガ
ラスセラミックス焼結体等のセラミック材料から成り、
例えば、酸化アルミニウム質焼結体で形成されている場
合には、まず、酸化アルミニウム、酸化珪素、酸化マグ
ネシウム、酸化カルシウム等の原料粉末に適当な有機バ
インダー、溶剤等を添加混合して泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法等
によりシート状に成形して複数のセラミックグリーンシ
ート（セラミック生シート）を得、次に、前記セラミッ
クグリーンシートの一部に凹部１ａを形成するための開
口を適当な打ち抜き加工によって成形し、最後に前記セ
ラミックグリーンシートを所定の位置関係に上下に積層
するとともに約１６００℃の高温で焼成することによっ
て製作される。
体、ムライト質焼結体、窒化アルミニウム質焼結体、ガ
ラスセラミックス焼結体等のセラミック材料から成り、
例えば、酸化アルミニウム質焼結体で形成されている場
合には、まず、酸化アルミニウム、酸化珪素、酸化マグ
ネシウム、酸化カルシウム等の原料粉末に適当な有機バ
インダー、溶剤等を添加混合して泥漿物を作るとともに
該泥漿物をドクターブレード法やカレンダーロール法等
によりシート状に成形して複数のセラミックグリーンシ
ート（セラミック生シート）を得、次に、前記セラミッ
クグリーンシートの一部に凹部１ａを形成するための開
口を適当な打ち抜き加工によって成形し、最後に前記セ
ラミックグリーンシートを所定の位置関係に上下に積層
するとともに約１６００℃の高温で焼成することによっ
て製作される。
【００１７】また前記絶縁基体１は凹部１ａの内壁面に
段差部１ｂを有するとともに該段差部１ｂから絶縁基体
１内部を介し下面にかけて複数個のメタライズ配線層５
が形成されており、メタライズ配線層５のうち段差部１
ｂ上に露出する領域には半導体素子３の各電極がボンデ
ィングワイヤ４を介して電気的に接続され、また絶縁基
体１の下面に導出された部位には外部電気回路と接続さ
れる外部リードピン端子６が銀ロウ等のロウ材を介して
ロウ付け取着される。
段差部１ｂを有するとともに該段差部１ｂから絶縁基体
１内部を介し下面にかけて複数個のメタライズ配線層５
が形成されており、メタライズ配線層５のうち段差部１
ｂ上に露出する領域には半導体素子３の各電極がボンデ
ィングワイヤ４を介して電気的に接続され、また絶縁基
体１の下面に導出された部位には外部電気回路と接続さ
れる外部リードピン端子６が銀ロウ等のロウ材を介して
ロウ付け取着される。
【００１８】前記メタライズ配線層５は半導体素子３の
各電極を外部電気回路に接続する際の導電路として作用
し、タングステン、モリブデン、マンガン等の金属粉末
により形成されている。
各電極を外部電気回路に接続する際の導電路として作用
し、タングステン、モリブデン、マンガン等の金属粉末
により形成されている。
【００１９】前記配線層５は、例えば、タングステン、
モリブデン、マンガン等の金属粉末に適当な有機溶剤を
添加混合して金属ペーストを得、該金属ペーストを焼成
によって絶縁基体１となるセラミックグリーンシートに
予めスクリーン印刷法により所定パターンに印刷塗布し
ておくことによって絶縁基体１の段差部１ｂ上から絶縁
基体１の内部を介し下面にかけて所定パターンに形成さ
れる。
モリブデン、マンガン等の金属粉末に適当な有機溶剤を
添加混合して金属ペーストを得、該金属ペーストを焼成
によって絶縁基体１となるセラミックグリーンシートに
予めスクリーン印刷法により所定パターンに印刷塗布し
ておくことによって絶縁基体１の段差部１ｂ上から絶縁
基体１の内部を介し下面にかけて所定パターンに形成さ
れる。
【００２０】なお、前記メタライズ配線層５はその露出
する表面にニッケル、金等の良導電性で、且つ耐蝕性及
びロウ材との濡れ性が良好な金属から成るめっき層（図
示せず）を電気めっき法や無電解めっき法等のめっき法
により１μｍ乃至２０μｍの厚みに被着させておくと、
メタライズ配線層５の酸化腐蝕を有効に防止することが
できるとともに、メタライズ配線層５とボンディングワ
イヤ４との接続及びメタライズ配線層５と外部リードピ
ン端子６とのロウ付けを極めて強固となすことができ
る。従って、前記メタライズ配線層５は、その露出する
表面にニッケル、金等の耐食性に優れ、かつロウ材と濡
れ性の良い金属から成るめっき層をめっき法により１μ
ｍ乃至２０μｍの厚みに被着させておくことが好まし
い。
する表面にニッケル、金等の良導電性で、且つ耐蝕性及
びロウ材との濡れ性が良好な金属から成るめっき層（図
示せず）を電気めっき法や無電解めっき法等のめっき法
により１μｍ乃至２０μｍの厚みに被着させておくと、
メタライズ配線層５の酸化腐蝕を有効に防止することが
できるとともに、メタライズ配線層５とボンディングワ
イヤ４との接続及びメタライズ配線層５と外部リードピ
ン端子６とのロウ付けを極めて強固となすことができ
る。従って、前記メタライズ配線層５は、その露出する
表面にニッケル、金等の耐食性に優れ、かつロウ材と濡
れ性の良い金属から成るめっき層をめっき法により１μ
ｍ乃至２０μｍの厚みに被着させておくことが好まし
い。
【００２１】また前記絶縁基体１の内部には、この絶縁
基体１の横断面方向の略全域にわたって電源用メタライ
ズ配線層７ａ及び接地用メタライズ配線層７ｂが形成さ
れている。
基体１の横断面方向の略全域にわたって電源用メタライ
ズ配線層７ａ及び接地用メタライズ配線層７ｂが形成さ
れている。
【００２２】前記電源用メタライズ配線層７ａ及び接地
用メタライズ配線層７ｂは、それぞれ前記メタライズ配
線層５の一部とボンディングワイヤ４とを介して半導体
素子３の電源電極及び接地電極に電気的に接続され、ま
たメタライズ配線層５と外部リードピン端子６とを介し
て外部電気回路の電源用端子及び接地用端子と電気的に
接続される。
用メタライズ配線層７ｂは、それぞれ前記メタライズ配
線層５の一部とボンディングワイヤ４とを介して半導体
素子３の電源電極及び接地電極に電気的に接続され、ま
たメタライズ配線層５と外部リードピン端子６とを介し
て外部電気回路の電源用端子及び接地用端子と電気的に
接続される。
【００２３】更に前記電源用メタライズ配線層７ａ及び
接地用メタライズ配線層７ｂは中央部が１５μｍ乃至３
０μｍの厚みに、外周部はこの厚みの１／２以下の薄い
厚みに形成されている。
接地用メタライズ配線層７ｂは中央部が１５μｍ乃至３
０μｍの厚みに、外周部はこの厚みの１／２以下の薄い
厚みに形成されている。
【００２４】前記電源用メタライズ配線層７ａ及び接地
用メタライズ配線層７ｂは、中央部が１５μｍ乃至３０
μｍと厚く形成されていることから電源用メタライズ配
線層７ａ及び接地用メタライズ配線層７ｂの電気抵抗を
低く抑えることができ、その結果、それぞれ電源および
接地の作用を効果的に行わせることが可能となる。
用メタライズ配線層７ｂは、中央部が１５μｍ乃至３０
μｍと厚く形成されていることから電源用メタライズ配
線層７ａ及び接地用メタライズ配線層７ｂの電気抵抗を
低く抑えることができ、その結果、それぞれ電源および
接地の作用を効果的に行わせることが可能となる。
【００２５】なお、前記電源用メタライズ配線層７ａ及
び接地用メタライズ配線層７ｂは、その中央部の厚みが
１５μｍ未満となると電源用メタライズ配線層７ａ及び
接地用メタライズ配線層７ｂの電気抵抗が高くなって必
要とする電源及び接地の電気特性が得られず、また３０
μｍを超えると金属ペーストが印刷塗布されたセラミッ
クグリーンシートを焼成して絶縁基体１に電源用メタラ
イズ配線層７ａ及び接地用メタライズ配線層７ｂを形成
する際、セラミックグリーンシートと金属ペーストとの
焼成収縮の相違に起因して発生する応力が大きいものと
なり、絶縁基体１の機械的強度が低下してしまう。従っ
て、前記電源用メタライズ配線層７ａ及び接地用メタラ
イズ配線層７ｂは、その中央部の厚みが１５μｍ乃至３
０μｍの範囲に特定される。
び接地用メタライズ配線層７ｂは、その中央部の厚みが
１５μｍ未満となると電源用メタライズ配線層７ａ及び
接地用メタライズ配線層７ｂの電気抵抗が高くなって必
要とする電源及び接地の電気特性が得られず、また３０
μｍを超えると金属ペーストが印刷塗布されたセラミッ
クグリーンシートを焼成して絶縁基体１に電源用メタラ
イズ配線層７ａ及び接地用メタライズ配線層７ｂを形成
する際、セラミックグリーンシートと金属ペーストとの
焼成収縮の相違に起因して発生する応力が大きいものと
なり、絶縁基体１の機械的強度が低下してしまう。従っ
て、前記電源用メタライズ配線層７ａ及び接地用メタラ
イズ配線層７ｂは、その中央部の厚みが１５μｍ乃至３
０μｍの範囲に特定される。
【００２６】また、前記電源用メタライズ配線層７ａ及
び接地用メタライズ配線層７ｂは、その外周部の厚みが
中央部の厚みに対して１／２以下の薄いものにしてあ
り、外周部の厚みを薄くしたことからこの外周部での焼
成時において発生するセラミックグリーンシートと金属
ペーストとの焼成収縮の相違に起因する応力は小さいも
のとなすことができ、また、電源用メタライズ配線層７
ａ及び接地用メタライズ配線層７ｂは中央部が厚く、外
周部は薄く形成され、断面が階段状となっていることか
ら焼成時の応力は厚みの厚い領域と厚みの薄い領域とに
分散され、その結果、絶縁基体１の外周部に応力が集中
するのが有効に防止され、絶縁基体１の機械的強度を強
いものとなすことが可能となる。
び接地用メタライズ配線層７ｂは、その外周部の厚みが
中央部の厚みに対して１／２以下の薄いものにしてあ
り、外周部の厚みを薄くしたことからこの外周部での焼
成時において発生するセラミックグリーンシートと金属
ペーストとの焼成収縮の相違に起因する応力は小さいも
のとなすことができ、また、電源用メタライズ配線層７
ａ及び接地用メタライズ配線層７ｂは中央部が厚く、外
周部は薄く形成され、断面が階段状となっていることか
ら焼成時の応力は厚みの厚い領域と厚みの薄い領域とに
分散され、その結果、絶縁基体１の外周部に応力が集中
するのが有効に防止され、絶縁基体１の機械的強度を強
いものとなすことが可能となる。
【００２７】前記電源用メタライズ配線層７ａ及び接地
用メタライズ配線層７ｂはその外周部の厚みが中央部の
厚みに対して１／２を超えるものとなると、電源用メタ
ライズ配線層７ａ及び接地用メタライズ配線層７ｂの外
周部における応力の発生内在が大きなものとなって絶縁
基体１の機械的強度が低下する。従って、前記電源用メ
タライズ配線層７ａ及び接地用メタライズ配線層７ｂは
その外周部の厚みが中央部の厚みに対して１／２以下の
薄いものに特定される。
用メタライズ配線層７ｂはその外周部の厚みが中央部の
厚みに対して１／２を超えるものとなると、電源用メタ
ライズ配線層７ａ及び接地用メタライズ配線層７ｂの外
周部における応力の発生内在が大きなものとなって絶縁
基体１の機械的強度が低下する。従って、前記電源用メ
タライズ配線層７ａ及び接地用メタライズ配線層７ｂは
その外周部の厚みが中央部の厚みに対して１／２以下の
薄いものに特定される。
【００２８】更に前記電源用メタライズ配線層７ａ及び
接地用メタライズ配線層７ｂは、その外周部の厚みが薄
い領域の面積が、各々のメタライズ配線層７ａ、７ｂの
面積の６０％を越えるようになると、各々のメタライズ
配線層７ａ、７ｂの電気抵抗が高くなり、接地または電
源の電気特性が劣化してしまうおそれがあり、また１０
％未満となると各々のメタライズ配線層７ａ、７ｂの外
周部に大きな応力が発生内在し、絶縁基体１の機械的強
度が弱くなってしまう危険性がある。従って、前記電源
用メタライズ配線層７ａ及び接地用メタライズ配線層７
ｂは、その外周部の厚みが薄い領域の面積が、各々のメ
タライズ配線層７ａ、７ｂの面積に対し、１０乃至６０
％の範囲としておくことが好ましい。
接地用メタライズ配線層７ｂは、その外周部の厚みが薄
い領域の面積が、各々のメタライズ配線層７ａ、７ｂの
面積の６０％を越えるようになると、各々のメタライズ
配線層７ａ、７ｂの電気抵抗が高くなり、接地または電
源の電気特性が劣化してしまうおそれがあり、また１０
％未満となると各々のメタライズ配線層７ａ、７ｂの外
周部に大きな応力が発生内在し、絶縁基体１の機械的強
度が弱くなってしまう危険性がある。従って、前記電源
用メタライズ配線層７ａ及び接地用メタライズ配線層７
ｂは、その外周部の厚みが薄い領域の面積が、各々のメ
タライズ配線層７ａ、７ｂの面積に対し、１０乃至６０
％の範囲としておくことが好ましい。
【００２９】また更に前記メタライズ配線層５のうち絶
縁基体１の下面に導出された部位には外部リードピン端
子６がロウ付け取着されており、該外部リードピン端子
６は、鉄ーニッケル合金や鉄ーニッケルーコバルト合
金、銅、銅を主成分とする合金等の金属材料よりなり、
鉄ーニッケル合金等のインゴット（塊）に圧延加工法や
切断加工等、従来周知の金属加工法を施すことによって
所定の形状に成形される。
縁基体１の下面に導出された部位には外部リードピン端
子６がロウ付け取着されており、該外部リードピン端子
６は、鉄ーニッケル合金や鉄ーニッケルーコバルト合
金、銅、銅を主成分とする合金等の金属材料よりなり、
鉄ーニッケル合金等のインゴット（塊）に圧延加工法や
切断加工等、従来周知の金属加工法を施すことによって
所定の形状に成形される。
【００３０】なお、前記外部リードピン端子６はその露
出する表面にニッケル、金等の耐蝕性に優れ、かつロウ
材と濡れ性の良い金属から成るめっき層（図示せず）を
電気めっき法や無電解めっき法等のめっき法により１〜
２０μｍの厚みに被着させておくと外部リードピン端子
６の酸化腐蝕が有効に防止されるとともに外部リード端
子６を外部電気回路に半田等を介して極めて強固に接続
することが可能となる。従って、前記外部リードピン端
子６はその露出する表面にニッケル、金等の耐蝕性に優
れ、かつロウ材と濡れ性の良い金属から成るめっき層を
めっき法により１μｍ乃至２０μｍの厚みに被着させて
おくことが好ましい。
出する表面にニッケル、金等の耐蝕性に優れ、かつロウ
材と濡れ性の良い金属から成るめっき層（図示せず）を
電気めっき法や無電解めっき法等のめっき法により１〜
２０μｍの厚みに被着させておくと外部リードピン端子
６の酸化腐蝕が有効に防止されるとともに外部リード端
子６を外部電気回路に半田等を介して極めて強固に接続
することが可能となる。従って、前記外部リードピン端
子６はその露出する表面にニッケル、金等の耐蝕性に優
れ、かつロウ材と濡れ性の良い金属から成るめっき層を
めっき法により１μｍ乃至２０μｍの厚みに被着させて
おくことが好ましい。
【００３１】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体１の凹部１ａ底面に半導体素子３を
ガラスや樹脂、ロウ材等から成る接着材を介して接着固
定するとともに半導体素子３の各電極をボンディングワ
イヤ４を介して凹部１ａ内壁面の段差部１ｂに露出する
メタライズ配線層５の一端に電気的に接続させ、最後に
絶縁基体１の上面に蓋体２をロウ材やガラス、樹脂等か
ら成る封止部材を介して接合させ、絶縁基体１と蓋体２
とから成る容器内部に半導体素子３を気密に収容するこ
とによって最終製品としての半導体装置となる。
によれば、絶縁基体１の凹部１ａ底面に半導体素子３を
ガラスや樹脂、ロウ材等から成る接着材を介して接着固
定するとともに半導体素子３の各電極をボンディングワ
イヤ４を介して凹部１ａ内壁面の段差部１ｂに露出する
メタライズ配線層５の一端に電気的に接続させ、最後に
絶縁基体１の上面に蓋体２をロウ材やガラス、樹脂等か
ら成る封止部材を介して接合させ、絶縁基体１と蓋体２
とから成る容器内部に半導体素子３を気密に収容するこ
とによって最終製品としての半導体装置となる。
【００３２】なお、前記絶縁基体１の凹部１ａを塞ぐ蓋
体２は、酸化アルミニウム質焼結体やムライト質焼結体
窒化アルミニウム質焼結体等の電気絶縁材料、或いは鉄
ーニッケルーコバルト合金や鉄ーニッケル合金等の金属
材料から成り、例えば、酸化アルミニウム質焼結体から
成る場合には、酸化アルミニウム、酸化珪素、酸化マグ
ネシウム、酸化カルシウム等の原料粉末を従来周知のプ
レス成形法を採用することによって成形するとともにこ
れを約１５００℃の温度で焼成することによって形成さ
れる。
体２は、酸化アルミニウム質焼結体やムライト質焼結体
窒化アルミニウム質焼結体等の電気絶縁材料、或いは鉄
ーニッケルーコバルト合金や鉄ーニッケル合金等の金属
材料から成り、例えば、酸化アルミニウム質焼結体から
成る場合には、酸化アルミニウム、酸化珪素、酸化マグ
ネシウム、酸化カルシウム等の原料粉末を従来周知のプ
レス成形法を採用することによって成形するとともにこ
れを約１５００℃の温度で焼成することによって形成さ
れる。
【００３３】また、本発明は上述の実施例に限定される
ものではなく、発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例ではメタ
ライズ配線層５の一端を絶縁基体１の下面に導出したが
これを絶縁基体１の側面に導出してもよい。
ものではなく、発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例ではメタ
ライズ配線層５の一端を絶縁基体１の下面に導出したが
これを絶縁基体１の側面に導出してもよい。
【００３４】更に、上述の実施例では、絶縁基体１の上
面略中央部に凹部１ａを有するタイプの半導体素子収納
用パッケージの例を示したが、平板状の絶縁基体の上面
に半導体素子を搭載し、これを椀状の蓋体で気密に収容
するタイプの半導体素子収納用パッケージに適用しても
よい。
面略中央部に凹部１ａを有するタイプの半導体素子収納
用パッケージの例を示したが、平板状の絶縁基体の上面
に半導体素子を搭載し、これを椀状の蓋体で気密に収容
するタイプの半導体素子収納用パッケージに適用しても
よい。
【００３５】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、電源用メタライズ層及び接地用メタライズ層が
１５μｍ乃至３０μｍと厚く形成されているため電気特
性に優れ、かつ、各々のメタライズ配線層の外周部の厚
みを各々のメタライズ配線層の厚みに対して１／２以下
の薄いものにしたことから、電源用メタライズ配線層及
び接地用メタライズ配線層と絶縁基体との間に焼成時に
生じる応力は、これらのメタライズ配線層の外周縁部分
と、メタライズ配線層の厚みが厚い領域の外周縁部分と
に分散され、また、外周部分の厚みが薄いことからこの
領域で生じる応力も小さなものとすることができ、その
結果、応力歪の残留を有効に防止して絶縁基体の機械的
強度の劣化の少ない半導体素子収納用パッケージを提供
することが可能となる。
よれば、電源用メタライズ層及び接地用メタライズ層が
１５μｍ乃至３０μｍと厚く形成されているため電気特
性に優れ、かつ、各々のメタライズ配線層の外周部の厚
みを各々のメタライズ配線層の厚みに対して１／２以下
の薄いものにしたことから、電源用メタライズ配線層及
び接地用メタライズ配線層と絶縁基体との間に焼成時に
生じる応力は、これらのメタライズ配線層の外周縁部分
と、メタライズ配線層の厚みが厚い領域の外周縁部分と
に分散され、また、外周部分の厚みが薄いことからこの
領域で生じる応力も小さなものとすることができ、その
結果、応力歪の残留を有効に防止して絶縁基体の機械的
強度の劣化の少ない半導体素子収納用パッケージを提供
することが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
１・・・絶縁基体 ２・・・蓋体 ３・・・半導体素子 ５・・・メタライズ配線層 ６・・・外部リード端子ピン ７ａ・・電源用メタライズ配線層 ７ｂ・・接地用メタライズ配線層
Claims (2)
- 【請求項１】絶縁基体と蓋体とから成り、内部に半導体
素子を収容するための空所を有する半導体素子収納用パ
ッケージであって、前記絶縁基体内に、該絶縁基体の横
断面方向の略全域にわたって半導体素子の電源電極及び
接地電極が接続される厚さが１５μｍ乃至３０μｍの電
源用メタライズ配線層と接地用メタライズ配線層を形成
するとともに、該電源用メタライズ配線層及び接地用メ
タライズ配線層の外周部の厚みを各々のメタライズ配線
層の厚みに対して１／２以下の薄いものにしたことを特
徴とする半導体素子収納用パッケージ。 - 【請求項２】前記電源用メタライズ配線層及び接地用メ
タライズ配線層の厚みが薄い領域の面積が、各々のメタ
ライズ配線層の面積の１０％〜６０％であることを特徴
とする請求項１に記載の半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20647499A JP2001035959A (ja) | 1999-07-21 | 1999-07-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20647499A JP2001035959A (ja) | 1999-07-21 | 1999-07-21 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001035959A true JP2001035959A (ja) | 2001-02-09 |
Family
ID=16523986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20647499A Pending JP2001035959A (ja) | 1999-07-21 | 1999-07-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001035959A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045271A (ja) * | 2008-08-18 | 2010-02-25 | Hitachi Metals Ltd | 多層回路基板 |
| JP2011099911A (ja) * | 2009-11-04 | 2011-05-19 | Sumitomo Electric Ind Ltd | 光モジュール |
-
1999
- 1999-07-21 JP JP20647499A patent/JP2001035959A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045271A (ja) * | 2008-08-18 | 2010-02-25 | Hitachi Metals Ltd | 多層回路基板 |
| JP2011099911A (ja) * | 2009-11-04 | 2011-05-19 | Sumitomo Electric Ind Ltd | 光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP3716124B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750253B2 (ja) | 半導体装置 | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JP4227477B2 (ja) | 電子部品搭載用基板、電子装置および電子部品搭載用基板の製造方法 | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP3210838B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2713841B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003224222A (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2000340704A (ja) | 半導体素子収納用パッケージ | |
| JPH0922957A (ja) | 半導体素子収納用パッケージ | |
| JPH0677348A (ja) | 半導体素子収納用パッケージ | |
| JPH05326748A (ja) | 半導体素子収納用パッケージ |