JPH0922957A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH0922957A
JPH0922957A JP7169660A JP16966095A JPH0922957A JP H0922957 A JPH0922957 A JP H0922957A JP 7169660 A JP7169660 A JP 7169660A JP 16966095 A JP16966095 A JP 16966095A JP H0922957 A JPH0922957 A JP H0922957A
Authority
JP
Japan
Prior art keywords
semiconductor element
package
insulating base
mounting portion
metallized wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7169660A
Other languages
English (en)
Inventor
Hideaki Sato
英昭 里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP7169660A priority Critical patent/JPH0922957A/ja
Publication of JPH0922957A publication Critical patent/JPH0922957A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】内部に収容する半導体素子の電極をボンディン
グワイヤを介して所定のメタライズ配線層に強固に電気
的接続することができる半導体素子収納用パッケージを
提供することにある。 【構成】半導体素子3が搭載される搭載部1a及び該搭
載部1a周辺から外表面にかけて複数個のメタライズ配
線層7を被着導出させた絶縁基体1と、蓋体2とから成
り、前記絶縁基体1の半導体素子搭載部1aに半導体素
子3を樹脂製接着剤5を介して接着固定させるとともに
絶縁基体1に蓋体2を接合させ、絶縁基体1と蓋体2と
から成る容器4内部に半導体素子3を気密に収容する半
導体素子収納用パッケージであって、前記絶縁基体1の
少なくとも半導体素子搭載部1a表面に界面活性剤から
成る皮膜6を被着させた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面の略中央部
に半導体素子が搭載される搭載部を有し、且つ前記半導
体素子搭載部の周辺から外周端にかけて導出されたタン
グステン、モリブデン、マンガン等の高融点金属粉末か
ら成るメタライズ配線層を有する絶縁基体と、半導体素
子を外部電気回路に電気的に接続するために前記メタラ
イズ配線層に銀ロウ等のロウ材を介し取着された外部リ
ード端子と、蓋体とから構成されており、絶縁基体の半
導体素子搭載部に半導体素子をエポキシ樹脂等の樹脂製
接着剤を介して接着固定するとともに半導体素子の各電
極をボンディングワイヤを介して電気的に接続し、最後
に絶縁基体上面に蓋体をガラス、樹脂等の封止部材によ
り接合させ、絶縁基体と蓋体とから成る容器内部に半導
体素子を気密収容することによって最終製品としての半
導体装置となる。
【0003】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
の表面に大気中に含まれる水分(含むOH基)が付着す
ると絶縁基体表面が親水性となり、エポキシ樹脂等の極
性の強い樹脂は大きく広がってしまう。そのため絶縁基
体の半導体素子搭載部に半導体素子をエポキシ樹脂から
成る樹脂製接着剤を介して接着固定すると樹脂製接着剤
の一部が半導体素子搭載部の周辺に大きく広がり、半導
体素子搭載部周辺に被着形成されているメタライズ配線
層を被覆して、メタライズ配線層へのボンディングワイ
ヤの強固な接続を不可としたり、樹脂製接着剤に銀等の
金属粉末が添加されている場合には隣接するメタライズ
配線層間を電気的に短絡させてしまうという欠点を有し
ていた。
【0004】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は内部に収容する半導体素子の電極をボン
ディングワイヤを介して所定のメタライズ配線層に強固
に電気的接続することができる半導体素子収納用パッケ
ージを提供することにある。
【0005】
【課題を解決するための手段】本発明は半導体素子が搭
載される搭載部及び該搭載部周辺から外表面にかけて複
数個のメタライズ配線層を被着導出させた絶縁基体と、
蓋体とから成り、前記絶縁基体の半導体素子搭載部に半
導体素子を樹脂製接着剤を介して接着固定させるととも
に絶縁基体に蓋体を接合させ、絶縁基体と蓋体とから成
る容器内部に半導体素子を気密に収容する半導体素子収
納用パッケージであって、前記絶縁基体の少なくとも半
導体素子搭載部表面に界面活性剤から成る皮膜を被着さ
せたことを特徴とするものである。
【0006】また本発明は前記皮膜を形成する界面活性
剤が陽イオン界面活性剤であることを特徴とするもので
ある。
【0007】更に本発明は前記皮膜を形成する界面活性
剤が脂肪酸アルキルアミドであることを特徴とするもの
である。
【0008】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体の少なくとも半導体素子が搭載される搭載
部表面に界面活性剤から成る皮膜を被着させたことから
絶縁基体の半導体素子搭載部に大気中に含まれる水分等
が付着しようとしてもその水分等の付着は前記界面活性
剤の親油基(疎水基)によって有効に阻止され、絶縁基
体の半導体素子搭載部が親水性となることはなく、その
結果、絶縁基体の半導体素子搭載部に樹脂製接着剤を介
して半導体素子を接着固定する際、樹脂製接着剤が半導
体素子搭載部周辺に大きく広がり、半導体素子搭載部周
辺に被着形成されているメタライズ配線層を被覆するの
が有効に阻止され、これによって半導体素子の各電極を
所定のメタライズ配線層にボンディングワイヤを介して
極めて強固に電気的接続することが可能となる。
【0009】また本発明の半導体素子収納用パッケージ
によれば、前記界面活性剤から成る皮膜を陽イオン界面
活性剤もしくは脂肪酸アルキルアミドで形成しておく
と、絶縁基体の半導体素子搭載部に皮膜を高密度に、且
つ高強度に被着させて半導体素子を接着固定する樹脂製
接着剤の不要な広がりをより有効に阻止することがで
き、これによって半導体素子搭載部の周辺に被着形成さ
れているメタライズ配線層と半導体素子の各電極とのボ
ンディングワイヤを介しての電気的接続が確実、強固と
なり、半導体素子の外部電気回路への電気的接続の信頼
性が極めて高いものとなる。
【0010】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1及び図2は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1は電気絶縁材料から成る絶縁基
体、2は蓋体である。この絶縁基体1と蓋体2とで半導
体素子3を収容するための容器4が構成される。
【0011】前記絶縁基体1は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体等の
電気絶縁材料から成り、その上面の略中央部に半導体素
子3が搭載され収容される凹部1aが設けてあり、該凹
部1a底面には半導体素子3が樹脂製接着剤5を介して
接着固定される。
【0012】前記絶縁基体1は例えば酸化アルミニウム
質焼結体で形成されている場合、酸化アルミニウム、酸
化珪素、酸化マグネシウム、酸化カルシウム等の原料粉
末に適当な有機バインダー、溶剤等を添加混合して泥漿
物を作るとともに該泥漿物をドクターブレード法やカレ
ンダーロール法等によりシート状に成形してセラミック
グリーンシート(セラミック生シート)を得、しかる
後、前記セラミックグリーンシートに適当な打ち抜き加
工を施すとともにこれを複数枚積層し、約1600℃の
高温で焼成することによって製作される。
【0013】また前記絶縁基体1の少なくとも凹部1a
底面には界面活性剤から成る皮膜6が被着されており、
該皮膜6によって絶縁基体1の凹部1a底面を含む露出
表面に大気中に含まれる水分等が付着しようとしてもそ
の水分等の付着は前記皮膜6の界面活性剤の親油基(疎
水基)によって有効に阻止され、その結果、絶縁基体1
の凹部1a底面が親水性となることはなく、絶縁基体1
の凹部1a底面に半導体素子3を樹脂製接着剤5を介し
て接着固定する際、樹脂製接着剤5の一部が絶縁基体1
の凹部1a底面に大きく広がるとともに凹部1a側面を
伝って凹部1a周辺に這い上がることはない。従って、
後述する凹部1a周辺に被着形成されているメタライズ
配線層7が樹脂製接着剤5で被覆されることは一切な
く、メタライズ配線層7に半導体素子3の各電極をボン
ディングワイヤ8を介して極めて強固に電気的接続する
ことが可能となる。
【0014】前記皮膜6としては例えば、〔R−N(C
3 3 + Cl - (R:官能基)で示されるアルキ
ルアンモニウム中和物等の陽イオン界面活性剤や脂肪酸
アルキルアミド等の界面活性剤が好適に使用され、絶縁
基体1を界面活性剤の溶液中に浸漬することによって所
定の厚みに被着される。
【0015】尚、前記界面活性剤から成る皮膜6はそれ
を陽イオン界面活性剤や脂肪酸アルキルアミドで形成し
ておくと該陽イオン界面活性剤や脂肪酸アルキルアミド
は被被着物に大きな制限を受けることなく高密度、高強
度に被着することから絶縁基体1の凹部1a底面に高密
度に、且つ高強度に被着し、これによって半導体素子3
を接着固定する樹脂製接着剤5の凹部1a底面における
不要な広がりをより有効に阻止することが可能となる。
従って、前記界面活性剤から成る皮膜6はそれを陽イオ
ン界面活性剤や脂肪酸アルキルアミドで形成しておくこ
とが好ましい。
【0016】また前記絶縁基体1はその凹部1a周辺か
ら外周縁にかけて複数個のメタライズ配線層7が被着形
成されており、該メタライズ配線層7のうち凹部1a周
辺部に位置する領域には半導体素子3の各電極がボンデ
ィングワイヤ8を介して電気的に接続され、また絶縁基
体1の外周縁に導出された部位には外部リード端子9が
ロウ材を介してロウ付け取着されている。
【0017】前記絶縁基体1に設けたメタライズ配線層
7は外部電気回路に接続される外部リード端子9に半導
体素子3の各電極を電気的に接続させる作用を為し、例
えばタングステン、モリブデン、マンガン等の高融点金
属粉末で形成されている。
【0018】尚、前記メタライズ配線層7はタングステ
ンやモリブデン等の高融点金属粉末に適当な有機溶剤、
溶媒を添加混合して金属ペーストを得、該金属ペースト
を従来周知のスクリーン印刷法等の厚膜手法を採用し、
絶縁基体1となるセラミックグリーンシートに予め所定
パターンに印刷塗布しておくことによって絶縁基体1の
凹部1a周辺から外周端にかけて被着形成される。
【0019】また前記メタライズ配線層7はその露出す
る表面にニッケル、金等の耐蝕性に優れ、且つロウ材と
濡れ性の良い金属をメッキ法により1μm乃至20μm
の厚みに層着させておくと、メタライズ配線層7の酸化
腐食を有効に防止することができるとともにメタライズ
配線層7とボンディングワイヤ8及び外部リード端子9
とのロウ付け接合を強固なのとなすことができる。従っ
て、前記メタライズ配線層7はその露出する表面にニッ
ケル、金等の耐蝕性に優れ、且つロウ材と濡れ性の良い
金属をメッキ法より1μm乃至20μmの厚みに層着さ
せておくことが好ましい。
【0020】更に前記メタライズ配線層7にロウ付けさ
れる外部リード端子9は半導体素子3の各電極を外部電
気回路に電気的に接続する作用を為し、例えは鉄ーニッ
ケルーコバルト合金や鉄ーニッケル合金等の金属材料で
形成されている。
【0021】前記外部リード端子9は例えば、鉄ーニッ
ケルーコバルト合金等のインゴット(塊)に圧延加工法
や打ち抜き加工法等、従来周知の金属加工法を施すこと
によって所定の板状に形成される。
【0022】前記外部リード端子9はまたその表面にニ
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により1乃至20μmの厚みに層着させ
ておくと、外部リード端子9の酸化腐食を有効に防止す
ることができるとともに外部リード端子9と外部電気回
路との電気的接続を良好となすことができる。そのため
前記外部リード端子9はその表面にニッケル、金等をメ
ッキ法により1乃至20μmの厚みに層着させておくこ
とが好ましい。
【0023】また一方、前記絶縁基体1の上面には蓋体
2がロウ材やガラス、樹脂等から成る封止部材を介して
接合され、これによって絶縁基体1の凹部1aはその内
部が蓋体2によって気密に封止される。
【0024】前記蓋体2は例えば、酸化アルミニウム質
焼結体やムライト質焼結体、窒化アルミニウム質焼結体
等の電気絶縁材料、或いは鉄ーニッケルーコバルト合金
や鉄ーニッケル合金等の金属材料から成り、例えば酸化
アルミニウム質焼結体から成る場合には、酸化アルミニ
ウム、酸化珪素、酸化マグネシウム、酸化カルシウム等
の原料粉末を従来周知のプレス成形法を採用することに
よって成形するとともにこれを約1500℃の温度で焼
成することによって形成される。
【0025】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体1の凹部1a底面に半導体素子3を
樹脂製接着剤5を介して接着固定するとともに半導体素
子3の各電極をメタライズ配線層7にボンディングワイ
ヤ8を介して電気的に接続させ、最後に絶縁基体1の上
面に蓋体2をロウ材やガラス、樹脂等から成る封止部材
を介して接合させ、絶縁基体1と蓋体2とから成る容器
4内部に半導体素子3を気密に収容することによって最
終製品としての半導体装置となる。
【0026】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【0027】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の少なくとも半導体素子が搭載される
搭載部表面に界面活性剤から成る皮膜を被着させたこと
から絶縁基体の半導体素子搭載部に大気中に含まれる水
分等が付着しようとしてもその水分等の付着は前記界面
活性剤の親油基(疎水基)によって有効に阻止され、絶
縁基体の半導体素子搭載部が親水性となることはなく、
その結果、絶縁基体の半導体素子搭載部に樹脂製接着剤
を介して半導体素子を接着固定する際、樹脂製接着剤が
半導体素子搭載部周辺に大きく広がり、半導体素子搭載
部周辺に被着形成されているメタライズ配線層を被覆す
るのが有効に阻止され、これによって半導体素子の各電
極を所定のメタライズ配線層にボンディングワイヤを介
して極めて強固に電気的接続することが可能となる。
【0028】また本発明の半導体素子収納用パッケージ
によれば、前記界面活性剤から成る皮膜を陽イオン界面
活性剤もしくは脂肪酸アルキルアミドで形成しておく
と、絶縁基体の半導体素子搭載部に皮膜を高密度に、且
つ高強度に被着させて半導体素子を接着固定する樹脂製
接着剤の不要な広がりをより有効に阻止することがで
き、これによって半導体素子搭載部の周辺に被着形成さ
れているメタライズ配線層と半導体素子の各電極とのボ
ンディングワイヤを介しての電気的接続が確実、強固と
なり、半導体素子の外部電気回路への電気的接続の信頼
性が極めて高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図2】図1に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
1・・・・・・絶縁基体 1a・・・・・凹部 2・・・・・・蓋体 3・・・・・・半導体素子 4・・・・・・容器 5・・・・・・樹脂製接着剤 6・・・・・・界面活性剤から成る皮膜 7・・・・・・メタライズ配線層 9・・・・・・外部リード端子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】半導体素子が搭載される搭載部及び該搭載
    部周辺から外表面にかけて複数個のメタライズ配線層を
    被着導出させた絶縁基体と、蓋体とから成り、前記絶縁
    基体の半導体素子搭載部に半導体素子を樹脂製接着剤を
    介して接着固定させるとともに絶縁基体に蓋体を接合さ
    せ、絶縁基体と蓋体とから成る容器内部に半導体素子を
    気密に収容する半導体素子収納用パッケージであって、
    前記絶縁基体の少なくとも半導体素子搭載部表面に界面
    活性剤から成る皮膜を被着させたことを特徴とする半導
    体素子収納用パッケージ。
  2. 【請求項2】前記皮膜を形成する界面活性剤が陽イオン
    界面活性剤であることを特徴とする請求項1に記載の半
    導体素子収納用パッケージ。
  3. 【請求項3】前記皮膜を形成する界面活性剤が脂肪酸ア
    ルキルアミドであることを特徴とする請求項1に記載の
    半導体素子収納用パッケージ。
JP7169660A 1995-07-05 1995-07-05 半導体素子収納用パッケージ Pending JPH0922957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7169660A JPH0922957A (ja) 1995-07-05 1995-07-05 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7169660A JPH0922957A (ja) 1995-07-05 1995-07-05 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH0922957A true JPH0922957A (ja) 1997-01-21

Family

ID=15890578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7169660A Pending JPH0922957A (ja) 1995-07-05 1995-07-05 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH0922957A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084970A (ja) * 2012-12-03 2013-05-09 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084970A (ja) * 2012-12-03 2013-05-09 Dainippon Printing Co Ltd 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Similar Documents

Publication Publication Date Title
JPH11126847A (ja) 電子部品収納用パッケージ
JP2750253B2 (ja) 半導体装置
JPH0922957A (ja) 半導体素子収納用パッケージ
JP3716124B2 (ja) 半導体素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP3199672B2 (ja) 電子部品収納用パッケージ
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP3181013B2 (ja) 半導体素子収納用パッケージ
JP3464136B2 (ja) 電子部品収納用パッケージ
JPS635238Y2 (ja)
JP3464137B2 (ja) 電子部品収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JPH0936145A (ja) 半導体装置
JP2001035959A (ja) 半導体素子収納用パッケージ
JP3138186B2 (ja) 半導体装置
JP3207118B2 (ja) 半導体素子収納用パッケージ
JP2728584B2 (ja) 半導体装置の製造方法
JP2746802B2 (ja) 半導体装置
JP2685159B2 (ja) 電子部品収納用パッケージ
JPH11214553A (ja) 半導体素子収納用パッケージ
JP2000236103A (ja) 光半導体素子収納用パッケージ
JPH05160283A (ja) 半導体素子収納用パッケージ