JP3207118B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3207118B2
JP3207118B2 JP17629296A JP17629296A JP3207118B2 JP 3207118 B2 JP3207118 B2 JP 3207118B2 JP 17629296 A JP17629296 A JP 17629296A JP 17629296 A JP17629296 A JP 17629296A JP 3207118 B2 JP3207118 B2 JP 3207118B2
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating base
metallized wiring
adhesive
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17629296A
Other languages
English (en)
Other versions
JPH1022304A (ja
Inventor
俊雄 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP17629296A priority Critical patent/JP3207118B2/ja
Publication of JPH1022304A publication Critical patent/JPH1022304A/ja
Application granted granted Critical
Publication of JP3207118B2 publication Critical patent/JP3207118B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは一般に、酸化アルミニウム質
焼結体等の電気絶縁材料から成り、その上面の略中央部
に半導体素子が搭載される搭載部を有し、かつ前記半導
体素子搭載部の周辺から外周端にかけて導出されたタン
グステン、モリブデン、マンガン等の高融点金属粉末か
ら成る複数個のメタライズ配線層を有する絶縁基体と、
半導体素子を外部電気回路に電気的に接続するために前
記メタライズ配線層に銀ロウ等のロウ材を介して取着さ
れた外部リード端子と、蓋体とから構成されており、絶
縁基体の半導体素子搭載部にエポキシ樹脂等の有機樹脂
に銀等の金属粉末を添加した、或いはガラス粉末、銀等
の金属粉末にシアネートエステル樹脂等の有機樹脂を添
加した接着剤を介して半導体素子を載置し、次に前記接
着剤を加熱処理し、エポキシ樹脂を熱硬化、あるいはガ
ラス粉末を溶融させることによって半導体素子を絶縁基
体の半導体素子搭載部に接着固定させるとともにメタラ
イズ配線層に半導体素子の各電極をボンディングワイヤ
を介して電気的に接続し、最後に絶縁基体上面に蓋体を
ガラス、樹脂等の封止部材により接合させ、絶縁基体と
蓋体とから成る容器内部に半導体素子を気密に収容する
ことによって最終製品としての半導体装置となる。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
の表面に大気中に含まれる水分（含むＯＨ基）が付着す
ると絶縁基体表面が親水性となり、エポキシ樹脂やシア
ネートエステル樹脂等の極性の強い樹脂は大きく広がっ
てしまう。そのため絶縁基体の半導体素子搭載部にエポ
キシ樹脂等の有機樹脂に銀等の金属粉末を添加した、或
いはガラス粉末、銀等の金属粉末にシアネートエステル
樹脂等の有機樹脂を添加した接着剤を介して半導体素子
を載置し、前記接着剤を加熱処理し、エポキシ樹脂を熱
硬化、あるいはガラス粉末を溶融させることによって半
導体素子を絶縁基体の半導体素子搭載部に接着固定させ
る際、接着剤の一部が半導体素子搭載部の周辺に大きく
広がり、半導体素子搭載部周辺に形成されているメタラ
イズ配線層を被覆してメタライズ配線層へのボンディン
グワイヤの強固な接続を不可としたり、接着剤中に含ま
れている銀等の金属粉末が隣接するメタライズ配線層間
を電気的に短絡させたりするという欠点を有していた。
【０００４】
【課題を解決するための手段】本発明は上記欠点に鑑み
案出されたもので、その目的は内部に収容する半導体素
子の電極をボンディングワイヤを介して所定のメタライ
ズ配線層に強固に電気的接続することができる半導体素
子収納用パッケージを提供することにある。
【０００５】本発明は、半導体素子が搭載される搭載部
及び該搭載部周辺から外表面にかけて複数個のメタライ
ズ配線層を被着させた絶縁基体と、蓋体とから成り、前
記絶縁基体の半導体素子搭載部に半導体素子を有機樹脂
を含有した接着剤を用いて接着固定させるとともに絶縁
基体に蓋体を接合させ、絶縁基体と蓋体とから成る容器
内部に半導体素子を気密に収容する半導体素子収納用パ
ッケージであって、前記絶縁基体の少なくとも半導体素
子搭載部表面にポリオキシエチレンアルキルアミンから
成る皮膜を被着させたことを特徴とするものである。
【０００６】本発明の半導体素子収納用パッケージによ
れば、絶縁基体の少なくとも半導体素子が搭載される搭
載部表面にポリオキシエチレンアルキルアミンから成る
皮膜を被着させたことから絶縁基体の半導体素子搭載部
にエポキシ樹脂等の有機樹脂に銀等の金属粉末を添加し
た、或いはガラス粉末、銀等の金属粉末にシアネートエ
ステル樹脂等の有機樹脂を添加した接着剤を介して半導
体素子を載置するとともにこれを加熱処理し、エポキシ
樹脂を熱硬化、あるいはガラス粉末を溶融させることに
よって半導体素子を絶縁基体の半導体素子搭載部に接着
固定させる際、接着剤中に有機樹脂が含有されているこ
とによって絶縁基体の半導体素子搭載部周辺に接着剤が
広がろうとしてもその広がりはポリオキシエチレンアル
キルアミンから成る皮膜のアルキル基とエポキシ樹脂や
シアネートエステル樹脂等との化学結合によって抑制さ
れ、その結果、絶縁基体の半導体素子搭載部周辺に形成
されているメタライズ配線層が接着剤で被覆されること
はなく、これによって隣接するメタライズ配線層間の電
気的独立を維持することが可能となるとともに半導体素
子の各電極を所定のメタライズ配線層にボンディングワ
イヤを介して極めて強固に電気的接続することが可能と
なる。
【０００７】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図１及び図２は本発明の半導体素子収
納用パッケージの一実施例を示し、１は電気絶縁材料か
ら成る絶縁基体、２は蓋体である。この絶縁基体１と蓋
体２とで半導体素子３を収容するための容器４が構成さ
れる。
【０００８】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、その上面の略中央部に半導体素子３が
搭載され収容される凹部１ａが設けてあり、該凹部１ａ
底面には半導体素子３が接着剤５を介して接着固定、具
体的には絶縁基体１の凹部１ａ底面にエポキシ樹脂等の
有機樹脂に銀等の金属粉末を添加した、或いはガラス粉
末、銀等の金属粉末にシアネートエステル樹脂等の有機
樹脂を添加した接着剤５を介して半導体素子３を載置
し、次に前記接着剤５を加熱処理し、エポキシ樹脂を熱
硬化、あるいはガラス粉末を溶融させることによって半
導体素子３を絶縁基体１の凹部１ａ底面に接着固定され
る。
【０００９】前記絶縁基体１は例えば、酸化アルミニウ
ム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化グネシウム、酸化カルシウム等の原料粉末に適
当な有機バインダー、溶剤等を添加混合して泥漿物を作
るとともに該泥漿物をドクターブレード法やカレンダー
ロール法等によりシート状に成形してセラミックグリー
ンシート（セラミック生シート）を得、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施す
とともにこれを複数枚積層し、約１６００℃の高温で焼
成することによって製作される。
【００１０】また前記絶縁基体１はその凹部１ａ周辺か
ら外周縁にかけて複数個のメタライズ配線層７が被着形
成されており、該メタライズ配線層７のうち凹部１ａ周
辺部に位置する領域には半導体素子３の各電極がボンデ
ィングワイヤ８を介して電気的に接続され、また絶縁基
体１の外周縁に導出された部位には外部リード端子９が
ロウ材を介してロウ付け取着されている。
【００１１】前記絶縁基体１に設けたメタライズ配線層
７は外部電気回路に接続される外部リード端子９に半導
体素子３の各電極を電気的に接続させる作用をなし、例
えば、タングステン、モリブデン、マンガン等の高融点
金属粉末で形成されている。
【００１２】尚、前記メタライズ配線層７はタングステ
ン、モリブデン等の高融点金属粉末に適当な有機バイン
ダー、溶剤を添加混合して金属ペーストを得るとともに
該金属ペーストを従来周知のスクリーン印刷法等の厚膜
手法を採用し、絶縁基体１となるセラミックグリーンシ
ートに予め所定パターンに印刷塗布しておくことによっ
て絶縁基体１の凹部１ａ周辺から外周縁にかけて被着形
成される。
【００１３】また前記メタライズ配線層７はその露出す
る表面にニッケル、金等の耐蝕性に優れ、かつロウ材に
対して濡れ性が良い金属をメッキ法により１μｍ乃至２
０μｍの厚みに被着させておくと、メタライズ配線層７
の酸化腐食を有効に防止することができるとともにメタ
ライズ配線層７とボンディングワイヤ８及び外部リード
端子９とのロウ付け接合を強固なものとなすことができ
る。従って、前記メタライズ配線層７はその露出する表
面にニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ
性の良い金属をメッキ法により１μｍ乃至２０μｍの厚
みに被着させておくことが好ましい。
【００１４】更に前記メタライズ配線層７にロウ付けさ
れる外部リード端子９は半導体素子３の各電極を外部電
気回路に電気的に接続する作用をなし、例えば、鉄ーニ
ッケルーコバルト合金や鉄ーニッケル合金等の金属材料
で形成されている。
【００１５】前記外部リード端子９は例えば、鉄ーニッ
ケルーコバルト合金等のインゴット（塊）に圧延加工法
や打ち抜き加工法等、従来周知の金属加工法を施すこと
によって所定の板状に形成される。
【００１６】前記外部リード端子９はまたその表面にニ
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法より１μｍ乃至２０μｍの厚みに被着さ
せておくと、外部リード端子９の酸化腐食を有効に防止
することができるとともに外部リード端子９と外部電気
回路との電気的接続を良好となすことができる。そのた
め前記外部リード端子９はその表面にニッケル、金等を
メッキ法により１μｍ乃至２０μｍの厚みに被着させて
おくことが好ましい。
【００１７】また更に前記絶縁基体１はその少なくとも
凹部１ａ底面にポリオキシエチレンアルキルアミンから
成る皮膜６が被着されている。
【００１８】前記ポリオキシエチレンアルキルアミンか
ら成る皮膜６は、絶縁基体１の凹部１ａ底面にエポキシ
樹脂等の有機樹脂に銀等の金属粉末を添加した、或いは
ガラス粉末、銀等の金属粉末にシアネートエステル樹脂
等の有機樹脂を添加した接着剤５を介して半導体素子３
を載置するとともにこれを加熱処理し、エポキシ樹脂を
熱硬化、あるいはガラス粉末を溶融させることによって
半導体素子３を絶縁基体１の凹部１ａ底面に接着固定さ
せる際、接着剤５の一部が絶縁基体１の凹部１ａ底面に
大きく広がるとともに凹部１ａ側面を伝って凹部１ａ周
辺に這い上がるのを有効に防止する作用をなし、これに
よって絶縁基体１の凹部１ｂ周辺に形成されているメタ
ライズ配線層７はその各々の電気的独立を維持すること
が可能となるとともに半導体素子３の各電極を所定のメ
タライズ配線層７にボンディングワイヤ８を介して極め
て強固に電気的接続することが可能となる。
【００１９】前記皮膜６による接着剤５の広がり防止
は、ポリオキシエチレンアルキルアミンから成る皮膜６
のアルキル基と接着剤５に含有されているエポキシ樹脂
やシアネートエステル樹脂等との間に化学結合を起こさ
せることによって達成される。
【００２０】尚、前記ポリオキシエチレンアルキルアミ
ンから成る皮膜６の絶縁基体１に設けた少なくとも凹部
１ａ底面への被着はポリトキシエチレンアルキルアミン
濃度が０．０００１％〜０．１％の水溶液中に絶縁基体
１を約３０秒〜２分間浸漬した後、これを水洗し、その
後これを遠赤外線乾燥装置により約６０〜７０℃で１〜
５分間乾燥することによって行われる。
【００２１】また一方、前記絶縁基体１の上面には蓋体
２がロウ材やガラス、樹脂等から成る封止部材を介して
接合され、これによって絶縁基体１の半導体素子３が収
容される凹部１ａが蓋体２によって気密に封止される。
【００２２】前記蓋体２は例えば、酸化アルミニウム質
焼結体やムライト質焼結体、窒化アルミニウム質焼結
体、炭化珪素質焼結体、ガラスセラミックス焼結体等の
電気絶縁材料、或いは鉄ーニッケルーコバルト合金や鉄
ーニッケル合金等の金属材料から成り、例えば酸化アル
ミニウム質焼結体から成る場合には、酸化アルミニウ
ム、酸化珪素、酸化マグネシウム、酸化カルシウム等の
原料粉末を従来周知のプレス形成法を採用することによ
って所定形状に成形するとともにこれを約１５００℃の
温度で焼成することによって製作される。
【００２３】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体１の凹部１ａ底面に半導体素子３を
接着剤５を介して接着固定するとともに半導体素子３の
各電極をメタライズ配線層７にボンディングワイヤ８を
介して電気的に接続させ、最後に絶縁基体１の上面に蓋
体２をロウ材やガラス、樹脂等から成る封止部材を介し
て接合させ、絶縁基体１と蓋体２とから成る容器４内部
に半導体素子３を気密に収容することによって最終製品
としての半導体装置となる。
【００２４】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２５】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の少なくとも半導体素子が搭載される
搭載部表面にポリオキシエチレンアルキルアミンから成
る皮膜を被着させたことから絶縁基体の半導体素子搭載
部にエポキシ樹脂等の有機樹脂に銀等の金属粉末を添加
した、或いはガラス粉末、銀等の金属粉末にシアネート
エステル樹脂等の有機樹脂を添加した接着剤を介して半
導体素子を載置するとともにこれを加熱処理し、エポキ
シ樹脂を熱硬化、あるいはガラス粉末を溶融させること
によって半導体素子を絶縁基体の半導体素子搭載部に接
着固定させる際、接着剤中に有機樹脂が含有されている
ことによって絶縁基体の半導体素子搭載部周辺に接着剤
が広がろうとしてもその広がりはポリオキシエチレンア
ルキルアミンから成る皮膜のアルキル基とエポキシ樹脂
やシアネートエステル樹脂等との化学結合によって抑制
され、その結果、絶縁基体の半導体素子搭載部周辺に形
成されているメタライズ配線層が接着剤で被覆されるこ
とはなく、これによって隣接するメタライズ配線層間の
電気的独立を維持することが可能となるとともに半導体
素子の各電極を所定のメタライズ配線層にボンディング
ワイヤを介して極めて強固に電気的接続することが可能
となる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
【符号の説明】
１・・・絶縁基体 １ａ・・半導体素子搭載部 ２・・・蓋体 ３・・・半導体素子 ４・・・容器 ５・・・樹脂製接着剤 ６・・・皮膜 ７・・・メタライズ配線層 ９・・・外部リード端子

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子が搭載される搭載部及び該搭載
    部周辺から外表面にかけて複数個のメタライズ配線層を
    被着させた絶縁基体と、蓋体とから成り、前記絶縁基体
    の半導体素子搭載部に半導体素子を有機樹脂を含有した
    接着剤を用いて接着固定させるとともに絶縁基体に蓋体
    を接合させ、絶縁基体と蓋体とから成る容器内部に半導
    体素子を気密に収容する半導体素子収納用パッケージで
    あって、前記絶縁基体の少なくとも半導体素子搭載部表
    面にポリオキシエチレンアルキルアミンから成る皮膜を
    被着させたことを特徴とする半導体素子収納用パッケー
    ジ。
JP17629296A 1996-07-05 1996-07-05 半導体素子収納用パッケージ Expired - Fee Related JP3207118B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17629296A JP3207118B2 (ja) 1996-07-05 1996-07-05 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17629296A JP3207118B2 (ja) 1996-07-05 1996-07-05 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH1022304A JPH1022304A (ja) 1998-01-23
JP3207118B2 true JP3207118B2 (ja) 2001-09-10

Family

ID=16011043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17629296A Expired - Fee Related JP3207118B2 (ja) 1996-07-05 1996-07-05 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3207118B2 (ja)

Also Published As

Publication number Publication date
JPH1022304A (ja) 1998-01-23

Similar Documents

Publication Publication Date Title
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3207118B2 (ja) 半導体素子収納用パッケージ
JP2750253B2 (ja) 半導体装置
JP3176267B2 (ja) 半導体素子収納用パッケージ
JP2514094Y2 (ja) 半導体素子収納用パッケ―ジ
JP4051162B2 (ja) 電子部品収納用容器の製造方法
JP3138186B2 (ja) 半導体装置
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3181011B2 (ja) 半導体素子収納用パッケージ
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP2948990B2 (ja) 半導体素子収納用パッケージ
JP3346655B2 (ja) 半導体素子収納用パッケージ
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JPH09223755A (ja) 半導体素子収納用パッケージ
JP3117387B2 (ja) 半導体素子収納用パッケージ
JP2740606B2 (ja) 半導体素子収納用パッケージ
JP3323010B2 (ja) 半導体素子収納用パッケージ
JP2514910Y2 (ja) 半導体素子収納用パッケージ
JP2543153Y2 (ja) 半導体素子収納用パッケージ
JPH0922957A (ja) 半導体素子収納用パッケージ
JPH0936145A (ja) 半導体装置
JPH1167950A (ja) 電子部品収納用パッケージ
JPH08125080A (ja) 半導体装置及びその製造方法
JPH05326738A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees