JP2514910Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2514910Y2 JP2514910Y2 JP1990127591U JP12759190U JP2514910Y2 JP 2514910 Y2 JP2514910 Y2 JP 2514910Y2 JP 1990127591 U JP1990127591 U JP 1990127591U JP 12759190 U JP12759190 U JP 12759190U JP 2514910 Y2 JP2514910 Y2 JP 2514910Y2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- metallized
- semiconductor element
- insulating substrate
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は半導体素子を収容するための半導体素子収納
用パッケージの改良に関するものである。
用パッケージの改良に関するものである。
（従来の技術） 従来、LSI（大規模集積回路素子）等の半導体素子を
収容するための半導体素子収納用パッケージは第１図に
示すように、アルミナセラミックス等の電気絶縁材料か
ら成り、その上面の略中央部に半導体素子13を収容する
ための凹部を有し、且つ上面にタングステン（Ｗ）、モ
リブデン（Mo）、マンガン（Mn）等の高融点金属粉末か
ら成るメタライズ配線層12を有する絶縁基体11と、半導
体素子13を外部電気回路に接続するために前記メタライ
ズ配線層12に銀ロウ等のロウ材を介し取着された外部リ
ード端子14と、コバール金属（Fe−Ni−Co合金）や42Al
loy（Fe−Ni合金）等の金属から成る蓋体15とより構成
されており、絶縁基体11の凹部底面に半導体素子13を取
着固定し、半導体素子13の各電極とメタライズ配線層12
とをボンディングワイヤ16を介して電気的に接続すると
ともに絶縁基体11上面に金属製蓋体15を金−錫共晶合金
（Au−Sn合金）から成る封止材18により取着させ、絶縁
基体11と蓋体15とから成る容器の内部に半導体素子13を
気密に封入することによって製品としての半導体装置と
なる。
収容するための半導体素子収納用パッケージは第１図に
示すように、アルミナセラミックス等の電気絶縁材料か
ら成り、その上面の略中央部に半導体素子13を収容する
ための凹部を有し、且つ上面にタングステン（Ｗ）、モ
リブデン（Mo）、マンガン（Mn）等の高融点金属粉末か
ら成るメタライズ配線層12を有する絶縁基体11と、半導
体素子13を外部電気回路に接続するために前記メタライ
ズ配線層12に銀ロウ等のロウ材を介し取着された外部リ
ード端子14と、コバール金属（Fe−Ni−Co合金）や42Al
loy（Fe−Ni合金）等の金属から成る蓋体15とより構成
されており、絶縁基体11の凹部底面に半導体素子13を取
着固定し、半導体素子13の各電極とメタライズ配線層12
とをボンディングワイヤ16を介して電気的に接続すると
ともに絶縁基体11上面に金属製蓋体15を金−錫共晶合金
（Au−Sn合金）から成る封止材18により取着させ、絶縁
基体11と蓋体15とから成る容器の内部に半導体素子13を
気密に封入することによって製品としての半導体装置と
なる。
尚、前記金属製蓋体15の絶縁基体11への取着は絶縁基
体11上面にタングステン、モリブデン等の高融点金属粉
末から成る封止用の枠状メタライズ金属層17を予め被着
させておき、該枠状メタライズ金属層17の外表面に金属
製蓋体15を金−錫共晶合金Au−Sn合金）等から成る封止
材18を介し取着することによって行われる。
体11上面にタングステン、モリブデン等の高融点金属粉
末から成る封止用の枠状メタライズ金属層17を予め被着
させておき、該枠状メタライズ金属層17の外表面に金属
製蓋体15を金−錫共晶合金Au−Sn合金）等から成る封止
材18を介し取着することによって行われる。
（考案が解決しようとする課題） しかしながら、この従来の半導体素子収納用パッケー
ジにおいては、絶縁基体11の上面に被着させた封止用の
メタライズ金属層17が絶縁基体11に平面的（二次元的）
に被着されていること及びアルミナセラミックスから成
る絶縁基体11の熱膨張係数が6.0乃至7.5×10-6／℃であ
るのに対し、コバール金属等から成る金属製蓋体15の熱
膨張係数が11.5乃至13.0×10-6／℃であり大きく相違す
ること等から絶縁基体11上面の枠状メタライズ金属層17
に金属製蓋体15を封止材18を加熱溶融させることによっ
て取着する場合、封止材18の硬化時に金属製蓋体15が枠
状のメタライズ金属層17を大きな力で引っ張ってメタラ
イズ金属層17を絶縁基体11より剥離させてしまい、その
結果、絶縁基体11と金属製蓋体15とから成る容器の気密
封止が破れ、内部に収容する半導体素子13を長期間にわ
たり正常、且つ安定に作動させることができないという
欠点を有していた。
ジにおいては、絶縁基体11の上面に被着させた封止用の
メタライズ金属層17が絶縁基体11に平面的（二次元的）
に被着されていること及びアルミナセラミックスから成
る絶縁基体11の熱膨張係数が6.0乃至7.5×10-6／℃であ
るのに対し、コバール金属等から成る金属製蓋体15の熱
膨張係数が11.5乃至13.0×10-6／℃であり大きく相違す
ること等から絶縁基体11上面の枠状メタライズ金属層17
に金属製蓋体15を封止材18を加熱溶融させることによっ
て取着する場合、封止材18の硬化時に金属製蓋体15が枠
状のメタライズ金属層17を大きな力で引っ張ってメタラ
イズ金属層17を絶縁基体11より剥離させてしまい、その
結果、絶縁基体11と金属製蓋体15とから成る容器の気密
封止が破れ、内部に収容する半導体素子13を長期間にわ
たり正常、且つ安定に作動させることができないという
欠点を有していた。
（考案の目的） 本考案は上記欠点に鑑み案出されたもので、その目的
は絶縁基体と金属製蓋体とから成る容器の気密封止を完
全とし、内部に収容する半導体素子を長期間にわたり正
常、且つ安定に作動させることができる半導体素子収納
用パッケージを提供することにある。
は絶縁基体と金属製蓋体とから成る容器の気密封止を完
全とし、内部に収容する半導体素子を長期間にわたり正
常、且つ安定に作動させることができる半導体素子収納
用パッケージを提供することにある。
（課題を解決するための手段） 本考案は上面に枠状のメタライズ金属層が被着された
絶縁基体と金属製蓋体とから成り、絶縁基体の枠状メタ
ライズ金属層に金属製蓋体を取着することによって内部
に半導体素子を収容するようになした半導体素子収納用
パッケージにおいて、前記枠状メタライズ金属層の上面
外周部が絶縁基体と焼結一体化した被覆部材で覆われて
いることを特徴とするものである。
絶縁基体と金属製蓋体とから成り、絶縁基体の枠状メタ
ライズ金属層に金属製蓋体を取着することによって内部
に半導体素子を収容するようになした半導体素子収納用
パッケージにおいて、前記枠状メタライズ金属層の上面
外周部が絶縁基体と焼結一体化した被覆部材で覆われて
いることを特徴とするものである。
（実施例） 次に本考案を添付図面に基づき詳細に説明する。
第１図及び第２図は本考案にかかる半導体素子収納用
パッケージの一実施例を示し、１はアルミナセラミック
ス等の電気絶縁材料より成る絶縁基体、２は金属製の蓋
体である。この絶縁基体１と金属製蓋体２とで半導体素
子４を収容するための容器３が構成される。
パッケージの一実施例を示し、１はアルミナセラミック
ス等の電気絶縁材料より成る絶縁基体、２は金属製の蓋
体である。この絶縁基体１と金属製蓋体２とで半導体素
子４を収容するための容器３が構成される。
前記絶縁基体１はその上面に半導体素子４を収容する
ための空所を形成する段状の凹部1aが設けてあり、該凹
部1a底面には半導体素子４が接着材を介し取着固定され
る。
ための空所を形成する段状の凹部1aが設けてあり、該凹
部1a底面には半導体素子４が接着材を介し取着固定され
る。
また前記絶縁基体１には凹部1a段状上面から容器３の
外部に導出するメタライズ配線層５が被着形成されてお
り、該メタライズ配線層５の凹部1a段状上面部には半導
体素子４の各電極がボンディングワイヤ６を介し電気的
に接続され、また容器３の外部に導出された部位には外
部電気回路と接続される外部リード端子７が銀ロウ等の
ロウ材を介し取着されている。
外部に導出するメタライズ配線層５が被着形成されてお
り、該メタライズ配線層５の凹部1a段状上面部には半導
体素子４の各電極がボンディングワイヤ６を介し電気的
に接続され、また容器３の外部に導出された部位には外
部電気回路と接続される外部リード端子７が銀ロウ等の
ロウ材を介し取着されている。
前記絶縁基体１は例えばアルミナセラミックスの電気
絶縁材料より成る場合、アルミナ（Al2O3）、シリカ（S
iO2）、マグネシア（MgO）、カルシア（CaO）等の原料
粉末に適当な有機溶剤、溶媒を添加混合して泥漿状とな
すとともにこれをドクターブレード法を採用することに
よってセラミックグリーンシート（セラミック生シー
ト）を形成し、しかる後、前記セラミックグリーンシー
トに適当な打ち抜き加工を施すとともに複数枚積層し、
高温（約1600℃）で焼成することによって製作される。
絶縁材料より成る場合、アルミナ（Al2O3）、シリカ（S
iO2）、マグネシア（MgO）、カルシア（CaO）等の原料
粉末に適当な有機溶剤、溶媒を添加混合して泥漿状とな
すとともにこれをドクターブレード法を採用することに
よってセラミックグリーンシート（セラミック生シー
ト）を形成し、しかる後、前記セラミックグリーンシー
トに適当な打ち抜き加工を施すとともに複数枚積層し、
高温（約1600℃）で焼成することによって製作される。
また前記メタライズ配線層５はタングステン、モリブ
デン、マンガン等の高融点金属粉末から成り、従来周知
のスクリーン印刷法等の厚膜手法を採用することによっ
て絶縁基体１の凹部1a段状上面から容器３の外部に導出
するよう被着形成される。
デン、マンガン等の高融点金属粉末から成り、従来周知
のスクリーン印刷法等の厚膜手法を採用することによっ
て絶縁基体１の凹部1a段状上面から容器３の外部に導出
するよう被着形成される。
更に前記メタライズ配線層５にロウ付けされる外部リ
ード端子７は内部に収容する半導体素子４を外部電気回
路に接続する作用を為し、外部リード端子７を外部電気
回路に接続することによって内部に収容される半導体素
子４はメタライズ配線層５及び外部リード端子７を介し
外部電気回路に電気的に接続されることとなる。
ード端子７は内部に収容する半導体素子４を外部電気回
路に接続する作用を為し、外部リード端子７を外部電気
回路に接続することによって内部に収容される半導体素
子４はメタライズ配線層５及び外部リード端子７を介し
外部電気回路に電気的に接続されることとなる。
尚、前記外部リード端子７は例えば、コバール金属や
42Alloy等の金属から成り、コバール金属等のインゴッ
ト（塊）を従来周知の圧延加工法帯打ち抜き加工法を採
用することによって所定の板状に形成される。
42Alloy等の金属から成り、コバール金属等のインゴッ
ト（塊）を従来周知の圧延加工法帯打ち抜き加工法を採
用することによって所定の板状に形成される。
また前記外部リード端子７はその外表面にニッケル
（Ni）、金（Au）等から成る良導電性で、且つ耐蝕性に
優れた金属をメッキにより2.0乃至20.0μｍの厚みに層
着させておくと外部リード端子７の酸化腐食を有効に防
止するとともに外部リード端子７と外部電気回路との電
気的接続を良好となすことができる。従って、外部リー
ド端子７はその外表面にニッケル、金等をメッキにより
2.0乃至20.0μｍの厚みに層着させておくことが好まし
い。
（Ni）、金（Au）等から成る良導電性で、且つ耐蝕性に
優れた金属をメッキにより2.0乃至20.0μｍの厚みに層
着させておくと外部リード端子７の酸化腐食を有効に防
止するとともに外部リード端子７と外部電気回路との電
気的接続を良好となすことができる。従って、外部リー
ド端子７はその外表面にニッケル、金等をメッキにより
2.0乃至20.0μｍの厚みに層着させておくことが好まし
い。
前記絶縁基体１はまたその上面に封止用の枠状メタラ
イズ金属層８が被着されており、該枠状メタライズ金属
層８には例えば、コバール金属や42Alloy等の金属から
成る蓋体２が封止材９を介して取着され、これによって
容器３の内部に半導体素子４が気密に封入される。
イズ金属層８が被着されており、該枠状メタライズ金属
層８には例えば、コバール金属や42Alloy等の金属から
成る蓋体２が封止材９を介して取着され、これによって
容器３の内部に半導体素子４が気密に封入される。
前記枠状のメタライズ金属層８は、絶縁基体１に金属
製蓋体２を取着する際の下地金属層として作用し、タン
グステン、モリブデン等の高融点金属粉末により形成さ
れる。
製蓋体２を取着する際の下地金属層として作用し、タン
グステン、モリブデン等の高融点金属粉末により形成さ
れる。
尚、前記枠状のメタライズ金属層８はタングステン等
の高融点金属粉末に適当な有機溶剤、溶媒を添加混合し
て得た金属ペーストを従来周知のスクリーン印刷法及び
焼成法を採用することによって絶縁基体１の上面に幅が
約４乃至5mmの枠状に被着形成される。
の高融点金属粉末に適当な有機溶剤、溶媒を添加混合し
て得た金属ペーストを従来周知のスクリーン印刷法及び
焼成法を採用することによって絶縁基体１の上面に幅が
約４乃至5mmの枠状に被着形成される。
また前記メタライズ金属層８はその外表面に金（Au）
等をメッキにより2.0乃至10.0μｍの厚みに層着させて
おくとメタライズ金属層８に封止材９を介して金属製蓋
体２を取着する際、メタライズ金属層８と封止材９との
濡れ性（反応性）が大幅に改善されて両者を強固に接合
させることができ、これによって絶縁基体１に金属製蓋
体２を極めて強固に取着することができる。従って、絶
縁基体１の上面に被着させたメタライズ金属層８にはそ
の外表面に金等をメッキにより2.0乃至10.0μｍの厚み
に層着させておくことが好ましい。
等をメッキにより2.0乃至10.0μｍの厚みに層着させて
おくとメタライズ金属層８に封止材９を介して金属製蓋
体２を取着する際、メタライズ金属層８と封止材９との
濡れ性（反応性）が大幅に改善されて両者を強固に接合
させることができ、これによって絶縁基体１に金属製蓋
体２を極めて強固に取着することができる。従って、絶
縁基体１の上面に被着させたメタライズ金属層８にはそ
の外表面に金等をメッキにより2.0乃至10.0μｍの厚み
に層着させておくことが好ましい。
前記枠状のメタライズ金属層８はまたその上面外周部
が絶縁基体１と焼結一体化した被覆部材10により覆われ
ている。
が絶縁基体１と焼結一体化した被覆部材10により覆われ
ている。
前記被覆部材10は絶縁基体１と協働してメタライズ金
属層８の絶縁基体１上での被着を三次元的となす作用を
為し、これによってメタライズ金属層８の被着強度が極
めて強固なものとなっている。従って、後述するメタラ
イズ金属層８に金属製蓋体２を封止材９を加熱溶融させ
て取着する際、封止材９の硬化時に金属製蓋体２がメタ
ライズ金属層８を大きな力で引っ張ったとしてもメタラ
イズ金属層８は絶縁基体１より剥がれることはなく、そ
の結果、絶縁基体１と金属製蓋体２とから成る容器３の
気密封止が完全となり、内部に収容する半導体素子４を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
属層８の絶縁基体１上での被着を三次元的となす作用を
為し、これによってメタライズ金属層８の被着強度が極
めて強固なものとなっている。従って、後述するメタラ
イズ金属層８に金属製蓋体２を封止材９を加熱溶融させ
て取着する際、封止材９の硬化時に金属製蓋体２がメタ
ライズ金属層８を大きな力で引っ張ったとしてもメタラ
イズ金属層８は絶縁基体１より剥がれることはなく、そ
の結果、絶縁基体１と金属製蓋体２とから成る容器３の
気密封止が完全となり、内部に収容する半導体素子４を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
尚、前記被覆部材10は例えばアルミナセラミックス等
から成り、アルミナ粉末に適当な有機溶剤、溶媒を添加
混合して得た絶縁ペーストをメタライズ金属層８の上面
外周部を含む絶縁基体１表面に従来周知のスクリーン印
刷等の厚膜手法を採用することによって印刷塗布し、し
かる後、これを高温で焼成し、メタライズ金属層８の上
面外周部が絶縁基体１と被覆部材10とで挟まれるように
して絶縁基体１に焼結一体化される。
から成り、アルミナ粉末に適当な有機溶剤、溶媒を添加
混合して得た絶縁ペーストをメタライズ金属層８の上面
外周部を含む絶縁基体１表面に従来周知のスクリーン印
刷等の厚膜手法を採用することによって印刷塗布し、し
かる後、これを高温で焼成し、メタライズ金属層８の上
面外周部が絶縁基体１と被覆部材10とで挟まれるように
して絶縁基体１に焼結一体化される。
また前記被覆部材10はメタライズ金属層８を被覆する
領域、即ち、メタライズ金属層８の上面外周端からの距
離Ｌが0.05mm未満であるとメタライズ金属層８の被着強
度が弱くなり、メタライズ金属層８に金属製蓋体２を取
着する際、金属製蓋体２の引っ張り力でメタライズ金属
層８が絶縁基体１より剥離してしまう危険性があり、ま
た1.5mmを越えるとメタライズ金属層８の露出する表面
が狭くなり、メタライズ金属層８に金属製蓋体２を封止
材９を介し強固に取着することができなくなる危険性が
ある。従って、前記被覆部材10はメタライズ金属層８の
上面外周端からの距離Ｌが0.05mm乃至1.5mmの範囲とし
ておくことが好ましい。
領域、即ち、メタライズ金属層８の上面外周端からの距
離Ｌが0.05mm未満であるとメタライズ金属層８の被着強
度が弱くなり、メタライズ金属層８に金属製蓋体２を取
着する際、金属製蓋体２の引っ張り力でメタライズ金属
層８が絶縁基体１より剥離してしまう危険性があり、ま
た1.5mmを越えるとメタライズ金属層８の露出する表面
が狭くなり、メタライズ金属層８に金属製蓋体２を封止
材９を介し強固に取着することができなくなる危険性が
ある。従って、前記被覆部材10はメタライズ金属層８の
上面外周端からの距離Ｌが0.05mm乃至1.5mmの範囲とし
ておくことが好ましい。
更に前記被覆部材10は絶縁基体１を構成する電気絶縁
材料と実質的に同一の材料で形成しておくと絶縁基体１
に被覆部材10を焼結一体化させて接合させる際、絶縁基
体１と被覆部材10とが反応性を良好として、且つ両者間
に両者の熱膨張係数の相違に起因する応力を内在するこ
となく強固に一体化する。従って、前記被覆部材10を絶
縁基体１強固に接合させるためには絶縁基体１と実質的
に同一の材料で形成しておくことが好ましい。
材料と実質的に同一の材料で形成しておくと絶縁基体１
に被覆部材10を焼結一体化させて接合させる際、絶縁基
体１と被覆部材10とが反応性を良好として、且つ両者間
に両者の熱膨張係数の相違に起因する応力を内在するこ
となく強固に一体化する。従って、前記被覆部材10を絶
縁基体１強固に接合させるためには絶縁基体１と実質的
に同一の材料で形成しておくことが好ましい。
かくして絶縁基体１の凹部1a底面に半導体素子４を接
着材を介して取着固定するとともに半導体素子４の各電
極をメタライズ配線層５にボンディングワイヤ６を介し
て電気的に接続し、しかる後、絶縁基体１の上面に被着
させたメタライズ金属層８上に金−錫合金等から成る封
止材９を間に挟んで金属製蓋体２を載置するととも封止
材９を加熱溶融させ、金属製蓋体２をメタライズ金属層
８に封止材９を介し取着することによって最終製品とし
ての半導体装置が完成する。
着材を介して取着固定するとともに半導体素子４の各電
極をメタライズ配線層５にボンディングワイヤ６を介し
て電気的に接続し、しかる後、絶縁基体１の上面に被着
させたメタライズ金属層８上に金−錫合金等から成る封
止材９を間に挟んで金属製蓋体２を載置するととも封止
材９を加熱溶融させ、金属製蓋体２をメタライズ金属層
８に封止材９を介し取着することによって最終製品とし
ての半導体装置が完成する。
尚、この場合、メタライズ金属層８は被覆部材10によ
って絶縁基体１上に強固に被着されていることから金属
製蓋体２がメタライズ金属層８を大きな力で引っ張った
としてもメタライズ金属層８が絶縁基体１より剥離する
ことは一切なく、その結果、絶縁基体１上に金属製蓋体
２を強固に取着して容器３の気密封止を完全となし、こ
れによって容器３内部に収容する半導体素子４を長期間
にわたり正常、且つ安定に作動させることが可能とな
る。
って絶縁基体１上に強固に被着されていることから金属
製蓋体２がメタライズ金属層８を大きな力で引っ張った
としてもメタライズ金属層８が絶縁基体１より剥離する
ことは一切なく、その結果、絶縁基体１上に金属製蓋体
２を強固に取着して容器３の気密封止を完全となし、こ
れによって容器３内部に収容する半導体素子４を長期間
にわたり正常、且つ安定に作動させることが可能とな
る。
（考案の効果） 以上の通り、本考案の半導体素子収納用パッケージに
よれば絶縁基体に被着させた枠状メタライズ金属層の上
面外周部を絶縁基体に焼結一体化させた被覆部材により
覆ったことからメタライズ金属層の絶縁基体への被着強
度を極めて強固なものとなすことができ、その結果、メ
タライズ金属層に金属製蓋体を封止材を介し取着する
際、金属製蓋体がメタライズ金属層を大きな力で引っ張
ったとしてもメタライズ金属層が絶縁基体より剥離する
ことは一切なく、絶縁基体上に金属製蓋体を強固に取着
させることができるとともに容器内部の気密封止を完全
なものとなすことができ、これによって内部に収容する
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることが可能となる。
よれば絶縁基体に被着させた枠状メタライズ金属層の上
面外周部を絶縁基体に焼結一体化させた被覆部材により
覆ったことからメタライズ金属層の絶縁基体への被着強
度を極めて強固なものとなすことができ、その結果、メ
タライズ金属層に金属製蓋体を封止材を介し取着する
際、金属製蓋体がメタライズ金属層を大きな力で引っ張
ったとしてもメタライズ金属層が絶縁基体より剥離する
ことは一切なく、絶縁基体上に金属製蓋体を強固に取着
させることができるとともに容器内部の気密封止を完全
なものとなすことができ、これによって内部に収容する
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることが可能となる。
第１図は本考案の半導体素子収納用パッケージの一実施
例を示す断面図、第２図は第１図の丸部拡大断面図、第
３図は従来の半導体素子収納用パッケージの断面図であ
る。 １……絶縁基体、２……金属製蓋体 ３……容器、８……メタライズ金属層 ９……封止材、10……被覆部材
例を示す断面図、第２図は第１図の丸部拡大断面図、第
３図は従来の半導体素子収納用パッケージの断面図であ
る。 １……絶縁基体、２……金属製蓋体 ３……容器、８……メタライズ金属層 ９……封止材、10……被覆部材
Claims (1)
- 【請求項１】上面に枠状のメタライズ金属層が被着され
た絶縁基体と金属製蓋体とから成り、絶縁基体の枠状メ
タライズ金属層に金属製蓋体を取着することによって内
部に半導体素子を収容するようになした半導体素子収納
用パッケージにおいて、前記枠状メタライズ金属層の上
面外周部が絶縁基体と焼結一体化した被覆部材で覆われ
ていることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990127591U JP2514910Y2 (ja) | 1990-11-28 | 1990-11-28 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990127591U JP2514910Y2 (ja) | 1990-11-28 | 1990-11-28 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0482853U JPH0482853U (ja) | 1992-07-20 |
| JP2514910Y2 true JP2514910Y2 (ja) | 1996-10-23 |
Family
ID=31875085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990127591U Expired - Lifetime JP2514910Y2 (ja) | 1990-11-28 | 1990-11-28 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514910Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591844A (en) * | 1978-12-28 | 1980-07-11 | Fujitsu Ltd | Electronic parts package |
| JPS5868951A (ja) * | 1981-10-21 | 1983-04-25 | Hitachi Ltd | 半導体装置 |
| US4672739A (en) * | 1985-04-11 | 1987-06-16 | International Business Machines Corporation | Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric substrate |
| JPH01166547A (ja) * | 1987-12-23 | 1989-06-30 | Hitachi Ltd | セラミック基板 |
-
1990
- 1990-11-28 JP JP1990127591U patent/JP2514910Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0482853U (ja) | 1992-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JPH11126847A (ja) | 電子部品収納用パッケージ | |
| JP2514910Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JPH11126836A (ja) | 圧電振動子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0723965Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0669364A (ja) | 半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2851740B2 (ja) | 電子部品収納用パッケージ | |
| JP2538846Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2931468B2 (ja) | 電子部品収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2783735B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1167950A (ja) | 電子部品収納用パッケージ | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |