JP2548964Y2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2548964Y2 JP2548964Y2 JP1991038421U JP3842191U JP2548964Y2 JP 2548964 Y2 JP2548964 Y2 JP 2548964Y2 JP 1991038421 U JP1991038421 U JP 1991038421U JP 3842191 U JP3842191 U JP 3842191U JP 2548964 Y2 JP2548964 Y2 JP 2548964Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating base
- metal layer
- lid
- concave portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本考案は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子、特にＬＳＩ等の半導
体集積回路素子を収容するための半導体素子収納用パッ
ケージは図2 に示すように、アルミナセラミックス等の
電気絶縁材料から成り、中央部に半導体素子を収容する
空所を形成するための凹部を有し、上面に封止用の低融
点ガラス層12が被着された絶縁基体11と、同じくアルミ
ナセラミックス等の電気絶縁材料から成り、中央部に半
導体素子を収容する空所を形成するための凹部を有し、
下面に封止用の低融点ガラス層14が被着された蓋体13
と、内部に収容する半導体素子15を外部の電気回路に電
気的に接続するための外部リード端子16とから構成され
ており、絶縁基体11の上面に外部リード端子16を載置さ
せるとともに予め被着させておいた封止用の低融点ガラ
ス層12を溶融させることによって外部リード端子16を絶
縁基体11に仮止めし、次に前記絶縁基体11の凹部底面に
予め被着させておいた金属層17に接着材18を介して半導
体素子15を取着するとともに該半導体素子15の各電極を
ボンディングワイヤ19を介して外部リード端子16に接続
し、しかる後、絶縁基体11と蓋体13とをその相対向する
各々の主面に被着させておいた封止用の低融点ガラス層
12、14を溶融一体化させ、絶縁基体11と蓋体13とから成
る容器を気密に封止することによって製品としての半導
体装置となる。
体集積回路素子を収容するための半導体素子収納用パッ
ケージは図2 に示すように、アルミナセラミックス等の
電気絶縁材料から成り、中央部に半導体素子を収容する
空所を形成するための凹部を有し、上面に封止用の低融
点ガラス層12が被着された絶縁基体11と、同じくアルミ
ナセラミックス等の電気絶縁材料から成り、中央部に半
導体素子を収容する空所を形成するための凹部を有し、
下面に封止用の低融点ガラス層14が被着された蓋体13
と、内部に収容する半導体素子15を外部の電気回路に電
気的に接続するための外部リード端子16とから構成され
ており、絶縁基体11の上面に外部リード端子16を載置さ
せるとともに予め被着させておいた封止用の低融点ガラ
ス層12を溶融させることによって外部リード端子16を絶
縁基体11に仮止めし、次に前記絶縁基体11の凹部底面に
予め被着させておいた金属層17に接着材18を介して半導
体素子15を取着するとともに該半導体素子15の各電極を
ボンディングワイヤ19を介して外部リード端子16に接続
し、しかる後、絶縁基体11と蓋体13とをその相対向する
各々の主面に被着させておいた封止用の低融点ガラス層
12、14を溶融一体化させ、絶縁基体11と蓋体13とから成
る容器を気密に封止することによって製品としての半導
体装置となる。
【０００３】尚、前記絶縁基体11の凹部底面に被着させ
た金属層17は平均粒径1.5 乃至2.0μm の銀粉末に適当
な有機溶剤、溶媒を添加混合して成る導電ペーストを絶
縁基体11の凹部底面に滴下し、約10〜15μm の均一厚み
に拡散させた後、約900 ℃の温度で焼成することによっ
て絶縁基体11の凹部底面に被着される。
た金属層17は平均粒径1.5 乃至2.0μm の銀粉末に適当
な有機溶剤、溶媒を添加混合して成る導電ペーストを絶
縁基体11の凹部底面に滴下し、約10〜15μm の均一厚み
に拡散させた後、約900 ℃の温度で焼成することによっ
て絶縁基体11の凹部底面に被着される。
【０００４】また前記半導体素子15を金属層17上に取着
する接着材18は金たは金 シリコン共晶半田等の薄板か
ら成り、該接着材18を絶縁基体11に設けた凹部底面の金
属層17と半導体素子15との間に介在させ、しかる後、こ
れを加熱溶融させることよって半導体素子15を絶縁基体
11の凹部底面に取着する。
する接着材18は金たは金 シリコン共晶半田等の薄板か
ら成り、該接着材18を絶縁基体11に設けた凹部底面の金
属層17と半導体素子15との間に介在させ、しかる後、こ
れを加熱溶融させることよって半導体素子15を絶縁基体
11の凹部底面に取着する。
【０００５】
【考案が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
11が通常、アルミナセラミックスから成り、その熱膨張
係数が65〜75×10-6/ ℃であり、半導体素子15を構成す
るシリコンの熱膨張係数(42 ×10-6 /℃) と大きく相違
すること、絶縁基体11の凹部底面に被着された金属層17
の厚みが約10〜15μm と薄いこと及び近時の半導体素子
15の形状が高密度化、高集積化に伴って6.0 mm×8.0mm
から6.8mm ×13.2mm程度の大きなものになってきている
こと等から以下に述べる欠点を有する。
来の半導体素子収納用パッケージにおいては、絶縁基体
11が通常、アルミナセラミックスから成り、その熱膨張
係数が65〜75×10-6/ ℃であり、半導体素子15を構成す
るシリコンの熱膨張係数(42 ×10-6 /℃) と大きく相違
すること、絶縁基体11の凹部底面に被着された金属層17
の厚みが約10〜15μm と薄いこと及び近時の半導体素子
15の形状が高密度化、高集積化に伴って6.0 mm×8.0mm
から6.8mm ×13.2mm程度の大きなものになってきている
こと等から以下に述べる欠点を有する。
【０００６】即ち、半導体素子15を絶縁基体11の凹部底
面に被着させた金属層17に接着材18を加熱溶融させるこ
とによって取着する際、半導体素子15と絶縁基体11の凹
部底面との間に両者の熱膨張係数の相違に起因する大き
な熱応力が発生し、これが半導体素子15にクラックや割
れを発生させて半導体素子15の機能に支障をきたした
り、半導体素子15を絶縁基体11の凹部底面より剥離させ
てしまったりする。
面に被着させた金属層17に接着材18を加熱溶融させるこ
とによって取着する際、半導体素子15と絶縁基体11の凹
部底面との間に両者の熱膨張係数の相違に起因する大き
な熱応力が発生し、これが半導体素子15にクラックや割
れを発生させて半導体素子15の機能に支障をきたした
り、半導体素子15を絶縁基体11の凹部底面より剥離させ
てしまったりする。
【０００７】
【課題を解決するための手段】本考案は半導体素子を収
容するための凹部を有する絶縁基体と蓋体とから成る半
導体素子収納用パッケージにおいて、前記絶縁基体の凹
部底面に銀から成る金属層を、該凹部底面の面積が80mm
2以上であるとき厚さを25μm 以上として層着させたこ
とを特徴とするものである。
容するための凹部を有する絶縁基体と蓋体とから成る半
導体素子収納用パッケージにおいて、前記絶縁基体の凹
部底面に銀から成る金属層を、該凹部底面の面積が80mm
2以上であるとき厚さを25μm 以上として層着させたこ
とを特徴とするものである。
【０００８】
【実施例】次に本考案を添付図面に基づき詳細に説明す
る。図1 は本考案の半導体素子収納用パッケージの一実
施例を示し、1 はアルミナセラミックス等の電気絶縁材
料から成る絶縁基体、2 は同じく電気絶縁材料から成る
蓋体である。この絶縁基体1 と蓋体2 とで半導体素子3
を収容する容器が構成される。
る。図1 は本考案の半導体素子収納用パッケージの一実
施例を示し、1 はアルミナセラミックス等の電気絶縁材
料から成る絶縁基体、2 は同じく電気絶縁材料から成る
蓋体である。この絶縁基体1 と蓋体2 とで半導体素子3
を収容する容器が構成される。
【０００９】前記絶縁基体1 及び蓋体2 にはそれぞれの
中央部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には金属層
4 が被着されている。
中央部に半導体素子3 を収容する空所を形成するための
凹部が設けてあり、絶縁基体1 の凹部1a底面には金属層
4 が被着されている。
【００１０】前記絶縁基体1 及び蓋体2 は従来周知のプ
レス成形法を採用することによって形成され、例えば絶
縁基体1 及び蓋体2 がアルミナセラミックスから成る場
合には図1 に示すような絶縁基体1 または蓋体2 に対応
した形状を有するプス型内にアルミナセラミックスの原
料粉末を充填させるとともに一定圧力を印加して成形
し、しかる後、成形品を約1500℃の温度で焼成すること
によって製作される。
レス成形法を採用することによって形成され、例えば絶
縁基体1 及び蓋体2 がアルミナセラミックスから成る場
合には図1 に示すような絶縁基体1 または蓋体2 に対応
した形状を有するプス型内にアルミナセラミックスの原
料粉末を充填させるとともに一定圧力を印加して成形
し、しかる後、成形品を約1500℃の温度で焼成すること
によって製作される。
【００１１】また前記絶縁基体1 の凹部1a底面に被着さ
せた金属層4 は銀から成り、該金属層4 は半導体素子3
を絶縁基体1 の凹部1a底面に取着する際の下地金属とし
て作用し、金属層4 上には半導体素子3 が金、金 シリ
コン共晶半田等の接着材5 を介し取着される。
せた金属層4 は銀から成り、該金属層4 は半導体素子3
を絶縁基体1 の凹部1a底面に取着する際の下地金属とし
て作用し、金属層4 上には半導体素子3 が金、金 シリ
コン共晶半田等の接着材5 を介し取着される。
【００１２】前記金属層4 は取着する半導体素子3 の寸
法が6.0mm ×8.0mm 程度の大きなものと成って絶縁基体
1 に設けた凹部1aの底面積が80mm以上となったときその
厚さを25μm 以上の厚いものとして被着される。
法が6.0mm ×8.0mm 程度の大きなものと成って絶縁基体
1 に設けた凹部1aの底面積が80mm以上となったときその
厚さを25μm 以上の厚いものとして被着される。
【００１３】前記金属層4 はその厚みが25μm 以上の厚
いものであること及び金属層4 を形成する銀の硬度が低
く軟質であること等から半導体素子3 を絶縁基体1 の凹
部1a底面に被着させた金属層4 上に接着材5 を加熱溶融
させることによって取着する際、半導体素子3 と絶縁基
体1 の凹部1a底面との間に両者の熱膨張係数の相違に起
因した大きな熱応力が発生したとしても該熱応力は金属
層4 を変形させることによって吸収され、その結果、半
導体素子3 にクラックや割れ等を発生させて半導体素子
3 の機能に支障を与えたり、半導体素子3 を絶縁基体1
の凹部1a底面より剥離させたりすることは皆無となる。
いものであること及び金属層4 を形成する銀の硬度が低
く軟質であること等から半導体素子3 を絶縁基体1 の凹
部1a底面に被着させた金属層4 上に接着材5 を加熱溶融
させることによって取着する際、半導体素子3 と絶縁基
体1 の凹部1a底面との間に両者の熱膨張係数の相違に起
因した大きな熱応力が発生したとしても該熱応力は金属
層4 を変形させることによって吸収され、その結果、半
導体素子3 にクラックや割れ等を発生させて半導体素子
3 の機能に支障を与えたり、半導体素子3 を絶縁基体1
の凹部1a底面より剥離させたりすることは皆無となる。
【００１４】尚、前記金属層4 は取着する半導体素子3
の寸法が6.0mm ×8.0mm 程度の大きなものと成って絶縁
基体1 に設けた凹部1aの底面積が80mm2 以上となったと
きその厚みが25μm 未満の薄いものであると半導体素子
3 を絶縁基体1 の凹部1a底面に被着させた金属層4 上に
接着材5 を介して取着する際、金属層4 が半導体素子3
と絶縁基体1 との間に発生する熱応力を完全に吸収する
ことができず、半導体素子3 にクラックや割れ等を発生
させて半導体素子3 の機能に支障をきたしたり、半導体
素子3 が絶縁基体1 の凹部1a底面より剥離したりする。
従って、金属層4 は取着する半導体素子3 の寸法が6.0m
m ×8.0mm 程度の大きなものと成って絶縁基体1 に設け
た凹部1aの底面積が80mm2 以上となったときその厚みを
25μm 以上の厚いものとする必要がある。
の寸法が6.0mm ×8.0mm 程度の大きなものと成って絶縁
基体1 に設けた凹部1aの底面積が80mm2 以上となったと
きその厚みが25μm 未満の薄いものであると半導体素子
3 を絶縁基体1 の凹部1a底面に被着させた金属層4 上に
接着材5 を介して取着する際、金属層4 が半導体素子3
と絶縁基体1 との間に発生する熱応力を完全に吸収する
ことができず、半導体素子3 にクラックや割れ等を発生
させて半導体素子3 の機能に支障をきたしたり、半導体
素子3 が絶縁基体1 の凹部1a底面より剥離したりする。
従って、金属層4 は取着する半導体素子3 の寸法が6.0m
m ×8.0mm 程度の大きなものと成って絶縁基体1 に設け
た凹部1aの底面積が80mm2 以上となったときその厚みを
25μm 以上の厚いものとする必要がある。
【００１５】前記金属層4 は、例えば平均粒径1.5 乃至
2.0 μm の銀粉末に適当な有機溶剤、溶媒を添加混合し
て成る導電ペーストを絶縁基体1 の凹部1a底面に滴下
し、25μm 以上の均一厚みに拡散させた後、約950 ℃の
従来より若干高い温度で焼成することよって絶縁基体1
の凹部1a底面に被着される。
2.0 μm の銀粉末に適当な有機溶剤、溶媒を添加混合し
て成る導電ペーストを絶縁基体1 の凹部1a底面に滴下
し、25μm 以上の均一厚みに拡散させた後、約950 ℃の
従来より若干高い温度で焼成することよって絶縁基体1
の凹部1a底面に被着される。
【００１６】前記金属層4 はそれを構成する銀の結晶粒
径を焼成温度を約950 ℃の若干高めとすることによって
7.0 乃至14.0μm の大きさとすると銀結晶間の間隙が少
なくなるとともに金属層4 の表面粗さが中心線平均粗さ
RaでRa=0.55 μm 程度の滑らかなものとなり、その結
果、金属層4 上に接着材5 を介して半導体素子3 を取着
する際、接着材5 の金属層4 上での拡がりが極めて良く
なり、半導体素子3 を金属層4 に極めて強固に取着する
ことが可能となる。従って、金属層4 はそれを構成する
銀の結晶粒径を7.0 乃至14.0μm の大きさとしておくこ
とが好ましい。
径を焼成温度を約950 ℃の若干高めとすることによって
7.0 乃至14.0μm の大きさとすると銀結晶間の間隙が少
なくなるとともに金属層4 の表面粗さが中心線平均粗さ
RaでRa=0.55 μm 程度の滑らかなものとなり、その結
果、金属層4 上に接着材5 を介して半導体素子3 を取着
する際、接着材5 の金属層4 上での拡がりが極めて良く
なり、半導体素子3 を金属層4 に極めて強固に取着する
ことが可能となる。従って、金属層4 はそれを構成する
銀の結晶粒径を7.0 乃至14.0μm の大きさとしておくこ
とが好ましい。
【００１７】また前記絶縁基体1 及び蓋体2 には、その
相対向する各々の主面に封止用の低融点ガラス層6a、6b
が予め被着形成されており、該絶縁基体1 及び蓋体2 の
各々に被着されている封止用の低融点ガラス層6a、6bを
加熱溶融させ、一体化させることにより絶縁基体1 と蓋
体2 とから成る容器内部に半導体素子3 を気密に封止す
る。前記絶縁基体1 及び蓋体2 の相対向する主面に被着
される封止用の低融点ガラス層6a、6bは、例えば酸化鉛
75.0重量％、酸化チタン9.0 重量％、酸化ホウ素7.5 重
量％、酸化亜鉛2.0 重量％等のガラスから成り、該ガラ
ス粉末に適当な有機溶剤、溶媒を添加混合して得たガラ
スペーストを従来周知のスクリーン印刷等の厚膜手法を
採用することにより絶縁基体1 及び蓋体2 の相対向する
各々の主面に被着される。
相対向する各々の主面に封止用の低融点ガラス層6a、6b
が予め被着形成されており、該絶縁基体1 及び蓋体2 の
各々に被着されている封止用の低融点ガラス層6a、6bを
加熱溶融させ、一体化させることにより絶縁基体1 と蓋
体2 とから成る容器内部に半導体素子3 を気密に封止す
る。前記絶縁基体1 及び蓋体2 の相対向する主面に被着
される封止用の低融点ガラス層6a、6bは、例えば酸化鉛
75.0重量％、酸化チタン9.0 重量％、酸化ホウ素7.5 重
量％、酸化亜鉛2.0 重量％等のガラスから成り、該ガラ
ス粉末に適当な有機溶剤、溶媒を添加混合して得たガラ
スペーストを従来周知のスクリーン印刷等の厚膜手法を
採用することにより絶縁基体1 及び蓋体2 の相対向する
各々の主面に被着される。
【００１８】尚、前記封止用の低融点ガラス層6a、6bは
その熱膨張係数を絶縁基体1 及び蓋体2 の熱膨張係数に
近似した値にしておくと絶縁基体1 と蓋体2 とを封止用
低融点ガラス層6a、6bを介して接合し、容器を気密に封
止する際、絶縁基体1 及び蓋体2 と封止用低融点ガラス
層6a、6bとの間には両者の熱膨張係数の相違に起因する
熱応力が発生することは殆どなく、絶縁基体1 と蓋体2
とを封止用低融点ガラス層6a、6bを介し強固に接合する
ことが可能となる。従って、封止用低融点ガラス層6a、
6bはその熱膨張係数を絶縁基体1 及び蓋体2 の熱膨張係
数に合わせておくことが好ましい。
その熱膨張係数を絶縁基体1 及び蓋体2 の熱膨張係数に
近似した値にしておくと絶縁基体1 と蓋体2 とを封止用
低融点ガラス層6a、6bを介して接合し、容器を気密に封
止する際、絶縁基体1 及び蓋体2 と封止用低融点ガラス
層6a、6bとの間には両者の熱膨張係数の相違に起因する
熱応力が発生することは殆どなく、絶縁基体1 と蓋体2
とを封止用低融点ガラス層6a、6bを介し強固に接合する
ことが可能となる。従って、封止用低融点ガラス層6a、
6bはその熱膨張係数を絶縁基体1 及び蓋体2 の熱膨張係
数に合わせておくことが好ましい。
【００１９】また前記絶縁基体1 と蓋体2 との間には導
電性材料、例えばコバール(Fe-Ni-C合金) や42アロイ(F
e-Ni合金) 等の金属から成る外部リード端子7 が配され
ており、該外部リード端子7 は半導体素子3 の各電極が
ボンディングワイヤ8 を介して電気的に接続され、外部
リード端子7 を外部電気回路に接続することによって半
導体素子3 は外部電気回路と接続されることとなる。
電性材料、例えばコバール(Fe-Ni-C合金) や42アロイ(F
e-Ni合金) 等の金属から成る外部リード端子7 が配され
ており、該外部リード端子7 は半導体素子3 の各電極が
ボンディングワイヤ8 を介して電気的に接続され、外部
リード端子7 を外部電気回路に接続することによって半
導体素子3 は外部電気回路と接続されることとなる。
【００２０】前記外部リード端子7 は、絶縁基体1 と蓋
体2 とから成る容器を封止用の低融点ガラス層6a、6bを
溶融一体化させて気密封止する際に同時に絶縁基体1 と
蓋体2 の間に取着固定される。
体2 とから成る容器を封止用の低融点ガラス層6a、6bを
溶融一体化させて気密封止する際に同時に絶縁基体1 と
蓋体2 の間に取着固定される。
【００２１】尚、前記外部リード端子7 は外部電気回路
との電気的導通を良好とするために、また酸化腐食する
のを有効に防止するためにその外表面にニッケル、金等
の良導電性で、且つ耐蝕性に優れた金属を1.0 乃至20.0
μm の厚みにメッキにより層着させておくことが好まし
い。
との電気的導通を良好とするために、また酸化腐食する
のを有効に防止するためにその外表面にニッケル、金等
の良導電性で、且つ耐蝕性に優れた金属を1.0 乃至20.0
μm の厚みにメッキにより層着させておくことが好まし
い。
【００２２】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体1 に設けた凹部1a底面の金属層4 上
に金、金 シリコン共晶半田等から成る接着材5 を介し
て半導体素子3 を取着固定するとともに該半導体素子3
の各電極をボンディングワイヤ8 により外部リード端子
7 に接続させ、しかる後、絶縁基体1 と蓋体2 とをその
両者の相対向する主面に予め被着させておいた封止用低
融点ガラス層6a、6bを溶融一体化させることによって接
合すると絶縁基体と蓋体とから成る容器内部に半導体素
子3 が気密に封止されて最終製品としての半導体装置と
なる。
によれば、絶縁基体1 に設けた凹部1a底面の金属層4 上
に金、金 シリコン共晶半田等から成る接着材5 を介し
て半導体素子3 を取着固定するとともに該半導体素子3
の各電極をボンディングワイヤ8 により外部リード端子
7 に接続させ、しかる後、絶縁基体1 と蓋体2 とをその
両者の相対向する主面に予め被着させておいた封止用低
融点ガラス層6a、6bを溶融一体化させることによって接
合すると絶縁基体と蓋体とから成る容器内部に半導体素
子3 が気密に封止されて最終製品としての半導体装置と
なる。
【００２３】尚、本考案は上述の実施例に限定されるも
のではなく、本考案の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば低融点ガラスによって絶
縁基体と蓋体とから成る容器を気密封止するガラス封止
型の半導体素子収納用パッケージの他に複数枚の未焼成
セラミックシートを積層し、焼結一体化させて成るマル
チレイヤーの半導体素子収納用パッケージにも適用可能
である。
のではなく、本考案の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば低融点ガラスによって絶
縁基体と蓋体とから成る容器を気密封止するガラス封止
型の半導体素子収納用パッケージの他に複数枚の未焼成
セラミックシートを積層し、焼結一体化させて成るマル
チレイヤーの半導体素子収納用パッケージにも適用可能
である。
【００２４】
【考案の効果】本考案の半導体素子収納用パッケージに
よれば、パッケージの容器を構成する絶縁基体の凹部底
面に銀から成る金属層を、該凹部底面の面積が80mm 2以
上であるとき25μm 以上の厚い厚さに層着させたことか
ら半導体素子を絶縁基体の凹部底面に被着させた金属層
上に接着材を加熱溶融させることによって取着する際、
半導体素子と絶縁基体の凹部底面との間に両者の熱膨張
係数の相違に起因した大きな熱応力が発生したとしても
該熱応力は金属層を変形させることによって吸収され、
その結果、半導体素子にクラックや割れ等が発生して半
導体素子の機能に支障をきたしたり、半導体素子が絶縁
基体の凹部底面より剥離したりするのが皆無となり、半
導体素子を絶縁基体の凹部底面に安定、且つ強固に取着
固定することが可能となる。
よれば、パッケージの容器を構成する絶縁基体の凹部底
面に銀から成る金属層を、該凹部底面の面積が80mm 2以
上であるとき25μm 以上の厚い厚さに層着させたことか
ら半導体素子を絶縁基体の凹部底面に被着させた金属層
上に接着材を加熱溶融させることによって取着する際、
半導体素子と絶縁基体の凹部底面との間に両者の熱膨張
係数の相違に起因した大きな熱応力が発生したとしても
該熱応力は金属層を変形させることによって吸収され、
その結果、半導体素子にクラックや割れ等が発生して半
導体素子の機能に支障をきたしたり、半導体素子が絶縁
基体の凹部底面より剥離したりするのが皆無となり、半
導体素子を絶縁基体の凹部底面に安定、且つ強固に取着
固定することが可能となる。
【図１】本考案の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・絶縁基体 １ａ・・凹部 ２・・・蓋体 ３・・・半導体素子 ４・・・金属層 ５・・・接着材 ７・・・外部リード端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−238640（ＪＰ，Ａ) 特開 昭60−121731（ＪＰ，Ａ) 特開 平３−19246（ＪＰ，Ａ) 特開 昭63−229843（ＪＰ，Ａ) 特開 昭63−54755（ＪＰ，Ａ) 特開 平２−7534（ＪＰ，Ａ) 特開 平４−323853（ＪＰ，Ａ) 特開 昭56−167339（ＪＰ，Ａ) 特開 昭61−150352（ＪＰ，Ａ) 特開 昭60−189954（ＪＰ，Ａ) 実開 平４−36235（ＪＰ，Ｕ) 特公 昭49−48266（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】半導体素子を収容するための凹部を有する
絶縁基体と蓋体とから成り、絶縁基体の凹部底面に半導
体素子が接着剤を介して取着される下地の金属層が層着
されている半導体素子収納用パッケージにおいて、前記
下地の金属層は結晶粒径が７μｍ乃至１４μｍの銀から
成り、かつ厚みが前記絶縁基体の凹部底面の面積が８０
ｍｍ 2 以上であるとき２５μｍ以上であることを特徴と
する半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991038421U JP2548964Y2 (ja) | 1991-05-28 | 1991-05-28 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991038421U JP2548964Y2 (ja) | 1991-05-28 | 1991-05-28 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04131946U JPH04131946U (ja) | 1992-12-04 |
| JP2548964Y2 true JP2548964Y2 (ja) | 1997-09-24 |
Family
ID=31919930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991038421U Expired - Lifetime JP2548964Y2 (ja) | 1991-05-28 | 1991-05-28 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2548964Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02238640A (ja) * | 1989-03-10 | 1990-09-20 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-05-28 JP JP1991038421U patent/JP2548964Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04131946U (ja) | 1992-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2750237B2 (ja) | 電子部品収納用パッケージ | |
| JP2538846Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2538845Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685083B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2740604B2 (ja) | 半導体装置 | |
| JP2783735B2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP2515659Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP2908932B2 (ja) | 電子部品収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH0645470A (ja) | 半導体素子収納用パッケージ | |
| JP2514910Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2931481B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514911Y2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |