JP2908932B2 - 電子部品収納用パッケージ - Google Patents
電子部品収納用パッケージInfo
- Publication number
- JP2908932B2 JP2908932B2 JP10750292A JP10750292A JP2908932B2 JP 2908932 B2 JP2908932 B2 JP 2908932B2 JP 10750292 A JP10750292 A JP 10750292A JP 10750292 A JP10750292 A JP 10750292A JP 2908932 B2 JP2908932 B2 JP 2908932B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- layer
- electronic component
- insulating
- external lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子部品を収納する電
子部品収納用パッケージに関する。
子部品収納用パッケージに関する。
【０００２】
【従来の技術】従来の電子部品収納用パッケージは、一
般に、電子部品が載置されるためのアルミナセラミック
ス等の電気絶縁材料からなる基体と、同じくアルミナセ
ラミックス等の電気絶縁材料からなり、電気絶縁基体と
ともにパッケージ本体を形成する蓋体と、パッケージ本
体から外方に延びる多数のリード端子とを備えている。
絶縁基体に固定された電子部品は、その電極がリード端
子の一端にボンディングワイヤを介して接続される。
般に、電子部品が載置されるためのアルミナセラミック
ス等の電気絶縁材料からなる基体と、同じくアルミナセ
ラミックス等の電気絶縁材料からなり、電気絶縁基体と
ともにパッケージ本体を形成する蓋体と、パッケージ本
体から外方に延びる多数のリード端子とを備えている。
絶縁基体に固定された電子部品は、その電極がリード端
子の一端にボンディングワイヤを介して接続される。
【０００３】
【発明が解決しようとする課題】最近の電子部品におい
ては、高密度化、高集積化が急激に進み電極数が増大し
ており、これを収納するパッケージの外部リード端子も
数が増大している。このため、外部リード端子はその線
幅が極めて細くなり、インダクタンスが２０ｎＨ程度と
大きくなってきている。したがって、外部リード端子を
介して電源電圧、接地電圧を電子部品に供給する場合、
信号のオン、オフ時に外部リード端子の高インダクタン
スに起因してノイズが発生し、これによって電子部品に
誤動作を招くという問題がある。
ては、高密度化、高集積化が急激に進み電極数が増大し
ており、これを収納するパッケージの外部リード端子も
数が増大している。このため、外部リード端子はその線
幅が極めて細くなり、インダクタンスが２０ｎＨ程度と
大きくなってきている。したがって、外部リード端子を
介して電源電圧、接地電圧を電子部品に供給する場合、
信号のオン、オフ時に外部リード端子の高インダクタン
スに起因してノイズが発生し、これによって電子部品に
誤動作を招くという問題がある。
【０００４】本発明の目的は、外部リード端子のインダ
クタンスを減らし、電子部品の誤動作を減らすことにあ
る。
クタンスを減らし、電子部品の誤動作を減らすことにあ
る。
【０００５】
【課題を解決するための手段】本発明に係る電子部品収
納用パッケージは、絶縁基体と、絶縁蓋体と、複数のリ
ード端子と、厚膜アルミニウム質メタライズ層とを備え
ている。絶縁基体は、電子部品が載置されるものであ
り、窒化アルミニウム質焼結体で構成されている。前記
絶縁蓋体は、絶縁基体上に固定され、絶縁基体とともに
電子部品を収納するパッケージ本体を形成している。前
記複数のリード端子は、パッケージ本体の外部の延びて
いる。前記厚膜アルミニウム質メタライズ層は、絶縁基
体上に形成されており、複数のリード端子の一部が接続
されていてかつ電子部品のボンディングワイヤが接続可
能である。
納用パッケージは、絶縁基体と、絶縁蓋体と、複数のリ
ード端子と、厚膜アルミニウム質メタライズ層とを備え
ている。絶縁基体は、電子部品が載置されるものであ
り、窒化アルミニウム質焼結体で構成されている。前記
絶縁蓋体は、絶縁基体上に固定され、絶縁基体とともに
電子部品を収納するパッケージ本体を形成している。前
記複数のリード端子は、パッケージ本体の外部の延びて
いる。前記厚膜アルミニウム質メタライズ層は、絶縁基
体上に形成されており、複数のリード端子の一部が接続
されていてかつ電子部品のボンディングワイヤが接続可
能である。
【０００６】
【作用】本発明に係る電子部品収納用パッケージでは、
絶縁基体上に形成されたメタライズ層に複数のリード端
子の一部が接続されている。ここで、メタライズ層は絶
縁基体上に形成されているので、その面積を十分広く確
保することができる。このため、このメタライズ層に接
続されるリード端子のインダクタンスを低減できる。し
たがって、電源用あるいは接地用のリード端子をメタラ
イズ層に接続すれば、信号オン、オフ時の電源ノイズを
低減でき、電子部品の誤動作を抑えることができる。
絶縁基体上に形成されたメタライズ層に複数のリード端
子の一部が接続されている。ここで、メタライズ層は絶
縁基体上に形成されているので、その面積を十分広く確
保することができる。このため、このメタライズ層に接
続されるリード端子のインダクタンスを低減できる。し
たがって、電源用あるいは接地用のリード端子をメタラ
イズ層に接続すれば、信号オン、オフ時の電源ノイズを
低減でき、電子部品の誤動作を抑えることができる。
【０００７】
【実施例】図１に、本発明の一実施例が採用された半導
体素子収納用パッケージ１を示す。半導体素子収納用パ
ッケージ１は、主に、基体２と、蓋体３と、複数の外部
リード端子８とから構成されている。基体２及び蓋体３
は、概ね四角形の板状の部材であり、電気絶縁材料であ
る窒化アルミニウム質焼結体から構成されている。基体
２及び蓋体３は、窒化アルミニウム質焼結体から構成さ
れているために、熱伝導率が１５０Ｗ／ｍ・Ｋ以上であ
る。また、基体２及び蓋体３の厚みは、０．３〜０．５
ｍｍである。
体素子収納用パッケージ１を示す。半導体素子収納用パ
ッケージ１は、主に、基体２と、蓋体３と、複数の外部
リード端子８とから構成されている。基体２及び蓋体３
は、概ね四角形の板状の部材であり、電気絶縁材料であ
る窒化アルミニウム質焼結体から構成されている。基体
２及び蓋体３は、窒化アルミニウム質焼結体から構成さ
れているために、熱伝導率が１５０Ｗ／ｍ・Ｋ以上であ
る。また、基体２及び蓋体３の厚みは、０．３〜０．５
ｍｍである。
【０００８】基体２の上面２ａの外周の全面部分には、
図２に示すように、厚膜アルミニウム質メタライズから
なるメタライズ層４が形成されている。メタライズ層４
の膜厚は、５〜５００μｍの範囲が好ましく、１０〜２
００μｍの範囲であればより好ましい。なお、メタライ
ズ層４が厚膜アルミニウムではなく、物理蒸着、スパッ
タリング等で形成された薄膜アルミニウムであれば、次
のような欠点がある。すなわち、メタライズ層が薄くな
ると、リード端子８ａとの接合強度が低くなり、電気抵
抗が高くなる。薄膜アルミニウムで膜厚を厚くしていく
と、メタライズの内部の歪みが大きくなり、基体との密
着強度が低下する。
図２に示すように、厚膜アルミニウム質メタライズから
なるメタライズ層４が形成されている。メタライズ層４
の膜厚は、５〜５００μｍの範囲が好ましく、１０〜２
００μｍの範囲であればより好ましい。なお、メタライ
ズ層４が厚膜アルミニウムではなく、物理蒸着、スパッ
タリング等で形成された薄膜アルミニウムであれば、次
のような欠点がある。すなわち、メタライズ層が薄くな
ると、リード端子８ａとの接合強度が低くなり、電気抵
抗が高くなる。薄膜アルミニウムで膜厚を厚くしていく
と、メタライズの内部の歪みが大きくなり、基体との密
着強度が低下する。
【０００９】また、材料としてのアルミニウムは、窒化
アルミニウムからなる基体２と濡れ性が良いため接合強
度が高いし、また安価である。しかし、銀−パラジウ
ム、銅等の厚膜は、厚膜中のガラスフリットと窒化アル
ミニウム質焼結体との接合強度が低くなる。さらに、銀
−パラジウムは高価であり、銅は封止ガラスを溶融させ
る際に酸化してしまう。
アルミニウムからなる基体２と濡れ性が良いため接合強
度が高いし、また安価である。しかし、銀−パラジウ
ム、銅等の厚膜は、厚膜中のガラスフリットと窒化アル
ミニウム質焼結体との接合強度が低くなる。さらに、銀
−パラジウムは高価であり、銅は封止ガラスを溶融させ
る際に酸化してしまう。
【００１０】上面２ａの中央部分のメタライズ層４が形
成されていない部分に、樹脂、ガラス、半導体等の接着
剤を介して半導体素子５が固着されている。基体２と蓋
体３は、メタライズ層４上に固着された枠状の第１ガラ
ス層６と、蓋体３側に固着された枠状の第２ガラス層７
とより固定されてパッケージ本体を構成している。第１
ガラス層６及び第２ガラス層７は互いに融合した状態で
硬化しており、パッケージ１内部を気密に封止してい
る。なお、第１ガラス層６は、メタライズ層４上にすべ
てに形成されておらず、一部のメタライズ層４はパッケ
ージ１内で露出している。
成されていない部分に、樹脂、ガラス、半導体等の接着
剤を介して半導体素子５が固着されている。基体２と蓋
体３は、メタライズ層４上に固着された枠状の第１ガラ
ス層６と、蓋体３側に固着された枠状の第２ガラス層７
とより固定されてパッケージ本体を構成している。第１
ガラス層６及び第２ガラス層７は互いに融合した状態で
硬化しており、パッケージ１内部を気密に封止してい
る。なお、第１ガラス層６は、メタライズ層４上にすべ
てに形成されておらず、一部のメタライズ層４はパッケ
ージ１内で露出している。
【００１１】第１ガラス層６と第２ガラス層７との間に
は、たとえばコバール等の導電性材料からなる複数の外
部リード端子８が固着されている。各外部リード端子８
は、パッケージ１の内部から外方に延びており、パッケ
ージ内において、半導体素子５のボンディングワイヤ９
により半導体素子５の各電極に接続されている。ここで
は、接地用の外部リード端子８ａが少なくとも１本、好
ましくは２本以上（全端子数に対して１〜５０％）がパ
ッケージ１内部で下方に屈曲し、メタライズ層４に接合
している。接地用外部リード端子８ａに対応するボンデ
ィングワイヤ９ａは、メタライズ層４に接合している。
これにより、接地用外部リード端子８ａのインダクタン
スは小さくなる。
は、たとえばコバール等の導電性材料からなる複数の外
部リード端子８が固着されている。各外部リード端子８
は、パッケージ１の内部から外方に延びており、パッケ
ージ内において、半導体素子５のボンディングワイヤ９
により半導体素子５の各電極に接続されている。ここで
は、接地用の外部リード端子８ａが少なくとも１本、好
ましくは２本以上（全端子数に対して１〜５０％）がパ
ッケージ１内部で下方に屈曲し、メタライズ層４に接合
している。接地用外部リード端子８ａに対応するボンデ
ィングワイヤ９ａは、メタライズ層４に接合している。
これにより、接地用外部リード端子８ａのインダクタン
スは小さくなる。
【００１２】次に、上述した半導体素子収納用パッケー
ジ１の製造方法を説明する。まず、粉末状の材料からプ
レス成型及び焼成により基体２及び蓋体３を形成する。
その後、基体２の上面２ａの中央部に接着剤層を形成す
る。この接着剤層は、低融点ガラスのペーストを複数回
印刷し、一度溶融させて内部のバインダーを飛散させて
形成する。基体２上にメタライズ層４を形成するには、
アルミニウム質粉末を主体とするペースト（チタン、ジ
ルコニウム等の活性金属を配合したもの）を基体２上に
スクリーン印刷で塗布した後に焼成して焼き付ける方法
と、溶融アルミニウム質金属を溶射して形成する方法と
がある。このメタライズ層形成時に、窒化アルミニウム
からなる基体２の表面が、高温下で酸化雰囲気中で加熱
形成されたアルミナ酸化膜を有していると、メタライズ
層４の密着性が向上する。
ジ１の製造方法を説明する。まず、粉末状の材料からプ
レス成型及び焼成により基体２及び蓋体３を形成する。
その後、基体２の上面２ａの中央部に接着剤層を形成す
る。この接着剤層は、低融点ガラスのペーストを複数回
印刷し、一度溶融させて内部のバインダーを飛散させて
形成する。基体２上にメタライズ層４を形成するには、
アルミニウム質粉末を主体とするペースト（チタン、ジ
ルコニウム等の活性金属を配合したもの）を基体２上に
スクリーン印刷で塗布した後に焼成して焼き付ける方法
と、溶融アルミニウム質金属を溶射して形成する方法と
がある。このメタライズ層形成時に、窒化アルミニウム
からなる基体２の表面が、高温下で酸化雰囲気中で加熱
形成されたアルミナ酸化膜を有していると、メタライズ
層４の密着性が向上する。
【００１３】続いて、スクリーン印刷法またはプリフォ
ームガラスを用いて、第１ガラス層６になるガラス層を
メタライズ層４上に固着する。次に、外部リード端子
８，８ａを第１ガラス層６上に仮止めする。この際に
は、加熱によって第１ガラス層６を僅かに溶融させ、そ
の中に外部リード端子８，８ａを埋め込む。外部リード
端子の材料としては、窒化アルミニウムと熱膨張係数を
合わせるために、コバール合金、４２合金等を用いる。
外部リード端子８ａは、超音波、電気溶接、レーザ加熱
等の方法により、直接メタライズ層４に接合する。ま
た、ろう材により接合してもよい。
ームガラスを用いて、第１ガラス層６になるガラス層を
メタライズ層４上に固着する。次に、外部リード端子
８，８ａを第１ガラス層６上に仮止めする。この際に
は、加熱によって第１ガラス層６を僅かに溶融させ、そ
の中に外部リード端子８，８ａを埋め込む。外部リード
端子の材料としては、窒化アルミニウムと熱膨張係数を
合わせるために、コバール合金、４２合金等を用いる。
外部リード端子８ａは、超音波、電気溶接、レーザ加熱
等の方法により、直接メタライズ層４に接合する。ま
た、ろう材により接合してもよい。
【００１４】この後、基体２の上面２ａの中央部に被着
された接着剤層上に半導体素子５を載置し、再度接着剤
層を溶融させて半導体素子５を基体２に対して固定す
る。続いて、ボンディングワイヤ９，９ａを用いて半導
体素子５の電極と各外部リード端子８とを接続する。こ
こで、接地用の電極に接続されたボンディングワイヤ９
ａは、メタライズ層４に接合する。
された接着剤層上に半導体素子５を載置し、再度接着剤
層を溶融させて半導体素子５を基体２に対して固定す
る。続いて、ボンディングワイヤ９，９ａを用いて半導
体素子５の電極と各外部リード端子８とを接続する。こ
こで、接地用の電極に接続されたボンディングワイヤ９
ａは、メタライズ層４に接合する。
【００１５】次に、第２ガラス層７が固着された蓋体３
を基体２の上方から被せる。この状態から、加熱により
第１ガラス層６及び第２ガラス層７を一体溶融させ、両
者間を接合することによってパッケージ１内部を気密封
止する。次に、製造後の動作について説明する。外部リ
ード端子からパッケージ１内部の半導体素子５に電源電
圧及び信号が供給される。ここでは、接地用外部リード
端子８ａがメタライズ層４に接続されているためにイン
ダクタンスが小さくなり、電源投入時及び遮断時の電気
的ノイズが低減する。このため、半導体素子に誤動作が
生じにくい。
を基体２の上方から被せる。この状態から、加熱により
第１ガラス層６及び第２ガラス層７を一体溶融させ、両
者間を接合することによってパッケージ１内部を気密封
止する。次に、製造後の動作について説明する。外部リ
ード端子からパッケージ１内部の半導体素子５に電源電
圧及び信号が供給される。ここでは、接地用外部リード
端子８ａがメタライズ層４に接続されているためにイン
ダクタンスが小さくなり、電源投入時及び遮断時の電気
的ノイズが低減する。このため、半導体素子に誤動作が
生じにくい。
【００１６】ここでは、基体２は窒化アルミニウム質焼
結体からなるため、半導体素子５に発生する熱を効率良
く外部に伝達することが可能である。また、窒化アルミ
ニウム質焼結体は、強度がＪＩＳ３点曲げ法で４０〜６
０ｋｇ／ｍｍ2 と高いために、基体２及び蓋体３の厚み
は極めて薄いものとなり（外寸２８ｍｍ角で０．３〜
０．５ｍｍ）、パッケージ１の薄型化及び軽量化が達成
されている。また、薄型化しても十分な強度を維持して
いる。
結体からなるため、半導体素子５に発生する熱を効率良
く外部に伝達することが可能である。また、窒化アルミ
ニウム質焼結体は、強度がＪＩＳ３点曲げ法で４０〜６
０ｋｇ／ｍｍ2 と高いために、基体２及び蓋体３の厚み
は極めて薄いものとなり（外寸２８ｍｍ角で０．３〜
０．５ｍｍ）、パッケージ１の薄型化及び軽量化が達成
されている。また、薄型化しても十分な強度を維持して
いる。
【００１７】なお、図１及び図２に示された前記実施例
において、２０８本の外部リード端子を有し、２８ｍｍ
角のフラットパッケージに本発明の一実施例を採用する
と、外部リード端子の自己インダクタンスは５ｎＨ以下
となった。一般に、メタライズ層４を有しないパッケー
ジにおいては、外部リード端子の自己インダクタンス
は、少なくとも１０ｎＨ以上である。
において、２０８本の外部リード端子を有し、２８ｍｍ
角のフラットパッケージに本発明の一実施例を採用する
と、外部リード端子の自己インダクタンスは５ｎＨ以下
となった。一般に、メタライズ層４を有しないパッケー
ジにおいては、外部リード端子の自己インダクタンス
は、少なくとも１０ｎＨ以上である。
【００１８】〔実験例〕 １） ２８ｍｍ角の窒化アルミニウムからなる基体の表
面外周部に純度９９％のアルミニウムをプラズマ溶射
し、１３０μｍの厚みのメタライズ層を形成した。ここ
では、窒化アルミニウム基体上にアルミナ層が先に形成
されていたか否かによって、メタライズ層のピール強度
（コバール合金からなる外部リード端子を超音波圧接に
より接合した後のメタライズ層の強度）が異なった。す
なわち、表面に１．２μｍのアルミナ層を有する基体に
おいては、メタライズ層のピール強度が１２〜２０ｋｇ
／ｍｍ2 であり、アルミナ層のない場合には１０〜２０
ｋｇ／ｍｍ2 であった。
面外周部に純度９９％のアルミニウムをプラズマ溶射
し、１３０μｍの厚みのメタライズ層を形成した。ここ
では、窒化アルミニウム基体上にアルミナ層が先に形成
されていたか否かによって、メタライズ層のピール強度
（コバール合金からなる外部リード端子を超音波圧接に
より接合した後のメタライズ層の強度）が異なった。す
なわち、表面に１．２μｍのアルミナ層を有する基体に
おいては、メタライズ層のピール強度が１２〜２０ｋｇ
／ｍｍ2 であり、アルミナ層のない場合には１０〜２０
ｋｇ／ｍｍ2 であった。
【００１９】このように、窒化アルミニウム基体上にア
ルミナ層が形成されていると、メタライズ層のピール強
度が向上し良い結果が得られる。 ２） 前記実験例と同様な基体上に、３ｗｔ％シリコン
を含有するアルミニウムをプラズマ溶射により５０μｍ
の厚みに形成した。表面にアルミナ層を有する場合に
は、メタライズ層のピール強度は７〜２０ｋｇ／ｍｍ2
であり、アルミナ層がない場合にはピール強度が８〜１
９ｋｇ／ｍｍ2 であった。 ３） ９７ｗｔ％のアルミニウムと３ｗｔ％のチタンの
混合パウダーペーストを前記実施例と同様の窒化アルミ
ニウム基体上にスクリーン印刷した後に、真空中で１１
５０℃の温度で２０分間加熱した。その結果、窒化アル
ミニウム基体上に１８μｍの厚みのアルミニウム質メタ
ライズ膜が形成された。この膜のピール強度は、窒化ア
ルミニウム基体上にアルミナ層があった場合には８〜２
５ｋｇ／ｍｍ2 であり、アルミナ層がなかった場合には
８〜２１ｋｇ／ｍｍ2 であった。
ルミナ層が形成されていると、メタライズ層のピール強
度が向上し良い結果が得られる。 ２） 前記実験例と同様な基体上に、３ｗｔ％シリコン
を含有するアルミニウムをプラズマ溶射により５０μｍ
の厚みに形成した。表面にアルミナ層を有する場合に
は、メタライズ層のピール強度は７〜２０ｋｇ／ｍｍ2
であり、アルミナ層がない場合にはピール強度が８〜１
９ｋｇ／ｍｍ2 であった。 ３） ９７ｗｔ％のアルミニウムと３ｗｔ％のチタンの
混合パウダーペーストを前記実施例と同様の窒化アルミ
ニウム基体上にスクリーン印刷した後に、真空中で１１
５０℃の温度で２０分間加熱した。その結果、窒化アル
ミニウム基体上に１８μｍの厚みのアルミニウム質メタ
ライズ膜が形成された。この膜のピール強度は、窒化ア
ルミニウム基体上にアルミナ層があった場合には８〜２
５ｋｇ／ｍｍ2 であり、アルミナ層がなかった場合には
８〜２１ｋｇ／ｍｍ2 であった。
【００２０】前記実験例１〜３では、コバール合金から
なる外部リード端子をスポット溶接した後も、メタライ
ズ層のピール強度は低下しなかった。実験例１〜３で得
られた窒化アルミニウム基体に、封止ガラス層を固着
し、その上に多数の外部リード端子を固着した。ここで
は、外部リード端子の数は２０８本であり、そのうち１
２本がメタライズ層にスポット溶着された。メタライズ
層に接合された外部リード端子の自己インダクタンス
は、２．３〜３．２ｎＨであり、従来のパッケージの電
源（グランド）系リード端子の自己インダクタンス１
０．２〜１４．９ｎＨに比べて、大幅に低減された。
なる外部リード端子をスポット溶接した後も、メタライ
ズ層のピール強度は低下しなかった。実験例１〜３で得
られた窒化アルミニウム基体に、封止ガラス層を固着
し、その上に多数の外部リード端子を固着した。ここで
は、外部リード端子の数は２０８本であり、そのうち１
２本がメタライズ層にスポット溶着された。メタライズ
層に接合された外部リード端子の自己インダクタンス
は、２．３〜３．２ｎＨであり、従来のパッケージの電
源（グランド）系リード端子の自己インダクタンス１
０．２〜１４．９ｎＨに比べて、大幅に低減された。
【００２１】〔他の実施例〕 （ａ） 前記実施例においては、接地用の外部リード端
子をパッケージ１内でメタライズ層４と接合したが、図
３に示すように外部に露出したメタライズ層４と接合さ
せてもよい。この場合には、第１ガラス層６を形成する
際に、メタライズ層４の一部が外部に露出するように配
置する。 （ｂ） 前記実施例では、メタライズ層４を基体２の上
面２ａの外周部に広い面積で形成しており、複数の接地
用外部リード端子８ａ及び接地用ボンディングワイヤ９
ａが接合されている。ここで、電源用のリード端子８の
インダクタンスを減らすためには、接地用のメタライズ
層４以外に、これと絶縁して電源用のメタライズ層を形
成する必要がある。この場合は、電源用の外部リード端
子８及び接地用の外部リード端子８ａのインダクタンス
が減少し、半導体素子５の誤動作をより少なくすること
ができる。 （ｃ） 前記実施例では、本発明を平板な絶縁基体を用
いるパッケージに採用したが、中央に設けられた凹部内
に半導体素子を収納する絶縁基体が用いられるパッケー
ジに採用してもよい。 （ｄ） 前記実施例は、半導体素子収納用パッケージで
あったが、他の電子部品を収納するパッケージにも本発
明を用いることができる。
子をパッケージ１内でメタライズ層４と接合したが、図
３に示すように外部に露出したメタライズ層４と接合さ
せてもよい。この場合には、第１ガラス層６を形成する
際に、メタライズ層４の一部が外部に露出するように配
置する。 （ｂ） 前記実施例では、メタライズ層４を基体２の上
面２ａの外周部に広い面積で形成しており、複数の接地
用外部リード端子８ａ及び接地用ボンディングワイヤ９
ａが接合されている。ここで、電源用のリード端子８の
インダクタンスを減らすためには、接地用のメタライズ
層４以外に、これと絶縁して電源用のメタライズ層を形
成する必要がある。この場合は、電源用の外部リード端
子８及び接地用の外部リード端子８ａのインダクタンス
が減少し、半導体素子５の誤動作をより少なくすること
ができる。 （ｃ） 前記実施例では、本発明を平板な絶縁基体を用
いるパッケージに採用したが、中央に設けられた凹部内
に半導体素子を収納する絶縁基体が用いられるパッケー
ジに採用してもよい。 （ｄ） 前記実施例は、半導体素子収納用パッケージで
あったが、他の電子部品を収納するパッケージにも本発
明を用いることができる。
【００２２】
【発明の効果】本発明に係る電子部品収納用パッケージ
では、複数のリード端子の一部が形成されていてかつ電
子部品のボンディングワイヤが接続可能なメタライズ層
が、絶縁基体上に形成されている。このメタライズ層
に、電源用または接地用のリード端子を接続することに
より、リード端子のインダクタンスが減少し、電子部品
に誤動作が生じにくくなる。
では、複数のリード端子の一部が形成されていてかつ電
子部品のボンディングワイヤが接続可能なメタライズ層
が、絶縁基体上に形成されている。このメタライズ層
に、電源用または接地用のリード端子を接続することに
より、リード端子のインダクタンスが減少し、電子部品
に誤動作が生じにくくなる。
【図１】本発明の一実施例による半導体素子収納用パッ
ケージの縦断面図。
ケージの縦断面図。
【図２】基体及びメタライズ層の上面図。
【図３】別の実施例による図１に相当する図。
１ 半導体素子収納用パッケージ ２ 基体 ３ 蓋体 ４ メタライズ層 ５ 半導体素子 ２ａ 上面 ８，８ａ 外部リード端子 ９，９ａ ボンディングワイヤ
Claims (1)
- 【請求項１】電子部品が載置される絶縁基体と、前記絶
縁基体上に固定され、前記絶縁基体とともに前記電子部
品を収納するパッケージ本体を形成する絶縁蓋体と、前
記パッケージ本体の外部に延びる複数のリード端子から
なる電子部品収納用パッケージであって、 前記絶縁基体を窒化アルミニウム質焼結体で構成すると
ともに、該絶縁基体上に前記複数のリード端子の一部が
接続されていてかつ前記電子部品のボンディングワイヤ
が接続可能な厚膜アルミニウム質メタライズ層を備えて
いることを特徴とする電子部品収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10750292A JP2908932B2 (ja) | 1992-04-27 | 1992-04-27 | 電子部品収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10750292A JP2908932B2 (ja) | 1992-04-27 | 1992-04-27 | 電子部品収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304240A JPH05304240A (ja) | 1993-11-16 |
| JP2908932B2 true JP2908932B2 (ja) | 1999-06-23 |
Family
ID=14460838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10750292A Expired - Fee Related JP2908932B2 (ja) | 1992-04-27 | 1992-04-27 | 電子部品収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908932B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4720403B2 (ja) * | 2005-01-26 | 2011-07-13 | 三菱マテリアル株式会社 | サージアブソーバ及びサージアブソーバの製造方法並びに電子部品及び電子部品の製造方法 |
-
1992
- 1992-04-27 JP JP10750292A patent/JP2908932B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304240A (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2908932B2 (ja) | 電子部品収納用パッケージ | |
| JPH11233660A (ja) | 電子部品収納用パッケージ | |
| JP2750237B2 (ja) | 電子部品収納用パッケージ | |
| JP2750248B2 (ja) | 半導体素子収納用パッケージ | |
| JP2545401Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2545400Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2545402Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2555178Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2873105B2 (ja) | 半導体素子収納用パッケージ | |
| JP3318449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JPH02177351A (ja) | 半導体装置の容器 | |
| JP2552419Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05326738A (ja) | 半導体素子収納用パッケージ | |
| JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2783735B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0629330A (ja) | 半導体装置 | |
| JP3207075B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838589B2 (ja) | 半導体素子収納用パッケージ | |
| JP3292609B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849875B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05152489A (ja) | 半導体素子収納用パツケージ | |
| JPH11233659A (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080402 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090402 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110402 |
|
| LAPS | Cancellation because of no payment of annual fees |