JP2849875B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2849875B2 JP2849875B2 JP33282490A JP33282490A JP2849875B2 JP 2849875 B2 JP2849875 B2 JP 2849875B2 JP 33282490 A JP33282490 A JP 33282490A JP 33282490 A JP33282490 A JP 33282490A JP 2849875 B2 JP2849875 B2 JP 2849875B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating base
- external lead
- glass member
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子を収容するための半導体素子収納
用パッケージの改良に関するものである。
用パッケージの改良に関するものである。
（従来の技術） 従来、半導体素子を収容するためのパッケージ、特に
ガラスの熔着によって封止するガラス封止型の半導体素
子収納用パッケージは、アルミナセラミックス等の電気
絶縁材料から成り、中央部に半導体素子を収容する空所
を形成するための凹部を有し、上面に封止用のガラス層
が被着された絶縁基体と、同じく電気絶縁材料から成
り、中央部に半導体素子を収容する空所を形成するため
の凹部を有し、下面に封止用のガラス層が被着された蓋
体と、内部に収容する半導体素子を外部の電気回路に電
気的に接続するための外部リード端子とにより構成され
ており、絶縁基体の上面に外部リード端子を載置させる
とともに予め被着させておいた封止用のガラス層を溶融
させることによって外部リード端子を絶縁基体に仮止め
し、次に前記絶縁基体の凹部に半導体素子を取着すると
ともに該半導体素子の各電極（信号電極、電源電極、接
地電極等）をボンディングワイヤを介して外部リート端
子に接続し、かかる後、絶縁基体と蓋体とをその相対向
する主面に被着させておいた封止用のガラス層を溶融一
体化させ、絶縁基体と蓋体とから成る容器を気密に封止
することによって最終製品としての半導体装置となる。
ガラスの熔着によって封止するガラス封止型の半導体素
子収納用パッケージは、アルミナセラミックス等の電気
絶縁材料から成り、中央部に半導体素子を収容する空所
を形成するための凹部を有し、上面に封止用のガラス層
が被着された絶縁基体と、同じく電気絶縁材料から成
り、中央部に半導体素子を収容する空所を形成するため
の凹部を有し、下面に封止用のガラス層が被着された蓋
体と、内部に収容する半導体素子を外部の電気回路に電
気的に接続するための外部リード端子とにより構成され
ており、絶縁基体の上面に外部リード端子を載置させる
とともに予め被着させておいた封止用のガラス層を溶融
させることによって外部リード端子を絶縁基体に仮止め
し、次に前記絶縁基体の凹部に半導体素子を取着すると
ともに該半導体素子の各電極（信号電極、電源電極、接
地電極等）をボンディングワイヤを介して外部リート端
子に接続し、かかる後、絶縁基体と蓋体とをその相対向
する主面に被着させておいた封止用のガラス層を溶融一
体化させ、絶縁基体と蓋体とから成る容器を気密に封止
することによって最終製品としての半導体装置となる。
尚、かかる従来の半導体素子収納用パッケージは内部
に収容する半導体素子が供給電源電圧の変動の影響を受
けないようにするために通常、容量素子が付加されてお
り、該半導体素子収納用パッケージへの容量素子の付加
は一般に容器を構成する絶縁基体内部に多層電極を配
し、多層電極間に絶縁基体材料を誘電体として一定の静
電容量を形成したり、絶縁基体の半導体素子を収容する
凹部底面にチタン酸バリウム磁器からなる容量素子を取
着したりすることによって行われている。
に収容する半導体素子が供給電源電圧の変動の影響を受
けないようにするために通常、容量素子が付加されてお
り、該半導体素子収納用パッケージへの容量素子の付加
は一般に容器を構成する絶縁基体内部に多層電極を配
し、多層電極間に絶縁基体材料を誘電体として一定の静
電容量を形成したり、絶縁基体の半導体素子を収容する
凹部底面にチタン酸バリウム磁器からなる容量素子を取
着したりすることによって行われている。
（発明が解決しようとする課題） しかしながら、この従来の半導体素子収納用パッケー
ジにおいては容量素子の付加が容器を構成する絶縁基体
の内部に多層電極を配することによって行われている場
合、絶縁基体は一般にアルミナセラミックスから成り、
該アルミナセラミックスは誘電率が低い（誘電率９〜1
0）ことから多層電極間に形成される静電容量も極めて
小さいものとなり、その結果、半導体素子の電源電圧変
動に起因する誤動作を完全に防止することができないと
いう欠点を有していた。
ジにおいては容量素子の付加が容器を構成する絶縁基体
の内部に多層電極を配することによって行われている場
合、絶縁基体は一般にアルミナセラミックスから成り、
該アルミナセラミックスは誘電率が低い（誘電率９〜1
0）ことから多層電極間に形成される静電容量も極めて
小さいものとなり、その結果、半導体素子の電源電圧変
動に起因する誤動作を完全に防止することができないと
いう欠点を有していた。
尚、この欠点を解消するために多層電極の層数え電極
対向面積を増大させ、多層電極間に形成される静電容量
を大きくすることも考えられるが、電極の層数や面積を
増大させるとパッケージ自体の形状が大きくなり、内部
に半導体素子を収容し、半導体装置とすると該半導体装
置が極めて大型のものとなる欠点を誘発する。
対向面積を増大させ、多層電極間に形成される静電容量
を大きくすることも考えられるが、電極の層数や面積を
増大させるとパッケージ自体の形状が大きくなり、内部
に半導体素子を収容し、半導体装置とすると該半導体装
置が極めて大型のものとなる欠点を誘発する。
また絶縁基体の半導体素子を収容する凹部内にチタン
酸バリウム磁器から成る溶量素子を取着することによっ
て半導体素子収納用パッケージに容量素子を付加した場
合、絶縁基体の半導体素子を収容する凹部がチタン酸バ
リウム磁器から成る容量素子を取着するために大きくな
り、その結果、上述と同様、製品としての半導体装置が
大型化してしまうという欠点を有する。
酸バリウム磁器から成る溶量素子を取着することによっ
て半導体素子収納用パッケージに容量素子を付加した場
合、絶縁基体の半導体素子を収容する凹部がチタン酸バ
リウム磁器から成る容量素子を取着するために大きくな
り、その結果、上述と同様、製品としての半導体装置が
大型化してしまうという欠点を有する。
更に前記絶縁基体の外観形状をそのままとし、半導体
素子を収容する凹部のみの形状を容量素子が取着し得る
程度に大きくすることも考えられるが凹部の形状のみを
大きくすると絶縁基体と蓋体とを接合させ容器の内部を
気密封止する際、絶縁基体と蓋体との接合面積が狭くな
って容器の気密封止の信頼性が大きく低下するという欠
点を誘発してしまう。
素子を収容する凹部のみの形状を容量素子が取着し得る
程度に大きくすることも考えられるが凹部の形状のみを
大きくすると絶縁基体と蓋体とを接合させ容器の内部を
気密封止する際、絶縁基体と蓋体との接合面積が狭くな
って容器の気密封止の信頼性が大きく低下するという欠
点を誘発してしまう。
（発明の目的） 本発明は上記欠点に鑑み案出されたもので、その目的
は内部に収容する半導体素子を長期間にわたり誤動作す
ることなく安定に作動させることができる小型の半導体
素子収納用パッケージを提出することにある。
は内部に収容する半導体素子を長期間にわたり誤動作す
ることなく安定に作動させることができる小型の半導体
素子収納用パッケージを提出することにある。
（課題を解決するための手段） 本発明は半導体素子を収容するための凹部を有する絶
縁基体と蓋体とから成る半導体素子収納用パッケージに
おいて、前記絶縁基体はその上面にメタライズ金属層が
被着され、且つその上部に外部リード端子が誘電率17.0
以上のガラス部材を介して固定されるとともに該外部リ
ード端子のうち半導体素子の電源電極もしくは接地電極
と接続される端子が前記メタライズ金属層に電気的に接
続されていることを特徴とするものである。
縁基体と蓋体とから成る半導体素子収納用パッケージに
おいて、前記絶縁基体はその上面にメタライズ金属層が
被着され、且つその上部に外部リード端子が誘電率17.0
以上のガラス部材を介して固定されるとともに該外部リ
ード端子のうち半導体素子の電源電極もしくは接地電極
と接続される端子が前記メタライズ金属層に電気的に接
続されていることを特徴とするものである。
（実施例） 次に本発明を添付図面に示す実施例に基づき詳細に説
明する。
明する。
第１図は本発明の半導体素子収納用パッケージの一実
施例を示す断面図であり、１はアルミナセラミックス等
の電気絶縁材料より成る絶縁基体、２は同じく電気絶縁
材料より成る蓋体である。この絶縁基体１と蓋体２とに
より半導体素子３を収容するための容器が構成される。
施例を示す断面図であり、１はアルミナセラミックス等
の電気絶縁材料より成る絶縁基体、２は同じく電気絶縁
材料より成る蓋体である。この絶縁基体１と蓋体２とに
より半導体素子３を収容するための容器が構成される。
前記絶縁基体１及び蓋体２にはそれぞれの中央部に半
導体素子３を収容する空所を形成するための凹部が設け
てあり、絶縁基板１の凹部1a底面には半導体素子３が接
着剤を介し取着固定される。
導体素子３を収容する空所を形成するための凹部が設け
てあり、絶縁基板１の凹部1a底面には半導体素子３が接
着剤を介し取着固定される。
前記絶縁基板１及び蓋体２は従来周知のプレス成形法
を採用することよって形成され、例えば絶縁基体１及び
蓋体２がアルミナセラミックスから成る場合には第１図
に示すような絶縁基体１または蓋体２に対応した形状を
有するプレス型内にアルミナセラミックスの粉末を充填
させるとともに一定圧力を印加して成形し、しかる後、
成形品を約1500℃の温度で焼成することによって製作さ
れる。
を採用することよって形成され、例えば絶縁基体１及び
蓋体２がアルミナセラミックスから成る場合には第１図
に示すような絶縁基体１または蓋体２に対応した形状を
有するプレス型内にアルミナセラミックスの粉末を充填
させるとともに一定圧力を印加して成形し、しかる後、
成形品を約1500℃の温度で焼成することによって製作さ
れる。
また前記絶縁基体１はその上面にメタライズ金属層４
が被着されており、更にメタライズ金属層４の上部には
外部リード端子５が第１ガラス部材6aを介し固定され、
メタライズ金属層４と外部リード端子５との間にガラス
部材6aを誘電体材料とした容量素子Ａが形成されてい
る。この容量素子Ａは半導体素子３の電源電極と接地電
極の間に接続され、半導体素子３に供給電源電圧の変動
に起因した悪影響が及ぼさないように作用する。
が被着されており、更にメタライズ金属層４の上部には
外部リード端子５が第１ガラス部材6aを介し固定され、
メタライズ金属層４と外部リード端子５との間にガラス
部材6aを誘電体材料とした容量素子Ａが形成されてい
る。この容量素子Ａは半導体素子３の電源電極と接地電
極の間に接続され、半導体素子３に供給電源電圧の変動
に起因した悪影響が及ぼさないように作用する。
前記絶縁基体１の上面に被着されるメタライズ金属層
４は金（Au）、銀−白金（Ag−Pt）、銀−パラジウム
（Ag−Pd）等の金属材料から成り、金粉末等に適当な有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体１の上面に従来周知のスクリーン印刷法を採用するこ
とによって印刷塗布し、しかる後、これを約900℃の温
度で焼成し、金粉末等を絶縁基体１の上面に焼き付ける
ことによって被着される。
４は金（Au）、銀−白金（Ag−Pt）、銀−パラジウム
（Ag−Pd）等の金属材料から成り、金粉末等に適当な有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体１の上面に従来周知のスクリーン印刷法を採用するこ
とによって印刷塗布し、しかる後、これを約900℃の温
度で焼成し、金粉末等を絶縁基体１の上面に焼き付ける
ことによって被着される。
前記メタライズ金属層４は半導体素子３に供給される
電源電圧の変動を平滑化して半導体素子３の誤動作を有
効に防止する容量素子Ａの一方の電極として作用し、該
メタライズ金属層４には半導体素子３の電源電極、或い
は接地電極が電気的に接続される。
電源電圧の変動を平滑化して半導体素子３の誤動作を有
効に防止する容量素子Ａの一方の電極として作用し、該
メタライズ金属層４には半導体素子３の電源電極、或い
は接地電極が電気的に接続される。
前記メタライズ金属層４が被着された絶縁基体１の上
部にはまた外部リード端子５が第１ガラス部材6aを介し
て固定されており、該ガラス部材6aは絶縁基体１上に外
部リード端子５を固定するとともに容量素子Ａの誘電体
材料として作用する。
部にはまた外部リード端子５が第１ガラス部材6aを介し
て固定されており、該ガラス部材6aは絶縁基体１上に外
部リード端子５を固定するとともに容量素子Ａの誘電体
材料として作用する。
前記第１ガラス部材6aはその誘電率が17.0以上（室温
1MHz）のガラス材料から成り、誘電率が高いことから絶
縁基体１に外部リード端子５を強固に固定するために厚
みが0.5mm程度の厚いものになったとしてもメタライズ
金属層４と外部リード端子５との間に形成される容量素
子Ａはその静電容量値が半導体素子３に供給される電源
電圧の変動を平滑化し、半導体素子３の誤動作を有効に
防止し得るような大きな値と成すことができる。
1MHz）のガラス材料から成り、誘電率が高いことから絶
縁基体１に外部リード端子５を強固に固定するために厚
みが0.5mm程度の厚いものになったとしてもメタライズ
金属層４と外部リード端子５との間に形成される容量素
子Ａはその静電容量値が半導体素子３に供給される電源
電圧の変動を平滑化し、半導体素子３の誤動作を有効に
防止し得るような大きな値と成すことができる。
尚、前記第１ガラス部材6aは例えば、酸化鉛50.0乃至
70.0重量％、酸化ホウ素5.0乃至15.0重量％、酸化亜鉛
5.0乃至15.0重量％、酸化ジルコニウム5.0乃至15.0重量
％を含むガラスから成り、該各ガラス原料粉末に適当な
有機溶剤、溶媒を添加混合して得たガラスペーストを絶
縁基体１の上面に従来周知のスクリーン印刷法により印
刷塗布し、しかる後、これを約500℃の温度で焼き付け
ることによって絶縁基体１の上面に被着される。
70.0重量％、酸化ホウ素5.0乃至15.0重量％、酸化亜鉛
5.0乃至15.0重量％、酸化ジルコニウム5.0乃至15.0重量
％を含むガラスから成り、該各ガラス原料粉末に適当な
有機溶剤、溶媒を添加混合して得たガラスペーストを絶
縁基体１の上面に従来周知のスクリーン印刷法により印
刷塗布し、しかる後、これを約500℃の温度で焼き付け
ることによって絶縁基体１の上面に被着される。
また前記ガラス部材6aはその誘電率が17.0未満である
とメタライズ金属層４と外部リード端子５との間に形成
される容量素子Ａの静電容量値が第１ガラス部材6aの厚
みを薄くしない限り所望する大きな値とならず、第１ガ
ラス部材6aの厚みを薄くすると外部リード端子５の絶縁
基体１上での固定強度が大幅に低下してしまう。従っ
て、前記ガラス部材6aはその誘電率が17.0（室温1MHz）
以上に特定される。
とメタライズ金属層４と外部リード端子５との間に形成
される容量素子Ａの静電容量値が第１ガラス部材6aの厚
みを薄くしない限り所望する大きな値とならず、第１ガ
ラス部材6aの厚みを薄くすると外部リード端子５の絶縁
基体１上での固定強度が大幅に低下してしまう。従っ
て、前記ガラス部材6aはその誘電率が17.0（室温1MHz）
以上に特定される。
更に前記ガラス部材6aはその厚みが0.05mm未満である
と絶縁基体１に外部リード端子５を強固に固定できなく
なる危険性があり、また0.5mmを越えると外部リード端
子５とメタライズ金属層４との間に形成される容量素子
Ａの静電容量値が小さな値となって半導体素子３への電
源電圧変動の影響を有効に防止できなくなる危険性があ
る。従って、前記第１ガラス部材6aはその厚みを0.05乃
至0.5mmの範囲としておくことが好ましい。
と絶縁基体１に外部リード端子５を強固に固定できなく
なる危険性があり、また0.5mmを越えると外部リード端
子５とメタライズ金属層４との間に形成される容量素子
Ａの静電容量値が小さな値となって半導体素子３への電
源電圧変動の影響を有効に防止できなくなる危険性があ
る。従って、前記第１ガラス部材6aはその厚みを0.05乃
至0.5mmの範囲としておくことが好ましい。
また前記第１ガラス部材6aを介して絶縁基体１の上部
に固定される外部リード端子５は例えば、コバール金属
（Fe−Ni−Co合金）や42Alloy（Fe−Ni合金）等の金属
から成り、該コバール金属等のインゴット（塊）を従来
周知の圧延加工法及び打ち抜き加工法を採用することに
よって所定の板状に形成される。
に固定される外部リード端子５は例えば、コバール金属
（Fe−Ni−Co合金）や42Alloy（Fe−Ni合金）等の金属
から成り、該コバール金属等のインゴット（塊）を従来
周知の圧延加工法及び打ち抜き加工法を採用することに
よって所定の板状に形成される。
前記外部リード端子５は内部に収容する半導体素子３
の信号電極、電鉛電極及び接地電極を外部電気回路に接
続する作用を為し、その一端には半導体素子３の各電極
がボンディングワイヤ７を介して接続され、外部リード
端子５を外部電気回路に接続することによって半導体素
子３は外部電気回路と接続されることとなる。
の信号電極、電鉛電極及び接地電極を外部電気回路に接
続する作用を為し、その一端には半導体素子３の各電極
がボンディングワイヤ７を介して接続され、外部リード
端子５を外部電気回路に接続することによって半導体素
子３は外部電気回路と接続されることとなる。
また前記外部リード端子５は半導体素子３に供給され
る電源電圧の変動を平滑化して半導体素子３の誤動作を
有効に防止する容量素子Ａの一方の電極としても作用
し、該外部リード端子５のうち半導体素子３の電源電極
あるいは接地電極が接続される端子5aはボンディングワ
イヤ7aを介して絶縁基板１の上面に被着させたメタライ
ズ金属層４に電気的に接続され、これによって外部リー
ド端子５とメタライズ金属層４との間に形成される容量
素子Ａは半導体素子３の電源電極と接地電極の間に電気
的に接続されることとなる。
る電源電圧の変動を平滑化して半導体素子３の誤動作を
有効に防止する容量素子Ａの一方の電極としても作用
し、該外部リード端子５のうち半導体素子３の電源電極
あるいは接地電極が接続される端子5aはボンディングワ
イヤ7aを介して絶縁基板１の上面に被着させたメタライ
ズ金属層４に電気的に接続され、これによって外部リー
ド端子５とメタライズ金属層４との間に形成される容量
素子Ａは半導体素子３の電源電極と接地電極の間に電気
的に接続されることとなる。
尚、前記外部リード端子５はその外表面にニッケル、
金等から成る良導電性で、且つ耐蝕性に優れた金属をメ
ッキにより2.0乃至20.0μｍの厚みに層着させておくと
外部リード端子５の酸化腐食を有効に防止するとともに
外部リード端子５と外部電気回路との電気的接続を良好
となすことができる。そのため外部リード端子５はその
外表面にニッケル、金等をメッキにより2.0乃至20.0μ
ｍの厚みに層着させておくことが好ましい。
金等から成る良導電性で、且つ耐蝕性に優れた金属をメ
ッキにより2.0乃至20.0μｍの厚みに層着させておくと
外部リード端子５の酸化腐食を有効に防止するとともに
外部リード端子５と外部電気回路との電気的接続を良好
となすことができる。そのため外部リード端子５はその
外表面にニッケル、金等をメッキにより2.0乃至20.0μ
ｍの厚みに層着させておくことが好ましい。
また前記半導体素子３の電源電極と接地電極との間に
接続される容量素子Ａは、メタライズ金属層４を被着さ
せた絶縁基体１の上部に外部リード端子５をガラス部材
6aを介し固定することによって形成されることから絶縁
基体１の半導体素子３を取着する凹部1aの大きさを容量
素子Ａを取着するために特別大きくする必要は一切な
い。そのため後述する絶縁基体１と蓋体２とを接合させ
容器を気密封止することによって半導体装置となす際、
絶縁基体１と蓋体２とはその外観形状を大きくすること
なく両者の接合面積を広くなすことができ、その結果、
容器の気密封止の信頼性を高いものとして、且つ半導体
装置の形状も小型となすことができる。
接続される容量素子Ａは、メタライズ金属層４を被着さ
せた絶縁基体１の上部に外部リード端子５をガラス部材
6aを介し固定することによって形成されることから絶縁
基体１の半導体素子３を取着する凹部1aの大きさを容量
素子Ａを取着するために特別大きくする必要は一切な
い。そのため後述する絶縁基体１と蓋体２とを接合させ
容器を気密封止することによって半導体装置となす際、
絶縁基体１と蓋体２とはその外観形状を大きくすること
なく両者の接合面積を広くなすことができ、その結果、
容器の気密封止の信頼性を高いものとして、且つ半導体
装置の形状も小型となすことができる。
更に前記半導体素子３の電源電極と接地電極との間に
接続される容量素子Ａはその静電容量値が大きいため供
給電源電圧の変動に起因する半導体素子３への影響を有
効に防止することもでき、これによって半導体素子３は
供給電源電圧の変動に左右されることなく安定に作動す
ることが可能となる。
接続される容量素子Ａはその静電容量値が大きいため供
給電源電圧の変動に起因する半導体素子３への影響を有
効に防止することもでき、これによって半導体素子３は
供給電源電圧の変動に左右されることなく安定に作動す
ることが可能となる。
前記外部リード端子５が固定された絶縁基体１はまた
その上面に蓋体２が第２ガラス材6bを介して接合され、
これによって絶縁基体１と蓋体２とから成る容器内部に
半導体素子３が気密に封止される。
その上面に蓋体２が第２ガラス材6bを介して接合され、
これによって絶縁基体１と蓋体２とから成る容器内部に
半導体素子３が気密に封止される。
前記蓋体２を絶縁基体１に接合させるガラス材6bは低
融点のガラス材料から成り、該ガラス材6bは予め蓋体２
の下面に被着されている。
融点のガラス材料から成り、該ガラス材6bは予め蓋体２
の下面に被着されている。
尚、前記第２ガラス材6bは酸化鉛50.0乃至80.0重量
％、酸化ホウ素5.0乃至15.0重量％、酸化アルミニウム1
0.0重量％以下、酸化亜鉛15.0重量％以下、酸化ケイ素1
0.0重量％以下を含むガラスから成り、該各ガラス原料
粉末に適当な有機溶剤、溶媒を添加混合して得たガラス
ペーストを蓋体２の下面に従来周知のスクリーン印刷法
により印刷塗布するとともにこれを約400℃の温度で焼
成することによって蓋体２下面に被着される。
％、酸化ホウ素5.0乃至15.0重量％、酸化アルミニウム1
0.0重量％以下、酸化亜鉛15.0重量％以下、酸化ケイ素1
0.0重量％以下を含むガラスから成り、該各ガラス原料
粉末に適当な有機溶剤、溶媒を添加混合して得たガラス
ペーストを蓋体２の下面に従来周知のスクリーン印刷法
により印刷塗布するとともにこれを約400℃の温度で焼
成することによって蓋体２下面に被着される。
また前記蓋体２の下面に被着させた第２ガラス材6bは
その融点を絶縁基板１の上面に外部リード端子５を固定
している第１ガラス部材6aの融点より低いものとしてお
くと絶縁基板１と蓋体２とを第２ガラス部材6bを加熱溶
融させることによって接合させる際、ガラス材6bを溶融
させる熱が第１ガラス部材6aに印加されたとしても該第
１ガラス部材6aは軟化溶融することがなく外部リード端
子５を絶縁基体１上の所定位置に強固に固定しておくこ
とができる。従って、前記蓋体２の下面に被着させてお
くガラス材6bはその融点を絶縁基体１上に外部リード端
子５を固定するガラス部材6aの融点より低い値としてお
くことが好ましい。
その融点を絶縁基板１の上面に外部リード端子５を固定
している第１ガラス部材6aの融点より低いものとしてお
くと絶縁基板１と蓋体２とを第２ガラス部材6bを加熱溶
融させることによって接合させる際、ガラス材6bを溶融
させる熱が第１ガラス部材6aに印加されたとしても該第
１ガラス部材6aは軟化溶融することがなく外部リード端
子５を絶縁基体１上の所定位置に強固に固定しておくこ
とができる。従って、前記蓋体２の下面に被着させてお
くガラス材6bはその融点を絶縁基体１上に外部リード端
子５を固定するガラス部材6aの融点より低い値としてお
くことが好ましい。
かくしてこの半導体素子収納用パッケージによれば絶
縁基体１の凹部1a底面に半導体素子３を取着するととも
に該半導体素子３の各電極をボンディングワイヤ７によ
り外部リード端子４に接続させるとともに半導体素子３
の電源電極、或いは接地電極が接続される外部リード端
子7aをボンディングワイヤ7aを介して絶縁基体１の上面
に被着させたメタライズ金属層４に接続させ、しかる
後、絶縁基体１と蓋体２とを蓋体２の下面に予め被着さ
せておいた第２ガラス材6bを加熱溶融させ、接合させる
ことによって内部に半導体素子３を気密封止し、これに
よって最終製品としての半導体装置が完成する。
縁基体１の凹部1a底面に半導体素子３を取着するととも
に該半導体素子３の各電極をボンディングワイヤ７によ
り外部リード端子４に接続させるとともに半導体素子３
の電源電極、或いは接地電極が接続される外部リード端
子7aをボンディングワイヤ7aを介して絶縁基体１の上面
に被着させたメタライズ金属層４に接続させ、しかる
後、絶縁基体１と蓋体２とを蓋体２の下面に予め被着さ
せておいた第２ガラス材6bを加熱溶融させ、接合させる
ことによって内部に半導体素子３を気密封止し、これに
よって最終製品としての半導体装置が完成する。
（発明の効果） 以上の通り、本発明の反動体素子収納用パッケージに
よれば、絶縁基体の上面にメタライズ金属層を被着し、
更にその上部に外部リード端子を誘電率が17.0以上のガ
ラス部材を介し固定するとともに該外部リード端子のう
ち半導体素子の電源電極もしくは接地電極が接続される
端子を前記メタライズ金属層に電気的に接続したことか
らメタライズ金属層と外部リード端子との間に大きな静
電容量を有した容量素子を形成することができ、その結
果、前記容量素子によって供給電源電圧の変動に起因す
る半導体素子への悪影響を有効に防止し、半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
よれば、絶縁基体の上面にメタライズ金属層を被着し、
更にその上部に外部リード端子を誘電率が17.0以上のガ
ラス部材を介し固定するとともに該外部リード端子のう
ち半導体素子の電源電極もしくは接地電極が接続される
端子を前記メタライズ金属層に電気的に接続したことか
らメタライズ金属層と外部リード端子との間に大きな静
電容量を有した容量素子を形成することができ、その結
果、前記容量素子によって供給電源電圧の変動に起因す
る半導体素子への悪影響を有効に防止し、半導体素子を
長期間にわたり正常、且つ安定に作動させることが可能
となる。
また前記容量素子はメタライズ金属層を被着させた絶
縁基体の上部に外部リード端子を誘電率が17.0以上のガ
ラス部材を介し固定することによって形成されることか
ら絶縁基体の半導体素子を取着する凹部の大きさを容量
素子を取着するために特別大きくする必要は一切ない。
そのため絶縁基体と蓋体とを接合させ容器を気密封止す
ることによって半導体装置となす際、絶縁基体と蓋体と
はその外観形状を大きくすることなく両者の接合面積を
広くなすことができ、その結果、容器の気密封止の信頼
性を高いものとして、且つ半導体装置も小型となすこと
ができる。
縁基体の上部に外部リード端子を誘電率が17.0以上のガ
ラス部材を介し固定することによって形成されることか
ら絶縁基体の半導体素子を取着する凹部の大きさを容量
素子を取着するために特別大きくする必要は一切ない。
そのため絶縁基体と蓋体とを接合させ容器を気密封止す
ることによって半導体装置となす際、絶縁基体と蓋体と
はその外観形状を大きくすることなく両者の接合面積を
広くなすことができ、その結果、容器の気密封止の信頼
性を高いものとして、且つ半導体装置も小型となすこと
ができる。
第１図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 １……絶縁基体、1a……凹部 ２……蓋体、４……メタライズ金属層 ５……外部リード端子、6a……第１ガラス部材6a、6b…
…第２ガラス部材
例を示す断面図である。 １……絶縁基体、1a……凹部 ２……蓋体、４……メタライズ金属層 ５……外部リード端子、6a……第１ガラス部材6a、6b…
…第２ガラス部材
Claims (1)
- 【請求項１】上面に半導体素子を収容するための凹部を
有する絶縁基体と、該絶縁基体の上面で凹部周辺に被着
されたメタライズ金属層と、前記絶縁基体上面の凹部周
辺に誘電率が17.0以上の第１ガラス部材を介して固定さ
れた外部リード端子と、該外部リード端子及び第１ガラ
ス部材上に第２ガラス部材を介して取着される蓋体とか
ら成り、前記第１ガラス部材は酸化鉛50.0乃至70.0重量
％、酸化ホウ素5.0乃至15.0重量％、酸化亜鉛5.0乃至1
5.0重量％、酸化ジルコニウム5.0乃至15.0重量％を含む
ガラスで形成され、かつ第２ガラス部材の融点が第１ガ
ラス部材の融点より低いことを特徴とする半導体素子収
納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33282490A JP2849875B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33282490A JP2849875B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196567A JPH04196567A (ja) | 1992-07-16 |
| JP2849875B2 true JP2849875B2 (ja) | 1999-01-27 |
Family
ID=18259213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33282490A Expired - Fee Related JP2849875B2 (ja) | 1990-11-28 | 1990-11-28 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2849875B2 (ja) |
-
1990
- 1990-11-28 JP JP33282490A patent/JP2849875B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04196567A (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2849875B2 (ja) | 半導体素子収納用パッケージ | |
| JP2838589B2 (ja) | 半導体素子収納用パッケージ | |
| JP2808044B2 (ja) | 半導体素子収納用パッケージ | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750237B2 (ja) | 電子部品収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP3207075B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2552554Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP2514910Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2555178Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH04199851A (ja) | 半導体素子収納用パッケージ | |
| JP2908932B2 (ja) | 電子部品収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05152489A (ja) | 半導体素子収納用パツケージ | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP2548964Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2577088Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH04199852A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |