JP2838590B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2838590B2
JP2838590B2 JP33282590A JP33282590A JP2838590B2 JP 2838590 B2 JP2838590 B2 JP 2838590B2 JP 33282590 A JP33282590 A JP 33282590A JP 33282590 A JP33282590 A JP 33282590A JP 2838590 B2 JP2838590 B2 JP 2838590B2
Authority
JP
Japan
Prior art keywords
semiconductor element
external lead
insulating base
electrode
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33282590A
Other languages
English (en)
Other versions
JPH04196578A (ja
Inventor
弘 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP33282590A priority Critical patent/JP2838590B2/ja
Publication of JPH04196578A publication Critical patent/JPH04196578A/ja
Application granted granted Critical
Publication of JP2838590B2 publication Critical patent/JP2838590B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体素子を収容するための半導体素子収納
用パッケージの改良に関するものである。
(従来技術及びその課題) 従来、半導体素子を収容するためのパッケージ、特に
ガラスの熔着によって封止するガラス封止型の半導体素
子収納用パッケージは、アルミナセラミックス等の電気
絶縁材料から成り、中央部に半導体素子を収容する空所
を形成するための凹部を有し、上面に封止用のガラス層
が被着された絶縁基体と、同じく電気絶縁材料から成
り、中央部に半導体素子を収容する空所を形成するため
の凹部を有し、下面に封止用のガラス層が被着された蓋
体と、内部に収容する半導体素子を外部の電気回路に電
気的に接続するための外部リード端子とにより構成され
ており、絶縁基体の上面に外部リード端子を載置させる
とともに予め被着させておいた封止用のガラス層を溶融
させることによって外部リード端子を絶縁基体に仮止め
し、次に前記絶縁基体の凹部に半導体素子を取着すると
ともに該半導体素子の各電極(信号電極、電源電極、接
地電極等)をボンディングワイヤを介して外部リート端
子に接続し、しかる後、絶縁基体と蓋体とをその相対向
する主面に被着させておいた封止用のガラス層を溶融一
体化させ、絶縁基体と蓋体とから成る容器を気密に封止
することによって最終製品としての半導体装置となる。
尚、かかる従来の半導体素子収納用パッケージは内部
に収容する半導体素子が供給電源電圧の変動の影響を受
けないようにするために通常、容量素子が付加されてお
り、該半導体素子収納用パッケージへの容量素子の付加
は一般に容器を構成する絶縁基体内部に多層電極を配
し、多層電極間に絶縁基体材料を誘電体として一定の静
電容量を形成したり、絶縁基体の半導体素子を収容する
凹部底面にチタン酸バリウム磁器からなる容量素子を取
着したりすることによって行われている。
しかしながら、この従来の半導体素子収納用パッケー
ジにおいては容量素子の付加が容器を構成する絶縁基体
の内部に多層電極を配することによって行われている場
合、絶縁基体は一般にアルミナセラミックスから成り、
該アルミナセラミックスは誘電率が低い(誘電率9〜1
0)ことから多層電極間に形成される静電容量も極めて
小さいものとなり、その結果、半導体素子の電源電圧変
動に起因する誤動作を完全に防止することができないと
いう欠点を有していた。
尚、この欠点を解消するために多層電極の層数や電極
対向面積を増大させ、多層電極間に形成される静電容量
を大きくすることも考えられるが、電極の層数や面積を
増大させるとパッケージ自体の形状が大きく成り、内部
に半導体素子を収容し、半導体装置とすると該半導体装
置が極めて大型のものとなる欠点を誘発する。
また絶縁基体の半導体素子を収容する凹部内にチタン
酸バリウム磁器から成る容量素子を取着することによっ
て半導体素子収納用パッケージに容量素子を付加した場
合、絶縁基体の半導体素子を収容する凹部がチタン酸バ
リウム磁器から成る容量素子を取着するために大きくな
り、その結果、上述と同様、製品としての半導体装置が
大型化してしまうという欠点を有する。
更に前記絶縁基体の外観形状をそのままとし、半導体
素子を収容する凹部のみの形状を容量素子が取着し得る
程度に大きくすることも考えられるが凹部の形状のみを
大きくすると絶縁基体と蓋体とを接合させ容器の内部を
気密封止する際、絶縁基体と蓋体との接合面積が狭くな
って容器の気密封止の信頼性が大きく低下するという欠
点を誘発してしまう。
そこで上記欠点を解消するために絶縁基体上面にメタ
ライズ金属層を被着させておき、該メタライズ金属層上
に高誘電率のガラス部材を介して外部リード端子を固定
し、メタライズ金属層と外部リード端子との間に容量素
子を形成することによって半導体素子収納用パッケージ
に容量素子を付加することが考えられる。
しかしながら、メタライズ金属層と外部リード端子と
の間に形成される容量素子はその静電容量値を半導体素
子に供給電源電圧変動の影響を与えないような大きな値
とするのにガラス部材の誘電率を大きくしなければなら
ず、ガラス部材の誘電率を大きくすると次の欠点が誘発
される。
即ち、隣接する外部リード端子の各々を伝わる電気信
号はその間に介在するガラス部材の誘電率が大きいと互
いに大きく影響し合って各電気信号にノイズを発生させ
てしまい、そのノイズが電気信号とともに内部に収容す
る半導体素子に伝播され、半導体素子に誤動作を起こさ
せてしまうという欠点が誘発される。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、その目的
は内部に高速駆動を行う半導体素子の収容を可能とし、
且つ収容する半導体素子を長期間にわたり誤動作するこ
となく安定に作動させることができる小型と半導体素子
収納用パッケージを提供することにある。
(課題を解決するための手段) 本発明は半導体素子を収容するための凹部を有する絶
縁基体と蓋体とから成る半導体素子収納用パッケージに
おいて、前記絶縁基体はその上面にメタライズ金属層を
有するとともに該メタライズ金属層上に半導体素子の電
源電極及び接地電極と接続される外部リード端子が誘電
率17.0以上のガラス部材を介して、また信号電極と接続
される外部リード端子が誘電率14.0以下のガラス部材を
介して各々固定されており、且つ前記半導体素子の電源
電極もしくは接地電極と接続される外部リード端子が前
記メタライズ金属層と電気的に接続していることを特徴
とするものである。
(実施例) 次に本発明を添付図面に示す実施例に基づき詳細に説
明する。
第1図及び第2図は本発明の半導体素子収納用パッケ
ージの一実施例を示す断面図であり、1はアルミナセラ
ミックス等の電気絶縁材料より成る絶縁基体、2は同じ
く電気絶縁材料より成る蓋体である。この絶縁基体1と
蓋体2とにより半導体素子3を収容するための容器が構
成される。
前記絶縁基体1及び蓋体2にはそれぞれの中央部に半
導体素子3を収容する空所を形成するための凹部が設け
てあり、絶縁基体1の凹部1a底面には半導体素子3が接
着材を介し取着固定される。
前記絶縁基体1及び蓋体2は従来周知のプレス成形法
を採用することによって形成され、例えば絶縁基体1及
び蓋体2がアルミナセラミックスから成る場合には第1
図及び第2図に示すような絶縁基体1または蓋体2に対
応した形状を有するプレス型内にアルミナセラミックス
の粉末を充填させるとともに一定圧力を印加して成形
し、しかる後、成形品を約1500℃の温度で焼成すること
によって製作される。
また前記絶縁基体1はその上面にメタライズ金属層4
が被着されており、更にメタライズ金属層4上には半導
体素子3の電源電極及び接地電極と接続される外部リー
ド端子5a、5bが第1のガラス部材6を介し、また半導体
素子3の信号電極と接続される外部リード端子5cが第2
のガラス部材7を介して各々固定されている。
前記絶縁基体1の上面に被着されるメタライズ金属層
4は金(Au)、銀−白金(Ag−Pt)、銀−パラジウム
(Ag−Pd)等の金属材料から成り、金粉末等に適当な有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体1の上面に従来周知のスクリーン印刷法を採用するこ
とによって印刷塗布し、しかる後、これを約450℃の温
度で焼成し、金粉末等を絶縁基体1の上面に焼き付ける
ことによって被着される。
前記メタライズ金属層4は後述する半導体素子3に供
給される電源電圧の変動を平滑化して半導体素子3の誤
動作を有効に防止する容量素子Aの一方の電極として作
用し、該メタライズ金属層4には半導体素子3の電源電
極、或いは接地電極が電気的に接続される。
また前記絶縁基体1に上に固定される外部リード端子
5a、5b、5cは内部に収容する半導体素子3の電源電極、
接地電極及び信号電極を外部電気回路に接続する作用を
為し、外部リード端子5a、5bには半導体素子3の電源電
極及び接地電極がボンディングワイヤ8aを介して接続さ
れるとともに両端子5a、5bのうちいずれか一方は絶縁基
体1に被着させたメタライズ金属層4にボンディングワ
イヤ8bを介して接続され、また外部リード端子5cには半
導体素子3の信号電極がボンディングワイヤ8cを介して
接続される。
前記外部リード端子5a、5b、5c例えば、コバール金属
(Fe−Ni−Co合金)や42Alloy(Fe−Ni合金)等の金属
から成り、該コバール金属等のインゴット(塊)を従来
周知の圧延化工法及び打ち抜き加工法を採用することに
よって所定の板状に形成される。
尚、前記外部リード端子5a、5b、5cはその外表面にニ
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキにより2.0乃至20.0μmの厚みに層着させ
ておくと外部リード端子5a、5b、5cの酸化腐食を有効に
防止するとともに外部リード端子5a、5b、5cと外部電気
回路との電気的接続を良好となすことができる。そのた
め外部リード端子5a、5b、5cはその外表面にニッケル、
金等をメッキにより2.0乃至20.0μmの厚みに層着させ
ておくことが好ましい。
前記絶縁基体1の上面に外部リード端子5a、5bを固定
する第1のガラス部材6は誘電率が17.0(室温1MHz)以
上のガラス材料から成り、該第1のガラス部材6は外部
リード端子5a、5bを絶縁基体1の上面に固定するととも
に両端子5a、5bとメタライズ金属層4との間に第1のガ
ラス部材6を誘電体材料とした容量素子Aを形成する作
用を為す。この容量素子Aは半導体素子3の電源電極と
接地電極との間に接続され、半導体素子3に供給電源電
圧の変動に起因した悪影響が及ぼさないように作用す
る。
前記容量素子Aは第1ガラス部材6の誘電率が17.0以
上と高いことから外部リード端子5a、5bとメタライズ金
属層4との間に形成される容量素子Aの静電容量値を大
きな値と成すことができ、その結果、容量素子Aによっ
て供給電源電圧の変動に要因起因する半導体素子3への
悪影響を有効に防止することが可能となり、内部に収容
する半導体素子3を誤動作させることなく安定に作動さ
せることができる。
尚、前記半導体素子3の電源電極と接地電極との間に
接続される容量素子Aは絶縁基体1の上面に半導体素子
3の電源電極及び接地電極が接続される外部リード端子
5a、5bを誘電率が17.0以上の第1のガラス部材6で固定
するだけで形成されることから絶縁基体1の半導体素子
3を取着する凹部1aの大きさを容量素子Aを取着するた
めに特別大きくする必要は一切ない。そのため後述する
絶縁基体1と蓋体2とを接合させ容器を気密封止するこ
とによって半導体装置となす際、絶縁基体1と蓋体2と
は外観形状を大きくすることなく両者の接合面積を広く
なすことができ、その結果、容器の気密封止の信頼性を
高いものとして、且つ半導体装置の形状も小型となすこ
とができる。
前記第1のガラス部材6は例えば、酸化鉛60.0乃至9
0.0重量%、酸化ホウ素5.0乃至15.0重量%に、フィラー
としてペロブスカイト型のチタン酸塩を5.0乃至50.0重
量%含有させたガラスから成り、該各ガラス原料粉末に
適当な有機溶剤、溶媒を添加混合して得たガラスペース
トを絶縁基体1の上面に従来周知のスクリーン印刷法に
より印刷塗布し、しかる後、これを高温で焼き付けるこ
とによって絶縁基体1の上面に被着される。
尚、前記第1のガラス部材6はその誘電率が17.0未満
であると半導体素子3の電源電極及び接地電極が接続さ
れる外部リード端子5a、5b間に大きな静電容量値の容量
素子Aを形成することができず、その結果、容量素子A
によって供給電源電圧の変動に起因する半導体素子への
悪影響を有効に防止することができなくなる。従って、
前記第1ガラス部材6はその誘電率が17.0以上に特定さ
れる。
また前記第2のガラス部材7は半導体素子3の信号電
極が接続される外部リード御端子5cを絶縁基体1上面に
固定する作用を為し、誘電率が14.0(室温1MHz)以下の
ガラス材料、具体的には酸化ケイ素50.0乃至80.0重量
%、酸化ホウ素10.0乃至30.0重量%、酸化アルミニウム
10.0重量%以下、ナトリウム、カリウムの酸化物5.0重
量%以下を含むガラスから成る。
前記第2のガラス部材7はその誘電率が14.0以下と低
いことから該ガラス部材7で固定される外部リード端子
5cの信号伝播速度を極めて速いものとなすことができ、
その結果、パッケージ内部に信号の伝播速度が速い高速
駆動を行う半導体素子を収容することも可能となる。
尚、前記第2のガラス部材7は酸化ケイ素、酸化ホウ
素、酸化アルミニウム等のガラス原料粉末に適当な有機
溶剤、溶媒を添加混合して得たガラスペーストを絶縁基
体1の上面に従来周知のスクリーン印刷法により印刷塗
布し、しかる後、これを高温で焼き付けることによって
絶縁基体1の上面に被着される。
前記外部リード端子5a、5b、5cが固定された絶縁基体
1はまたその上面に蓋体2がガラス材5dを介して接合さ
れ、これによって絶縁基体1と蓋体2とから成る容器内
部に半導体素子3が気密に封止される。
前記蓋体2を絶縁基体1に接合させるガラス部材5dは
低融点のガラス材料から成り、該ガラス部材5dは予め蓋
体2の下面に被着されている。
尚、前記ガラス部材5dは酸化鉛50.0乃至80.0重量%、
酸化ホウ素5.0乃至15.0重量%、酸化亜鉛15.0重量%以
下、酸化ケイ素10.0重量%以下、酸化アルミニウム10.0
重量%以下を含むガラスから成り、該各ガラス原料粉末
に適当な有機溶剤、溶媒を添加混合して得たガラスペー
ストを蓋体2の下面に従来周知のスクリーン印刷法によ
り印刷塗布するとともにこれを約400℃の温度で焼成す
ることによって蓋体2下面に被着される。
かくしてこの半導体素子収納用パッケージによれば絶
縁基体1の凹部1a底面に半導体素子3を取着するととも
に該半導体素子3の電源電極及び接地電極をボンディン
グワイヤ8aを介して外部リード端子5a、5bに、半導体素
子3の信号電極をボンディングワイヤ8cを介して外部リ
ード端子5cに各々接続させるとともに半導体素子3の電
源電極、接地電極が接続される外部リード端子5a、5bの
うち一方をボンディングワイヤ8bを介して絶縁基体1の
上面に被着させたメタライズ金属層4に接続させ、しか
る後、絶縁基体1と蓋体2とを蓋体2の下面に予め被着
させておいたガラス部材5dを加熱溶融し、両者を接合さ
せることによって内部に半導体素子3を気密封止し、こ
れによって最終製品としての半導体装置が完成する。
(発明の効果) 以上の通り、本発明の半導体素子収納用パッケージに
よれば、絶縁基体の上面にメタライズ金属層を被着し、
更にその上面に半導体素子の電源電極及び接地電極と接
続される外部リード端子を誘電率が17.0以上のガラス部
材を介して、また信号電極と接続される外部リード端子
を誘電率が14.0以下のガラス部材を介して各々固定する
とともに半導体素子の電源電極もしくは接地電極と接続
される外部リード端子を前記メタライズ金属層に電気的
に接続させたことから半導体素子の電源電極もしくは接
地電極のの間に大きな静電容量を有した容量素子を接続
することができ、その結果、前記容量素子によって供給
電源電圧の変動に起因する半導体素子への悪影響を有効
に防止し、半導体素子を長期間にわたり正常、且つ安定
に作動させることが可能となる。
また前記容量素子はメタライズ金属層を被着させた絶
縁基体の上面に半導体素子の電源電極及び接地電極が接
続される外部リード端子を誘電率が17.0以上のガラス部
材を介して固定することによって形成されることから絶
縁基体の半導体素子を取着する凹部の大きさを容量素子
を取着するために特別大きくする必要は一切ない。その
ため絶縁基体と蓋体とを接合させ容器を気密封止するこ
とによって半導体装置となす際、絶縁基体と蓋体とはそ
の外観形状を大きくすることなく両者の接合面積を広く
なすことができ、その結果、容器の気密封止の信頼性を
高いものとして、且つ半導体装置も小型となすことがで
きる。
更に半導体素子の信号電極が接続される外部リード端
子は誘電率が14.0以下と低いガラス部材を介して固定し
たことから隣接する外部リード端子の各々を伝播する電
気信号は互いに大きく影響し合って電気信号にノイズを
発生することはなく、該ノイズによって内部に収容する
半導体素子に誤動作を起こさせることもない。
【図面の簡単な説明】
第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図、第2図は第1図に示すパッケージの絶
縁基体の平面図である。 1……絶縁基体、2……蓋体 4……メタライズ金属層 5a、5b、5c……外部リード端子 6……誘電率が17.0以上のガラス部材 7……誘電率が14.0以下のガラス部材

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子を収容するための凹部を有する
    絶縁基体と蓋体とから成る半導体素子収納用パッケージ
    において、前記絶縁基体はその上面にメタライズ金属層
    を有するとともに該メタライズ金属層上に半導体素子の
    電源電極及び接地電極と接続される外部リード端子が誘
    電率17.0以上のガラス部材を介して、また信号電極と接
    続される外部リード端子が誘電率14.0以下のガラス部材
    を介して各々固定されており、且つ前記半導体素子の電
    源電極もしくは接地電極と接続される外部リード端子が
    前記メタライズ金属層と電気的に接続していることを特
    徴とする半導体素子収納用パッケージ。
JP33282590A 1990-11-28 1990-11-28 半導体素子収納用パッケージ Expired - Fee Related JP2838590B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33282590A JP2838590B2 (ja) 1990-11-28 1990-11-28 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33282590A JP2838590B2 (ja) 1990-11-28 1990-11-28 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH04196578A JPH04196578A (ja) 1992-07-16
JP2838590B2 true JP2838590B2 (ja) 1998-12-16

Family

ID=18259225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33282590A Expired - Fee Related JP2838590B2 (ja) 1990-11-28 1990-11-28 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2838590B2 (ja)

Also Published As

Publication number Publication date
JPH04196578A (ja) 1992-07-16

Similar Documents

Publication Publication Date Title
JP2838590B2 (ja) 半導体素子収納用パッケージ
JPH11233660A (ja) 電子部品収納用パッケージ
JP2808043B2 (ja) 半導体素子収納用パッケージ
JP2849875B2 (ja) 半導体素子収納用パッケージ
JP2808044B2 (ja) 半導体素子収納用パッケージ
JP2838589B2 (ja) 半導体素子収納用パッケージ
JPH04199851A (ja) 半導体素子収納用パッケージ
JPH04199852A (ja) 半導体素子収納用パッケージ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP3464138B2 (ja) 電子部品収納用パッケージ
JP2552554Y2 (ja) 半導体素子収納用パッケージ
JPH0739235Y2 (ja) プラグイン型半導体素子収納用パッケージ
JP3330691B2 (ja) 集積回路収納容器本体
JP2668264B2 (ja) 半導体素子収納用パッケージ
JP3292609B2 (ja) 半導体素子収納用パッケージ
JPH05152489A (ja) 半導体素子収納用パツケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JPH06163807A (ja) 半導体素子収納用パッケージ
JP2577088Y2 (ja) 半導体素子収納用パッケージ
JP3207075B2 (ja) 半導体素子収納用パッケージ
JP2555178Y2 (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JP2000183560A (ja) 電子部品収納用容器
JPH05144968A (ja) 半導体素子収納用パツケージ
JPH06283656A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20071016

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20091016

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101016

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees