JPH06283656A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06283656A JPH06283656A JP6810193A JP6810193A JPH06283656A JP H06283656 A JPH06283656 A JP H06283656A JP 6810193 A JP6810193 A JP 6810193A JP 6810193 A JP6810193 A JP 6810193A JP H06283656 A JPH06283656 A JP H06283656A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- lead terminal
- power supply
- signal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体素子の発する熱を有効に除去するととも
に半導体素子への供給電源電圧の変動に伴うノイズを有
効に吸収し、且つインピーダンス不整合によるノイズ及
び減衰の発生を有効に回避して半導体素子を長期間にわ
たり正常、安定に作動させることができる半導体装置を
提供することにある。 【構成】窒化アルミニウム質焼結体から成る基体１と、
前記基体１上に搭載固定される半導体素子２と、前記半
導体素子２の電源電極、接地電極、信号電極が接続され
る接地リード端子4a、電源リード端子4b及び信号リード
端子4cと、前記基体１、半導体素子２及び各リード端子
4a、4b、4cの一部を被覆する樹脂被覆材８とから成る半
導体装置であって、前記接地リード端子4aと電源リード
端子4bの間に誘電体層６が介在されているとともに、接
地リード端子4aと信号リード端子4cとの間に抵抗体７が
接続されている。
に半導体素子への供給電源電圧の変動に伴うノイズを有
効に吸収し、且つインピーダンス不整合によるノイズ及
び減衰の発生を有効に回避して半導体素子を長期間にわ
たり正常、安定に作動させることができる半導体装置を
提供することにある。 【構成】窒化アルミニウム質焼結体から成る基体１と、
前記基体１上に搭載固定される半導体素子２と、前記半
導体素子２の電源電極、接地電極、信号電極が接続され
る接地リード端子4a、電源リード端子4b及び信号リード
端子4cと、前記基体１、半導体素子２及び各リード端子
4a、4b、4cの一部を被覆する樹脂被覆材８とから成る半
導体装置であって、前記接地リード端子4aと電源リード
端子4bの間に誘電体層６が介在されているとともに、接
地リード端子4aと信号リード端子4cとの間に抵抗体７が
接続されている。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ等の情報処
理装置に実装される半導体装置に関するものである。
理装置に実装される半導体装置に関するものである。
【０００２】
【従来の技術】従来、コンピューター等の情報処理装置
に実装される樹脂被覆タイプの半導体装置は図3 に示す
ように半導体素子11と、コバール金属( 鉄ーニッケルー
コバルト合金) や42アロイ( 鉄ーニッケル合金) 等の金
属材料から成る基体12および複数個の外部リード端子(
電源リード端子、接地リード端子及び信号リード端子)1
3 と、エポキシ樹脂等の熱硬化樹脂から成る被覆材14と
から構成されており、基体12上に半導体素子11を金ーシ
リコン共晶合金等のロウ材を介して搭載固定するととも
に半導体素子11の電源電極、接地電極及び信号電極を外
部リード端子( 電源リード端子、接地リード端子及び信
号リード端子)13 の各々にボンディングワイヤ15を介し
て電気的に接続し、しかる後、前記半導体素子11、基体
12及び外部リード端子13の一部を被覆材14で被覆するこ
とによって製作されている。
に実装される樹脂被覆タイプの半導体装置は図3 に示す
ように半導体素子11と、コバール金属( 鉄ーニッケルー
コバルト合金) や42アロイ( 鉄ーニッケル合金) 等の金
属材料から成る基体12および複数個の外部リード端子(
電源リード端子、接地リード端子及び信号リード端子)1
3 と、エポキシ樹脂等の熱硬化樹脂から成る被覆材14と
から構成されており、基体12上に半導体素子11を金ーシ
リコン共晶合金等のロウ材を介して搭載固定するととも
に半導体素子11の電源電極、接地電極及び信号電極を外
部リード端子( 電源リード端子、接地リード端子及び信
号リード端子)13 の各々にボンディングワイヤ15を介し
て電気的に接続し、しかる後、前記半導体素子11、基体
12及び外部リード端子13の一部を被覆材14で被覆するこ
とによって製作されている。
【０００３】しかしながら、この従来の半導体素子収納
用パッケージは半導体素子11の固定される基体12がコバ
ール金属や42アロイ等から成り、その熱伝導率が約18W/
m ・K 程度と低いこと及び半導体素子11を被覆する被覆
材14がエポキシ樹脂等の熱硬化樹脂から成り、その熱伝
導率が18W/m ・K 程度と低いこと等から半導体素子11が
作動時に多量の熱を発生した場合、前記半導体素子11の
発する熱は該半導体素子11の周辺に蓄積され、その結
果、半導体素子11は該半導体素子11自身の発する熱によ
って高温となり、半導体素子11に熱破壊を起こしたり、
特性に変化をきたし、誤動作したりするという欠点を有
していた。
用パッケージは半導体素子11の固定される基体12がコバ
ール金属や42アロイ等から成り、その熱伝導率が約18W/
m ・K 程度と低いこと及び半導体素子11を被覆する被覆
材14がエポキシ樹脂等の熱硬化樹脂から成り、その熱伝
導率が18W/m ・K 程度と低いこと等から半導体素子11が
作動時に多量の熱を発生した場合、前記半導体素子11の
発する熱は該半導体素子11の周辺に蓄積され、その結
果、半導体素子11は該半導体素子11自身の発する熱によ
って高温となり、半導体素子11に熱破壊を起こしたり、
特性に変化をきたし、誤動作したりするという欠点を有
していた。
【０００４】また近時、半導体素子11は高密度化、高集
積化が急激に進み、電極の数が大幅に増大してきてお
り、該半導体素子11の各電極( 電源電極、接地電極及び
信号電極) に接続される外部リード端子13の数も急激に
増大し、各外部リード端子13はその線幅が極めて細く、
インダクタンスが15nH程度の高いものとなってきてい
る。そのためこの外部リード端子13を介して半導体素子
11に駆動のための電力及び電気信号を供給した場合、外
部リード端子13のインダクタンスが高いことに起因して
半導体素子11への供給電源電圧に変動が生じると大きな
ノイズが発生し、これが電気信号とともに半導体素子11
に供給されて半導体装置に誤動作を起こさせるという重
大な欠点を有していた。
積化が急激に進み、電極の数が大幅に増大してきてお
り、該半導体素子11の各電極( 電源電極、接地電極及び
信号電極) に接続される外部リード端子13の数も急激に
増大し、各外部リード端子13はその線幅が極めて細く、
インダクタンスが15nH程度の高いものとなってきてい
る。そのためこの外部リード端子13を介して半導体素子
11に駆動のための電力及び電気信号を供給した場合、外
部リード端子13のインダクタンスが高いことに起因して
半導体素子11への供給電源電圧に変動が生じると大きな
ノイズが発生し、これが電気信号とともに半導体素子11
に供給されて半導体装置に誤動作を起こさせるという重
大な欠点を有していた。
【０００５】更に前記外部リード端子13はコバール金属
や42アロイ等により形成されており、半導体素子11から
見た外部リード端子13のインピーダンスが半導体素子11
の特性インピーダンスに比べて低くなっていることから
外部リード端子13に半導体素子11の各電極を接続させ、
外部リード端子13を介して半導体素子11に電気信号の出
し入れを行った場合、前記半導体素子11の特性インピー
ダンスと半導体素子11側から見た外部リード端子13のイ
ンピーダンスとが不整合であることに起因して外部リー
ド端子13を伝わる電気信号に反射によるノイズや減衰が
発生し、半導体素子11を正常に作動させることができな
いという欠点も有していた。
や42アロイ等により形成されており、半導体素子11から
見た外部リード端子13のインピーダンスが半導体素子11
の特性インピーダンスに比べて低くなっていることから
外部リード端子13に半導体素子11の各電極を接続させ、
外部リード端子13を介して半導体素子11に電気信号の出
し入れを行った場合、前記半導体素子11の特性インピー
ダンスと半導体素子11側から見た外部リード端子13のイ
ンピーダンスとが不整合であることに起因して外部リー
ド端子13を伝わる電気信号に反射によるノイズや減衰が
発生し、半導体素子11を正常に作動させることができな
いという欠点も有していた。
【０００６】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は半導体素子が発する熱によって半導体
素子自身を高温となすのを有効に防止し、且つ半導体素
子への供給電源電圧の変動に伴うノイズを有効に吸収
し、インピーダンス不整合によるノイズ及び減衰の発生
を有効に回避して半導体素子を長期間にわたり正常、且
つ安定に作動させることができる半導体装置を提供する
ことにある。
ので、その目的は半導体素子が発する熱によって半導体
素子自身を高温となすのを有効に防止し、且つ半導体素
子への供給電源電圧の変動に伴うノイズを有効に吸収
し、インピーダンス不整合によるノイズ及び減衰の発生
を有効に回避して半導体素子を長期間にわたり正常、且
つ安定に作動させることができる半導体装置を提供する
ことにある。
【０００７】
【課題を解決するための手段】本発明は窒化アルミニウ
ム質焼結体から成る基体と、前記基体上に搭載固定され
る半導体素子と、前記半導体素子の電源電極、接地電
極、信号電極が接続される電源リード端子、接地リード
端子及び信号リード端子と、前記基体、半導体素子及び
各リード端子の一部を被覆する樹脂被覆材とから成る半
導体装置であって、前記電源リード端子と接地リード端
子の間に誘電体層が介在されているとともに、接地リー
ド端子と信号リード端子との間に抵抗体が接続されてい
ることを特徴とするものである。
ム質焼結体から成る基体と、前記基体上に搭載固定され
る半導体素子と、前記半導体素子の電源電極、接地電
極、信号電極が接続される電源リード端子、接地リード
端子及び信号リード端子と、前記基体、半導体素子及び
各リード端子の一部を被覆する樹脂被覆材とから成る半
導体装置であって、前記電源リード端子と接地リード端
子の間に誘電体層が介在されているとともに、接地リー
ド端子と信号リード端子との間に抵抗体が接続されてい
ることを特徴とするものである。
【０００８】
【作用】本発明の半導体装置によれば、半導体素子が搭
載される基体を熱伝導率が50W/m ・K 以上の熱を伝え易
い窒化アルミニウム質焼結体で形成したことから、半導
体素子が作動時に多量の熱を発したとしてもその熱は基
体に良好に吸収拡散され、その結果、半導体素子は常に
低温となり、長期間にわたって正常、且つ安定に作動さ
せることが可能となる。
載される基体を熱伝導率が50W/m ・K 以上の熱を伝え易
い窒化アルミニウム質焼結体で形成したことから、半導
体素子が作動時に多量の熱を発したとしてもその熱は基
体に良好に吸収拡散され、その結果、半導体素子は常に
低温となり、長期間にわたって正常、且つ安定に作動さ
せることが可能となる。
【０００９】また本発明の半導体装置によれば、半導体
素子の電源電極及び接地電極が接続される電源リード端
子と接地リード端子との間に誘電体層を介在させ、半導
体素子の電源電極と接地電極との間に3nF 以上の大きな
静電容量が接続されていることから半導体素子への供給
電源電圧の変動に伴ってノイズが発生したとしても該ノ
イズは前記大きな静電容量によって有効に吸収され、そ
の結果、半導体素子にノイズが入り込むのが皆無となっ
て半導体素子を長期間にわたり正常、且つ安定に作動さ
せることもできる。
素子の電源電極及び接地電極が接続される電源リード端
子と接地リード端子との間に誘電体層を介在させ、半導
体素子の電源電極と接地電極との間に3nF 以上の大きな
静電容量が接続されていることから半導体素子への供給
電源電圧の変動に伴ってノイズが発生したとしても該ノ
イズは前記大きな静電容量によって有効に吸収され、そ
の結果、半導体素子にノイズが入り込むのが皆無となっ
て半導体素子を長期間にわたり正常、且つ安定に作動さ
せることもできる。
【００１０】更に本発明の半導体装置によれば、接地リ
ード端子と信号リード端子との間に抵抗体を接続させた
ことから半導体素子の特性インピーダンスと半導体素子
から見た外部リード端子のインピーダンスが正確に整合
し、その結果、信号リード端子を介して半導体素子に出
し入れされる電気信号にノイズや減衰等を発生するのが
有効に防止される。
ード端子と信号リード端子との間に抵抗体を接続させた
ことから半導体素子の特性インピーダンスと半導体素子
から見た外部リード端子のインピーダンスが正確に整合
し、その結果、信号リード端子を介して半導体素子に出
し入れされる電気信号にノイズや減衰等を発生するのが
有効に防止される。
【００１１】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体装置の一実施例を示
し、1 は基体、2 は半導体素子である。
る。図1 及び図2 は本発明の半導体装置の一実施例を示
し、1 は基体、2 は半導体素子である。
【００１２】前記基体1 は窒化アルミニウム質焼結体か
ら成り、その上面の略中央部に半導体素子2 を搭載する
ための搭載部1aを有し、該搭載部1aには半導体素子2 が
接着剤を介して接着固定される。
ら成り、その上面の略中央部に半導体素子2 を搭載する
ための搭載部1aを有し、該搭載部1aには半導体素子2 が
接着剤を介して接着固定される。
【００１３】前記基体1 は半導体素子2 を支持するため
の支持部材として作用するとともに半導体素子2 が作動
時に発する熱を吸収除去する作用を為す。
の支持部材として作用するとともに半導体素子2 が作動
時に発する熱を吸収除去する作用を為す。
【００１４】前記窒化アルミニウム質焼結体から成る基
体1 はそれを構成する窒化アルミニウム質焼結体の熱伝
導率が50W/m ・K 以上と高く、熱を伝え易いため、半導
体素子2 が作動時に多量の熱を発生したとしてもその熱
は基体1 に良好に伝達吸収され、その結果、半導体素子
2 が該素子2 自身の発する熱によって高温となることは
なく、半導体素子2 に熱破壊や特性に変化をきたし、誤
動作を起こさせることは皆無となる。
体1 はそれを構成する窒化アルミニウム質焼結体の熱伝
導率が50W/m ・K 以上と高く、熱を伝え易いため、半導
体素子2 が作動時に多量の熱を発生したとしてもその熱
は基体1 に良好に伝達吸収され、その結果、半導体素子
2 が該素子2 自身の発する熱によって高温となることは
なく、半導体素子2 に熱破壊や特性に変化をきたし、誤
動作を起こさせることは皆無となる。
【００１５】尚、前記窒化アルミニウム質焼結体から成
る基体1 は、例えば主原料としての窒化アルミニウム(A
lN) 粉末に焼結助剤としてのイットリア(Y2 O 3 ) 、カ
ルシア(CaO) 、マグネシア(MgO) 及び適当な有機溶剤、
溶媒を添加混合して原料粉末を調整し、次に前記原料粉
末を所定の金型内に充填するとともにこれを一定の圧力
で押圧して成形し、しかる後、前記成形体を約1800℃の
温度で焼成することによって製作される。
る基体1 は、例えば主原料としての窒化アルミニウム(A
lN) 粉末に焼結助剤としてのイットリア(Y2 O 3 ) 、カ
ルシア(CaO) 、マグネシア(MgO) 及び適当な有機溶剤、
溶媒を添加混合して原料粉末を調整し、次に前記原料粉
末を所定の金型内に充填するとともにこれを一定の圧力
で押圧して成形し、しかる後、前記成形体を約1800℃の
温度で焼成することによって製作される。
【００１６】また前記窒化アルミニウム質焼結体から成
る基体1 はその上面外周部に接地用メタライズ層3aが被
着されており、該接地用メタライズ層3aには半導体素子
2 の接地電極及び接地リード端子4aがボンディングワイ
ヤ5aを介して接続されている。
る基体1 はその上面外周部に接地用メタライズ層3aが被
着されており、該接地用メタライズ層3aには半導体素子
2 の接地電極及び接地リード端子4aがボンディングワイ
ヤ5aを介して接続されている。
【００１７】前記接地用メタライズ層3aはタングステ
ン、モリブデン等から成り、タングステンやモリブデン
の粉末に窒化アルミニウム粉末、ガラス粉末及び適当な
有機溶剤、溶媒を添加混合して金属ペーストを得るとと
もにこれを基体1 の上面に従来周知のスクリーン印刷法
により所定パターンに印刷塗布し、しかる後、これを高
温で焼き付けることによって基体1 の上面に被着され
る。
ン、モリブデン等から成り、タングステンやモリブデン
の粉末に窒化アルミニウム粉末、ガラス粉末及び適当な
有機溶剤、溶媒を添加混合して金属ペーストを得るとと
もにこれを基体1 の上面に従来周知のスクリーン印刷法
により所定パターンに印刷塗布し、しかる後、これを高
温で焼き付けることによって基体1 の上面に被着され
る。
【００１８】前記接地用メタライズ層3aはまたその上面
に電源用メタライズ層6aを有する誘電体層6 を挟んで電
源リード端子4bが取着されており、電源用メタライズ層
6aには半導体素子2 の電源電極及び電源リード端子4bが
各々、ボンディングワイヤ5bを介して電気的に接続され
ている。
に電源用メタライズ層6aを有する誘電体層6 を挟んで電
源リード端子4bが取着されており、電源用メタライズ層
6aには半導体素子2 の電源電極及び電源リード端子4bが
各々、ボンディングワイヤ5bを介して電気的に接続され
ている。
【００１９】前記電源用メタライズ層6aを有する誘電体
層6 は半導体素子2 の電源電極と接地電極との間に3nF
以上の大きな静電容量を接続し、半導体素子2 に駆動の
ための電力及び電気信号を供給した際、半導体素子2 へ
の供給電源電圧に変動が生じて大きなノイズが発生した
としても該ノイズが半導体素子2 に入り込むのを有効に
防止する作用を為し、これによって半導体素子2 は安
定、且つ正常に作動することとなる。
層6 は半導体素子2 の電源電極と接地電極との間に3nF
以上の大きな静電容量を接続し、半導体素子2 に駆動の
ための電力及び電気信号を供給した際、半導体素子2 へ
の供給電源電圧に変動が生じて大きなノイズが発生した
としても該ノイズが半導体素子2 に入り込むのを有効に
防止する作用を為し、これによって半導体素子2 は安
定、且つ正常に作動することとなる。
【００２０】前記誘電体層6 は例えば、高誘電率のチタ
ン酸バリウム磁器等から成り、炭酸バリウム、酸化チタ
ン、チタン酸マグネシウム等の原料粉末を焼成し反応さ
せてチタン酸バリウムを得るとともにこれを微粉に粉砕
してチタン酸バリウム粉末を形成し、次に前記チタン酸
バリウム粉末に適当な溶剤、溶媒を添加混合して泥漿状
となすとともにこれをドクターブレード法等を採用しシ
ート状に成形することによって生シートを得、最後に前
記生シートを約1300℃の温度で焼成することによって製
作される。
ン酸バリウム磁器等から成り、炭酸バリウム、酸化チタ
ン、チタン酸マグネシウム等の原料粉末を焼成し反応さ
せてチタン酸バリウムを得るとともにこれを微粉に粉砕
してチタン酸バリウム粉末を形成し、次に前記チタン酸
バリウム粉末に適当な溶剤、溶媒を添加混合して泥漿状
となすとともにこれをドクターブレード法等を採用しシ
ート状に成形することによって生シートを得、最後に前
記生シートを約1300℃の温度で焼成することによって製
作される。
【００２１】また前記誘電体層6 の表面に形成されてい
る電源用メタライズ層6aは銀ーパラジウムから成り、
銀、パラジウムの粉末に有機溶剤、溶媒を添加混合して
得た金属ペーストを誘電体層6 表面に印刷塗布するとと
もにこれを約900 ℃の温度で焼き付けることによって誘
電体層6 に被着される。
る電源用メタライズ層6aは銀ーパラジウムから成り、
銀、パラジウムの粉末に有機溶剤、溶媒を添加混合して
得た金属ペーストを誘電体層6 表面に印刷塗布するとと
もにこれを約900 ℃の温度で焼き付けることによって誘
電体層6 に被着される。
【００２２】前記接地用メタライズ層3aはまたその一部
に抵抗体7 が接続されており、該接地用メタライズ層3a
には半導体素子2 の信号電極及び信号リード端子4cが各
々、ボンディングワイヤ5cを介して電気的に接続されて
いる。
に抵抗体7 が接続されており、該接地用メタライズ層3a
には半導体素子2 の信号電極及び信号リード端子4cが各
々、ボンディングワイヤ5cを介して電気的に接続されて
いる。
【００２３】前記抵抗体7 は接地リード端子4aと信号リ
ード端子4cとの間に接続され、信号リード端子4cの半導
体素子2 側から見たインピーダンスを半導体素子2 の特
性インピーダンスに整合させる作用を為し、これによっ
て信号リード端子4cを半導体素子2 の信号電極に接続さ
せ、信号リード端子4cを介して半導体素子2 に電気信号
の出し入れを行った場合、前記半導体素子2 の特性イン
ピーダンスと半導体素子2 側から見た信号リード端子4c
のインピーダンスとが整合していることから信号リード
端子4cを伝わる電気信号に反射によるノイズや減衰が発
生することは一切なく、その結果、半導体素子2 を常に
正常に作動させることができる。
ード端子4cとの間に接続され、信号リード端子4cの半導
体素子2 側から見たインピーダンスを半導体素子2 の特
性インピーダンスに整合させる作用を為し、これによっ
て信号リード端子4cを半導体素子2 の信号電極に接続さ
せ、信号リード端子4cを介して半導体素子2 に電気信号
の出し入れを行った場合、前記半導体素子2 の特性イン
ピーダンスと半導体素子2 側から見た信号リード端子4c
のインピーダンスとが整合していることから信号リード
端子4cを伝わる電気信号に反射によるノイズや減衰が発
生することは一切なく、その結果、半導体素子2 を常に
正常に作動させることができる。
【００２４】前記抵抗体7 は酸化ルテニウム(RuO) やラ
ンタンボライド(LaB6 ) 等の抵抗体材料から成り、従来
周知のスクリーン印刷法等の厚膜形成技術や蒸着、スパ
ッタリング法等の薄膜形成技術により基体1 上に一端が
接地用メタライズ層3aと接触するするようにして被着さ
れる。
ンタンボライド(LaB6 ) 等の抵抗体材料から成り、従来
周知のスクリーン印刷法等の厚膜形成技術や蒸着、スパ
ッタリング法等の薄膜形成技術により基体1 上に一端が
接地用メタライズ層3aと接触するするようにして被着さ
れる。
【００２５】尚、前記抵抗体7 の電気抵抗値は信号リー
ド端子4cの半導体素子2 側から見たインピーダンスの大
きさ及び半導体素子2 の特性インピーダンスの大きさに
対応して適宜決定され、両者のインピーダンスが常に整
合するようになっている。
ド端子4cの半導体素子2 側から見たインピーダンスの大
きさ及び半導体素子2 の特性インピーダンスの大きさに
対応して適宜決定され、両者のインピーダンスが常に整
合するようになっている。
【００２６】また前記接地用メタライズ層3aに接続され
る接地リード端子4a、電源用メタライズ層6aに接続され
る電源リード端子4b及び抵抗体7 に接続される信号リー
ド端子4cは各々、コバール金属( 鉄ーニッケルーコバル
ト合金) や42アロイ( 鉄ーニッケル合金) 等の金属材料
から成り、該接地リード端子4a、電源リード端子4b及び
信号リード端子4cは各々、半導体素子2 の接地電極、電
源電極及び信号電極を外部電気回路に接続する作用を為
す。
る接地リード端子4a、電源用メタライズ層6aに接続され
る電源リード端子4b及び抵抗体7 に接続される信号リー
ド端子4cは各々、コバール金属( 鉄ーニッケルーコバル
ト合金) や42アロイ( 鉄ーニッケル合金) 等の金属材料
から成り、該接地リード端子4a、電源リード端子4b及び
信号リード端子4cは各々、半導体素子2 の接地電極、電
源電極及び信号電極を外部電気回路に接続する作用を為
す。
【００２７】前記接地リード端子4a、電源リード端子4b
及び信号リード端子4cは例えば、コバール金属等のイン
ゴット( 塊) に圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を施すことによって所定の板状に形成さ
れる。
及び信号リード端子4cは例えば、コバール金属等のイン
ゴット( 塊) に圧延加工法や打ち抜き加工法等、従来周
知の金属加工法を施すことによって所定の板状に形成さ
れる。
【００２８】また前記接地リード端子4a、電源リード端
子4b及び信号リード端子4cはその表面にニッケル、金等
の耐蝕性に優れ、且つロウ材と濡れ性の良い金属をメッ
キ法により1.0 乃至20.0μm の厚みに層着させておく
と、各リード端子4a、4b、4cの酸化腐食を有効に防止す
ることができるとともに各リード端子4a、4b、4cと外部
電気回路との接続を強固となすことができる。従って、
前記接地リード端子4a、電源リード端子4b及び信号リー
ド端子4cはその表面にニッケル、金等の耐蝕性に優れ、
且つロウ材と濡れ性の良い金属をメッキ法により1.0 乃
至20.0μm の厚みに層着させておくことが好ましい。
子4b及び信号リード端子4cはその表面にニッケル、金等
の耐蝕性に優れ、且つロウ材と濡れ性の良い金属をメッ
キ法により1.0 乃至20.0μm の厚みに層着させておく
と、各リード端子4a、4b、4cの酸化腐食を有効に防止す
ることができるとともに各リード端子4a、4b、4cと外部
電気回路との接続を強固となすことができる。従って、
前記接地リード端子4a、電源リード端子4b及び信号リー
ド端子4cはその表面にニッケル、金等の耐蝕性に優れ、
且つロウ材と濡れ性の良い金属をメッキ法により1.0 乃
至20.0μm の厚みに層着させておくことが好ましい。
【００２９】更に前記基体1 、半導体素子2 、誘電体層
6 、抵抗体7 及び接地リード端子4a、電源リード端子4
b、信号リード端子4cの一部が樹脂被覆材8 によって覆
われ、半導体素子2 を気密に封止すことによって最終製
品としての半導体装置となる。
6 、抵抗体7 及び接地リード端子4a、電源リード端子4
b、信号リード端子4cの一部が樹脂被覆材8 によって覆
われ、半導体素子2 を気密に封止すことによって最終製
品としての半導体装置となる。
【００３０】前記樹脂被覆材8 はエポキシ等の樹脂から
成り、所定治具内に半導体素子2 が搭載固定された基体
1 や各リード端子4a、4b、4c等をセットし、しかる後、
前記治具内にエポキシ樹脂を充填させ、該充填した樹脂
を150 〜180 ℃の温度で熱硬化させることによって半導
体素子2 が搭載された基体1 等を被覆する。
成り、所定治具内に半導体素子2 が搭載固定された基体
1 や各リード端子4a、4b、4c等をセットし、しかる後、
前記治具内にエポキシ樹脂を充填させ、該充填した樹脂
を150 〜180 ℃の温度で熱硬化させることによって半導
体素子2 が搭載された基体1 等を被覆する。
【００３１】かくして本発明の半導体装置は各リード端
子を外部電気回路に接続させ、半導体素子の各電極( 接
地電極、電源電極、信号電極) を外部電気回路に電気的
に接続することによってコンピュータ等の情報処理装置
に実装されることとなる。
子を外部電気回路に接続させ、半導体素子の各電極( 接
地電極、電源電極、信号電極) を外部電気回路に電気的
に接続することによってコンピュータ等の情報処理装置
に実装されることとなる。
【００３２】尚、本発明の半導体素子収納用パッケージ
は上述の実施例に限定されるものではなく、本発明の要
旨を逸脱しない範囲であれば種々の変更は可能である。
は上述の実施例に限定されるものではなく、本発明の要
旨を逸脱しない範囲であれば種々の変更は可能である。
【００３３】
【発明の効果】本発明の半導体装置によれば、半導体素
子が搭載される基体を熱伝導率が50W/m ・K 以上の熱を
伝え易い窒化アルミニウム質焼結体で形成したことか
ら、半導体素子が作動時に多量の熱を発したとしてもそ
の熱は基体に良好に吸収拡散され、その結果、半導体素
子は常に低温となり、長期間にわたって正常、且つ安定
に作動させることが可能となる。
子が搭載される基体を熱伝導率が50W/m ・K 以上の熱を
伝え易い窒化アルミニウム質焼結体で形成したことか
ら、半導体素子が作動時に多量の熱を発したとしてもそ
の熱は基体に良好に吸収拡散され、その結果、半導体素
子は常に低温となり、長期間にわたって正常、且つ安定
に作動させることが可能となる。
【００３４】また本発明の半導体装置によれば、半導体
素子の電源電極及び接地電極が接続される電源リード端
子と接地リード端子との間に誘電体層を介在させ、半導
体素子の電源電極と接地電極との間に3 nF以上の大きな
静電容量が接続されていることから半導体素子への供給
電源電圧の変動に伴ってノイズが発生したとしても該ノ
イズは前記大きな静電容量によって有効に吸収され、そ
の結果、半導体素子にノイズが入り込むのが皆無となっ
て半導体素子を長期間にわたり正常、且つ安定に作動さ
せることもできる。
素子の電源電極及び接地電極が接続される電源リード端
子と接地リード端子との間に誘電体層を介在させ、半導
体素子の電源電極と接地電極との間に3 nF以上の大きな
静電容量が接続されていることから半導体素子への供給
電源電圧の変動に伴ってノイズが発生したとしても該ノ
イズは前記大きな静電容量によって有効に吸収され、そ
の結果、半導体素子にノイズが入り込むのが皆無となっ
て半導体素子を長期間にわたり正常、且つ安定に作動さ
せることもできる。
【００３５】更に本発明の半導体装置によれば、接地リ
ード端子と信号リード端子との間に抵抗体を接続させた
ことから半導体素子の特性インピーダンスと半導体素子
から見た外部リード端子のインピーダンスが正確に整合
し、その結果、信号リード端子を介して半導体素子に出
し入れされる電気信号にノイズや減衰等を発生するのが
有効に防止される。
ード端子と信号リード端子との間に抵抗体を接続させた
ことから半導体素子の特性インピーダンスと半導体素子
から見た外部リード端子のインピーダンスが正確に整合
し、その結果、信号リード端子を介して半導体素子に出
し入れされる電気信号にノイズや減衰等を発生するのが
有効に防止される。
【図１】本発明の半導体装置の一実施例を示す断面図で
ある。
ある。
【図２】図 1に示す半導体装置の基体の平面図である。
【図３】従来の半導体装置の断面図である。
１・・・・基体 ２・・・・半導体素子 ４ａ・・・接地リード端子 ４ｂ・・・電源リード端子 ４ｃ・・・信号リード端子 ６・・・・誘電体層 ７・・・・抵抗体 ８・・・・樹脂被覆材
Claims (1)
- 【請求項１】窒化アルミニウム質焼結体から成る基体
と、前記基体上に搭載固定される半導体素子と、前記半
導体素子の電源電極、接地電極、信号電極が接続される
電源リード端子、接地リード端子及び信号リード端子
と、前記基体、半導体素子及び各リード端子の一部を被
覆する樹脂被覆材とから成る半導体装置であって、前記
電源リード端子と接地リード端子の間に誘電体層が介在
されているとともに、接地リード端子と信号リード端子
との間に抵抗体が接続されていることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6810193A JP2997379B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6810193A JP2997379B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283656A true JPH06283656A (ja) | 1994-10-07 |
| JP2997379B2 JP2997379B2 (ja) | 2000-01-11 |
Family
ID=13364019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6810193A Expired - Fee Related JP2997379B2 (ja) | 1993-03-26 | 1993-03-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2997379B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19931694A1 (de) * | 1999-07-08 | 2001-01-18 | Curamik Electronics Gmbh | Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen, elektrischer Schaltkreis oder elektrisches Modul, hergestellt nach dem Verfahren sowie Lead-Frame zur Verwendung bei diesem Verfahren |
| US6541306B2 (en) * | 1997-09-10 | 2003-04-01 | Oki Electric Industry Co., Ltd. | Resin-sealed semiconductor device and method of manufacturing the device |
-
1993
- 1993-03-26 JP JP6810193A patent/JP2997379B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6541306B2 (en) * | 1997-09-10 | 2003-04-01 | Oki Electric Industry Co., Ltd. | Resin-sealed semiconductor device and method of manufacturing the device |
| DE19931694A1 (de) * | 1999-07-08 | 2001-01-18 | Curamik Electronics Gmbh | Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen, elektrischer Schaltkreis oder elektrisches Modul, hergestellt nach dem Verfahren sowie Lead-Frame zur Verwendung bei diesem Verfahren |
| DE19931694B4 (de) * | 1999-07-08 | 2006-05-24 | Curamik Electronics Gmbh | Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen sowie elektrischer Schaltkreis oder elektrisches Modul hergestellt nach diesem Verfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2997379B2 (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576577A (en) | Multi-layer lead-frame for a semiconductor device | |
| JP2997379B2 (ja) | 半導体装置 | |
| JP2688718B2 (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2851732B2 (ja) | 電子部品収納用パッケージ | |
| JP2738622B2 (ja) | 半導体素子収納用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JP2750241B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08288420A (ja) | 半導体素子収納用パッケージ | |
| JPH07245233A (ja) | 薄膜コンデンサ | |
| JPH0810952Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2849875B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1127078A (ja) | チップ型圧電振動部品 | |
| JP2838590B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06236938A (ja) | 半導体素子収納用パッケージ | |
| JP2808043B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0888449A (ja) | セラミック配線基板 | |
| JPH08236651A (ja) | 半導体素子収納用パッケージ | |
| JP2823720B2 (ja) | セラミック配線基板 | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |