JPH07245233A - 薄膜コンデンサ - Google Patents
薄膜コンデンサInfo
- Publication number
- JPH07245233A JPH07245233A JP3361394A JP3361394A JPH07245233A JP H07245233 A JPH07245233 A JP H07245233A JP 3361394 A JP3361394 A JP 3361394A JP 3361394 A JP3361394 A JP 3361394A JP H07245233 A JPH07245233 A JP H07245233A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- electrode
- film capacitor
- capacitor
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 より小型であって、しかも回路基板上の実装
スペースを減じることができる構造を有する薄膜コンデ
ンサを提供する。 【構成】 絶縁基板１の両主面に第１、第２の容量電極
２、２´が形成され、該第１、第２の容量電極２、２´
は貫通孔７を介して互いに電気的に接続され、前記絶縁
基板１の一方の主面に形成された前記第１の容量電極２
の上に誘電体薄膜３が形成され、該誘電体薄膜３の上に
前記第１の容量電極２とはギャップを置いて第３の容量
電極４が形成されている薄膜コンデンサ。
スペースを減じることができる構造を有する薄膜コンデ
ンサを提供する。 【構成】 絶縁基板１の両主面に第１、第２の容量電極
２、２´が形成され、該第１、第２の容量電極２、２´
は貫通孔７を介して互いに電気的に接続され、前記絶縁
基板１の一方の主面に形成された前記第１の容量電極２
の上に誘電体薄膜３が形成され、該誘電体薄膜３の上に
前記第１の容量電極２とはギャップを置いて第３の容量
電極４が形成されている薄膜コンデンサ。
Description
【０００１】
【産業上の利用分野】本発明は各種電子機器に用いるチ
ップタイプの薄膜コンデンサに関する。
ップタイプの薄膜コンデンサに関する。
【０００２】
【従来の技術】近年、電子機器の急速な小型化、高性能
化にともない電子部品の小型化、高密度実装化の要請が
強まってきている。例えば、コンデンサの小型化には、
誘電体の誘電率を大きくしたり誘電体の厚みを薄くする
方法が行なわれ、また、コンデンサの高密度実装化に
は、チップ化して直接回路基板に実装する方法がとられ
てきた。
化にともない電子部品の小型化、高密度実装化の要請が
強まってきている。例えば、コンデンサの小型化には、
誘電体の誘電率を大きくしたり誘電体の厚みを薄くする
方法が行なわれ、また、コンデンサの高密度実装化に
は、チップ化して直接回路基板に実装する方法がとられ
てきた。
【０００３】従来のコンデンサのうち、積層セラミック
コンデンサはこれらの要求に最も応えるものである。即
ち、セラミック誘電体を薄くしてさらに積み重ねること
によって小型化するとともに、回路基板へのはんだ付け
実装に適した外層電極を端部に形成することによってチ
ップ化に対応している。
コンデンサはこれらの要求に最も応えるものである。即
ち、セラミック誘電体を薄くしてさらに積み重ねること
によって小型化するとともに、回路基板へのはんだ付け
実装に適した外層電極を端部に形成することによってチ
ップ化に対応している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
積層セラミックコンデンサにおいて、その誘電体厚み
は、その製造過程において生シートを積み重ねるときの
取扱い易さや精度を確保するためには５μｍ程度が限界
で、それ以上に薄くすることは非常に困難であった。し
たがって、コンデンサの小型化に限界を有していた。
積層セラミックコンデンサにおいて、その誘電体厚み
は、その製造過程において生シートを積み重ねるときの
取扱い易さや精度を確保するためには５μｍ程度が限界
で、それ以上に薄くすることは非常に困難であった。し
たがって、コンデンサの小型化に限界を有していた。
【０００５】また、積層セラミックコンデンサは、その
端部の外層電極を回路基板のランド部にはんだ付けして
実装する。したがって、回路基板にはんだ付けランドの
スペースが必要となり、回路基板の小型化に限界があっ
た。
端部の外層電極を回路基板のランド部にはんだ付けして
実装する。したがって、回路基板にはんだ付けランドの
スペースが必要となり、回路基板の小型化に限界があっ
た。
【０００６】そこで、本発明の目的は、より小型であっ
て、しかも回路基板上の実装スペースを減じることがで
きる構造を有する薄膜コンデンサを提供することにあ
る。
て、しかも回路基板上の実装スペースを減じることがで
きる構造を有する薄膜コンデンサを提供することにあ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の薄膜コンデンサは、絶縁基板の両主面に第
１、第２の容量電極が形成され、該第１、第２の容量電
極は貫通孔を介して互いに電気的に接続され、前記絶縁
基板の一方の主面に形成された前記第１の容量電極の上
に誘電体薄膜が形成され、該誘電体薄膜の上に前記第１
の容量電極とはギャップを置いて第３の容量電極が形成
されていることを特徴とする。
め、本発明の薄膜コンデンサは、絶縁基板の両主面に第
１、第２の容量電極が形成され、該第１、第２の容量電
極は貫通孔を介して互いに電気的に接続され、前記絶縁
基板の一方の主面に形成された前記第１の容量電極の上
に誘電体薄膜が形成され、該誘電体薄膜の上に前記第１
の容量電極とはギャップを置いて第３の容量電極が形成
されていることを特徴とする。
【０００８】また、第２の容量電極と第３の容量電極の
上には、外層電極が形成されていることを特徴とする。
上には、外層電極が形成されていることを特徴とする。
【０００９】そして、絶縁基板としてはガラス基板また
はセラミック基板、誘電体薄膜としてはセラミック誘電
体、容量電極としてはＡｇ、Ｐｄ、Ｃｕ、Ｎｉ、Ａｌ、
ＡｕおよびＰｔより選ばれた１種類以上、外層電極とし
てはＡｕ、Ｐｔ、ＰｄおよびＡｕより選ばれた１種類以
上が好ましい。
はセラミック基板、誘電体薄膜としてはセラミック誘電
体、容量電極としてはＡｇ、Ｐｄ、Ｃｕ、Ｎｉ、Ａｌ、
ＡｕおよびＰｔより選ばれた１種類以上、外層電極とし
てはＡｕ、Ｐｔ、ＰｄおよびＡｕより選ばれた１種類以
上が好ましい。
【００１０】また、セラミック誘電体としては、チタン
酸バリウム、チタン酸ストロンチウム、チタン酸ジルコ
ン酸鉛およびニオブ酸マグネシウム酸鉛より選ばれた１
種類を主成分とすることが好ましい。
酸バリウム、チタン酸ストロンチウム、チタン酸ジルコ
ン酸鉛およびニオブ酸マグネシウム酸鉛より選ばれた１
種類を主成分とすることが好ましい。
【００１１】
【作用】本発明の薄膜コンデンサは、誘電体として厚み
が１μｍ以下の薄膜のセラミック誘電体を用いる。した
がって、小型のコンデンサを得ることができる。
が１μｍ以下の薄膜のセラミック誘電体を用いる。した
がって、小型のコンデンサを得ることができる。
【００１２】また、本発明の薄膜コンデンサは、上下の
主面に外部接続用の電極を有する構造としているため、
一方の外部接続用の電極をはんだ付し、他方の外部接続
用の電極をワイヤーボンディングして回路基板に実装で
きる。
主面に外部接続用の電極を有する構造としているため、
一方の外部接続用の電極をはんだ付し、他方の外部接続
用の電極をワイヤーボンディングして回路基板に実装で
きる。
【００１３】
【実施例】以下、本発明の薄膜コンデンサの実施例を図
面に基づいて説明する。図１は、第１の実施例を示す薄
膜コンデンサ１１の斜視図、図２は図１のＸ−Ｘ線に沿
う断面図である。図１において、１は結晶化ガラスから
なる絶縁基板、３は誘電体薄膜、５は一方の外層電極で
ある。また、図２において、２、２´は絶縁基板１の両
主面に形成され貫通孔７を介して互いに電気的に接続さ
れている第１、第２の容量電極、４は第３の容量電極、
６は他方の外層電極である。
面に基づいて説明する。図１は、第１の実施例を示す薄
膜コンデンサ１１の斜視図、図２は図１のＸ−Ｘ線に沿
う断面図である。図１において、１は結晶化ガラスから
なる絶縁基板、３は誘電体薄膜、５は一方の外層電極で
ある。また、図２において、２、２´は絶縁基板１の両
主面に形成され貫通孔７を介して互いに電気的に接続さ
れている第１、第２の容量電極、４は第３の容量電極、
６は他方の外層電極である。
【００１４】次に、本発明の薄膜コンデンサの製造方法
を図２に基づき説明する。まず、１ｍｍ角、厚み２００
μｍの結晶化ガラスからなる絶縁基板１に化学エッチン
グ法により直径３００μｍの貫通孔７を形成した。次
に、その絶縁基板１の両主面に、ペースト印刷法によ
り、導電成分としてＡｇを８０重量％とＰｄを２０重量
％含有する導電ペーストを印刷した後、８００℃で焼付
けて、両主面に７５０μｍ角の正方形で、かつ導電ペー
スト印刷時に貫通孔７の中に充填された導電ペーストで
互いに電気的に接続された第１、第２の容量電極２、２
´を形成した。
を図２に基づき説明する。まず、１ｍｍ角、厚み２００
μｍの結晶化ガラスからなる絶縁基板１に化学エッチン
グ法により直径３００μｍの貫通孔７を形成した。次
に、その絶縁基板１の両主面に、ペースト印刷法によ
り、導電成分としてＡｇを８０重量％とＰｄを２０重量
％含有する導電ペーストを印刷した後、８００℃で焼付
けて、両主面に７５０μｍ角の正方形で、かつ導電ペー
スト印刷時に貫通孔７の中に充填された導電ペーストで
互いに電気的に接続された第１、第２の容量電極２、２
´を形成した。
【００１５】次に、絶縁基板１の一方の主面に形成され
た第１の容量電極２の上全面に、ＣＶＤ法により、チタ
ン酸ストロンチウムの誘電体薄膜３を約０．７ミクロン
の厚みで形成した。その後、この誘電体薄膜３の上にＣ
ｕを真空蒸着して、７００μｍ角の正方形の第３の容量
電極４を形成した。
た第１の容量電極２の上全面に、ＣＶＤ法により、チタ
ン酸ストロンチウムの誘電体薄膜３を約０．７ミクロン
の厚みで形成した。その後、この誘電体薄膜３の上にＣ
ｕを真空蒸着して、７００μｍ角の正方形の第３の容量
電極４を形成した。
【００１６】最後にＡｕの電解めっきにより、第３の容
量電極４の上に外層電極５を、第２の容量電極２´の上
に外層電極６を形成し、図２に示す薄膜コンデンサ１１
を得た。
量電極４の上に外層電極５を、第２の容量電極２´の上
に外層電極６を形成し、図２に示す薄膜コンデンサ１１
を得た。
【００１７】図３に、このようにして得られた薄膜コン
デンサの実装例を示す。本発明の薄膜コンデンサ１１の
他方の外層電極６を回路基板１２にはんだ付けし、一方
の外層電極５と回路基板１２上の電極（図示せず）とを
ワイヤーボンディングにより金線１３で接続した。
デンサの実装例を示す。本発明の薄膜コンデンサ１１の
他方の外層電極６を回路基板１２にはんだ付けし、一方
の外層電極５と回路基板１２上の電極（図示せず）とを
ワイヤーボンディングにより金線１３で接続した。
【００１８】上記実装方法を採用したことにより、回路
基板上にコンデンサを実装し配線するときのはんだ付け
ランドの占有スペースは不要となり、コンデンサの小型
化と相まって回路基板上の実装スペースを小さくするこ
とができた。
基板上にコンデンサを実装し配線するときのはんだ付け
ランドの占有スペースは不要となり、コンデンサの小型
化と相まって回路基板上の実装スペースを小さくするこ
とができた。
【００１９】なお、本発明の薄膜コンデンサの製造方法
は、上記実施例に限定されるものではない。即ち、第
１、第２の容量電極の形成方法としては、ペースト印刷
法以外に、貫通孔の直径を約１００μｍ程度にしたうえ
でメッキ法で形成することもできる。また、第３の容量
電極の形成方法としては、真空蒸着法以外に、ペースト
印刷法で形成することもできる。
は、上記実施例に限定されるものではない。即ち、第
１、第２の容量電極の形成方法としては、ペースト印刷
法以外に、貫通孔の直径を約１００μｍ程度にしたうえ
でメッキ法で形成することもできる。また、第３の容量
電極の形成方法としては、真空蒸着法以外に、ペースト
印刷法で形成することもできる。
【００２０】また、上記実施例において、絶縁基板とし
てガラス基板を用いているが、これに限定されることな
く、セラミック基板を同様に用いることができる。
てガラス基板を用いているが、これに限定されることな
く、セラミック基板を同様に用いることができる。
【００２１】さらに、上記実施例において、容量電極と
してＡｇ−Ｐｄ合金とＣｕを、外層電極としてＡｕを用
いているが、これに限定されるものではない。例えば、
容量電極としては、Ａｇ−Ｐｄ合金やＣｕ以外にコンデ
ンサの電極として公知のＮｉ、Ａｌ、Ａｕ、Ｐｔ等を単
独あるいは組み合わせて、あるいはＡｇ（下層）−Ｎｉ
（上層）、Ｃｕ（下層）−Ｎｉ（上層）等に多層化した
ものを適宜用いることができる。また、外層電極として
もＡｕ以外にワイヤーボンディング性の良いＰｔ、Ｐ
ｄ、Ａｇ等を単独あるいは組み合わせて用いることがで
きる。
してＡｇ−Ｐｄ合金とＣｕを、外層電極としてＡｕを用
いているが、これに限定されるものではない。例えば、
容量電極としては、Ａｇ−Ｐｄ合金やＣｕ以外にコンデ
ンサの電極として公知のＮｉ、Ａｌ、Ａｕ、Ｐｔ等を単
独あるいは組み合わせて、あるいはＡｇ（下層）−Ｎｉ
（上層）、Ｃｕ（下層）−Ｎｉ（上層）等に多層化した
ものを適宜用いることができる。また、外層電極として
もＡｕ以外にワイヤーボンディング性の良いＰｔ、Ｐ
ｄ、Ａｇ等を単独あるいは組み合わせて用いることがで
きる。
【００２２】また、上記実施例において、誘電体薄膜と
してチタン酸ストロンチウムを用いているが、これに限
定されることはなく、例えばチタン酸バリウム、チタン
酸ストロンチウム、チタン酸ジルコン酸鉛、ニオブ酸マ
グネシウム酸鉛等を主成分とする種々の高誘電率系ある
いは温度補償用のセラミック誘電体を用いることができ
る。なかでも、ＣＶＤ法により形成した、チタン酸スト
ロンチウムあるいはニオブ酸マグネシウム酸鉛を主成分
とする薄膜は、セラミック誘電体として最適である。
してチタン酸ストロンチウムを用いているが、これに限
定されることはなく、例えばチタン酸バリウム、チタン
酸ストロンチウム、チタン酸ジルコン酸鉛、ニオブ酸マ
グネシウム酸鉛等を主成分とする種々の高誘電率系ある
いは温度補償用のセラミック誘電体を用いることができ
る。なかでも、ＣＶＤ法により形成した、チタン酸スト
ロンチウムあるいはニオブ酸マグネシウム酸鉛を主成分
とする薄膜は、セラミック誘電体として最適である。
【００２３】そして、はんだ耐熱性に優れた材質を用い
てはんだ付けに耐える厚みに第１、第２の容量電極を形
成し、ボンディング性に優れた材質を用いて第３の容量
電極を形成することにより、容量電極上への外層電極の
形成を省略することもできる。
てはんだ付けに耐える厚みに第１、第２の容量電極を形
成し、ボンディング性に優れた材質を用いて第３の容量
電極を形成することにより、容量電極上への外層電極の
形成を省略することもできる。
【００２４】また、コンデンサの形状は、電極形状を含
めて本実施例に限られるものではない。以下に他の実施
例を示す。図４は第２の実施例を示し、絶縁基板１に２
つの貫通孔７ａ、７ｂを形成し、第１の容量電極２の上
に形成された誘電体薄膜３の上に、２つに分割して第３
の容量電極４ａ、４ｂを形成し、その上に外層電極５
ａ、５ｂを２つに分割して形成することにより、同一コ
ンデンサの中で２種類の異なる容量成分が得られるよう
にしたものである。その他の部分は、第１の実施例であ
る図１および図２と同一であるので、同一番号を付して
説明は省略する。
めて本実施例に限られるものではない。以下に他の実施
例を示す。図４は第２の実施例を示し、絶縁基板１に２
つの貫通孔７ａ、７ｂを形成し、第１の容量電極２の上
に形成された誘電体薄膜３の上に、２つに分割して第３
の容量電極４ａ、４ｂを形成し、その上に外層電極５
ａ、５ｂを２つに分割して形成することにより、同一コ
ンデンサの中で２種類の異なる容量成分が得られるよう
にしたものである。その他の部分は、第１の実施例であ
る図１および図２と同一であるので、同一番号を付して
説明は省略する。
【００２５】なお、図３に示す実装例においては、本発
明の薄膜コンデンサを回路基板上に直接実装する場合を
示したが、これ以外にＬＳＩ等の半導体素子上に本発明
の薄膜コンデンサを取り付け半導体素子と電気的に接続
することもできる。この場合は、回路基板上にコンデン
サの実装に必要な特別の実装スペースやはんだ付けスペ
ースを必要とせず、回路基板をさらに小型にすることが
できる。
明の薄膜コンデンサを回路基板上に直接実装する場合を
示したが、これ以外にＬＳＩ等の半導体素子上に本発明
の薄膜コンデンサを取り付け半導体素子と電気的に接続
することもできる。この場合は、回路基板上にコンデン
サの実装に必要な特別の実装スペースやはんだ付けスペ
ースを必要とせず、回路基板をさらに小型にすることが
できる。
【００２６】
【発明の効果】以上の説明で明らかなように、本発明の
薄膜コンデンサは、従来の積層セラミックコンデンサよ
り誘電体厚みが１桁程度も薄い。したがって、小型のコ
ンデンサを得ることができる。
薄膜コンデンサは、従来の積層セラミックコンデンサよ
り誘電体厚みが１桁程度も薄い。したがって、小型のコ
ンデンサを得ることができる。
【００２７】また、本発明の薄膜コンデンサは、上下の
主面に外部接続用の電極を有する構造としているため、
一方の外部接続用の電極をはんだ付し、他方の外部接続
用の電極をワイヤーボンディングして回路基板に実装で
きる。したがって、回路基板上にコンデンサを実装し配
線するときのはんだ付けランドの占有スペースは不要と
なり、回路基板上の実装スペースを小さくすることがで
きる。
主面に外部接続用の電極を有する構造としているため、
一方の外部接続用の電極をはんだ付し、他方の外部接続
用の電極をワイヤーボンディングして回路基板に実装で
きる。したがって、回路基板上にコンデンサを実装し配
線するときのはんだ付けランドの占有スペースは不要と
なり、回路基板上の実装スペースを小さくすることがで
きる。
【図１】本発明の薄膜コンデンサの第１の実施例を示す
斜視図である。
斜視図である。
【図２】図１のＸ−Ｘ線に沿う断面図である。
【図３】本発明の薄膜コンデンサを実装した状態を示す
断面図である。
断面図である。
【図４】本発明の薄膜コンデンサの第２の実施例を示す
断面図である。
断面図である。
１ 絶縁基板 ２、２´、４ 容量電極 ３ 誘電体薄膜 ５、６ 外層電極 ７ 貫通孔 １１ 薄膜コンデンサ
Claims (8)
- 【請求項１】 絶縁基板の両主面に第１、第２の容量電
極が形成され、該第１、第２の容量電極は貫通孔を介し
て互いに電気的に接続され、前記絶縁基板の一方の主面
に形成された前記第１の容量電極の上に誘電体薄膜が形
成され、該誘電体薄膜の上に前記第１の容量電極とはギ
ャップを置いて第３の容量電極が形成されていることを
特徴とする薄膜コンデンサ。 - 【請求項２】 第２の容量電極と第３の容量電極の上に
は、外層電極が形成されていることを特徴とする請求項
１記載の薄膜コンデンサ。 - 【請求項３】 絶縁基板は、ガラス基板およびセラミッ
ク基板より選ばれた１種類からなることを特徴とする請
求項１または請求項２記載の薄膜コンデンサ。 - 【請求項４】 誘電体薄膜は、セラミック誘電体からな
ることを特徴とする請求項１または請求項２記載の薄膜
コンデンサ。 - 【請求項５】 セラミック誘電体は、チタン酸バリウ
ム、チタン酸ストロンチウム、チタン酸ジルコン酸鉛お
よびニオブ酸マグネシウム酸鉛より選ばれた１種類を主
成分とすることを特徴とする請求項４記載の薄膜コンデ
ンサ。 - 【請求項６】 容量電極は、Ａｇ、Ｐｄ、Ｃｕ、Ｎｉ、
Ａｌ、ＡｕおよびＰｔより選ばれた１種類以上からなる
ことを特徴とする請求項１または請求項２記載の薄膜コ
ンデンサ。 - 【請求項７】 外層電極は、Ａｕ、Ｐｔ、ＰｄおよびＡ
ｇより選ばれた１種類以上からなることを特徴とする請
求項２記載の薄膜コンデンサ。 - 【請求項８】 絶縁基板は結晶化ガラスからなり、誘電
体薄膜は主成分がチタン酸ストロンチウムあるいはニオ
ブ酸マグネシウム酸鉛からなり、第１、第２の容量電極
はＡｇ−Ｐｄ合金からなり、第３の容量電極はＣｕから
なり、外層電極はＡｕからなることを特徴とする請求項
２記載の薄膜コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03361394A JP3246166B2 (ja) | 1994-03-03 | 1994-03-03 | 薄膜コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03361394A JP3246166B2 (ja) | 1994-03-03 | 1994-03-03 | 薄膜コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245233A true JPH07245233A (ja) | 1995-09-19 |
| JP3246166B2 JP3246166B2 (ja) | 2002-01-15 |
Family
ID=12391315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03361394A Expired - Lifetime JP3246166B2 (ja) | 1994-03-03 | 1994-03-03 | 薄膜コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246166B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266432A (ja) * | 2006-03-29 | 2007-10-11 | Tdk Corp | 誘電体素子およびその製造方法 |
| EP1895588A3 (en) * | 2006-08-07 | 2008-05-07 | Shinko Electric Industries Co., Ltd. | Capacitor built-in interposer and method of manufacturing the same and electronic component device |
| EP1887622A3 (en) * | 2006-08-10 | 2008-05-07 | Shinko Electric Industries Co., Ltd. | Capacitor built-in substrate and method of manufacturing the same and electronic component device |
| WO2015022784A1 (ja) * | 2013-08-13 | 2015-02-19 | 株式会社村田製作所 | 電子部品およびその製造方法 |
-
1994
- 1994-03-03 JP JP03361394A patent/JP3246166B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266432A (ja) * | 2006-03-29 | 2007-10-11 | Tdk Corp | 誘電体素子およびその製造方法 |
| JP4635936B2 (ja) * | 2006-03-29 | 2011-02-23 | Ｔｄｋ株式会社 | 誘電体素子およびその製造方法 |
| EP1895588A3 (en) * | 2006-08-07 | 2008-05-07 | Shinko Electric Industries Co., Ltd. | Capacitor built-in interposer and method of manufacturing the same and electronic component device |
| US7755910B2 (en) | 2006-08-07 | 2010-07-13 | Shinko Electric Industries Co., Ltd. | Capacitor built-in interposer and method of manufacturing the same and electronic component device |
| EP1887622A3 (en) * | 2006-08-10 | 2008-05-07 | Shinko Electric Industries Co., Ltd. | Capacitor built-in substrate and method of manufacturing the same and electronic component device |
| US7936568B2 (en) | 2006-08-10 | 2011-05-03 | Shinko Electric Industries Co., Ltd. | Capacitor built-in substrate and method of manufacturing the same and electronic component device |
| WO2015022784A1 (ja) * | 2013-08-13 | 2015-02-19 | 株式会社村田製作所 | 電子部品およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3246166B2 (ja) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573584B1 (en) | Thin film electronic device and circuit board mounting the same | |
| US5828093A (en) | Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted | |
| JPS63501993A (ja) | 電気的可変圧電ハイブリッドコンデンサ | |
| JPH07326536A (ja) | セラミックコンデンサ | |
| JP2002008942A (ja) | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール | |
| JP4499548B2 (ja) | キャパシタ部品 | |
| US11776746B2 (en) | Multilayer capacitor | |
| JPH07272975A (ja) | 複合コンデンサ | |
| JPH0897070A (ja) | セラミックコンデンサ | |
| JP2005243944A (ja) | セラミック電子部品 | |
| JP2001155962A (ja) | 貫通型コンデンサ | |
| JP2002246503A (ja) | 電子部品及びその製造方法 | |
| JP2021114584A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| US11657968B2 (en) | Multilayer capacitor and board having the same | |
| JPH08241830A (ja) | 薄膜コンデンサ | |
| JPH0817675A (ja) | チップ型積層セラミックコンデンサ | |
| JP2021034532A (ja) | 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法 | |
| JP2006005309A (ja) | キャパシタ装置 | |
| JPH08250659A (ja) | 薄膜キャパシタ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP4150552B2 (ja) | 複合キャパシタ | |
| JP2006066443A (ja) | 表面実装型多連コンデンサ | |
| JP3645808B2 (ja) | 薄膜電子部品およびその製法並びに基板 | |
| JP2001345232A (ja) | 薄膜電子部品および基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081102 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20131102 |
|
| EXPY | Cancellation because of completion of term |