JP2750241B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2750241B2 JP2750241B2 JP22127292A JP22127292A JP2750241B2 JP 2750241 B2 JP2750241 B2 JP 2750241B2 JP 22127292 A JP22127292 A JP 22127292A JP 22127292 A JP22127292 A JP 22127292A JP 2750241 B2 JP2750241 B2 JP 2750241B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring layer
- metallized wiring
- insulating base
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路素子）等
の半導体素子を収容するための半導体素子収納用パッケ
ージは図2 に示すように、酸化アルミニウム質焼結体か
ら成り、その上面略中央部に半導体素子23を収容するた
めの凹部21a 及び該凹部21a 周辺より上面にかけて導出
されたタングステン、モリブデン、マンガン等の高融点
金属粉末から成るメタライズ配線層22を有する絶縁基体
21と、半導体素子23を外部電気回路に電気的に接続する
ために前記メタライズ配線層22に銀ロウ等のロウ材を介
し取着された外部リード端子24と蓋体25とから構成され
ており、絶縁基体21の凹部21a 底面に半導体素子23を取
着固定するとともに該半導体素子23の各電極をボンディ
ングワイヤ26を介してメタライズ配線層22に接続し、し
かる後、絶縁基体21上面に蓋体25を封止材を介して接合
させ、絶縁基体21と蓋体25とから成る容器内部に半導体
素子23を気密に封止することによって最終製品としての
半導体装置となる。
の半導体素子を収容するための半導体素子収納用パッケ
ージは図2 に示すように、酸化アルミニウム質焼結体か
ら成り、その上面略中央部に半導体素子23を収容するた
めの凹部21a 及び該凹部21a 周辺より上面にかけて導出
されたタングステン、モリブデン、マンガン等の高融点
金属粉末から成るメタライズ配線層22を有する絶縁基体
21と、半導体素子23を外部電気回路に電気的に接続する
ために前記メタライズ配線層22に銀ロウ等のロウ材を介
し取着された外部リード端子24と蓋体25とから構成され
ており、絶縁基体21の凹部21a 底面に半導体素子23を取
着固定するとともに該半導体素子23の各電極をボンディ
ングワイヤ26を介してメタライズ配線層22に接続し、し
かる後、絶縁基体21上面に蓋体25を封止材を介して接合
させ、絶縁基体21と蓋体25とから成る容器内部に半導体
素子23を気密に封止することによって最終製品としての
半導体装置となる。
【０００３】しかしながら、この従来の半導体素子収納
用パッケージは絶縁基体21が酸化アルミニウム質焼結体
から成り、該酸化アルミニウム質焼結体はその熱伝導率
が約20W/m ・K と低いため内部に収容する半導体素子23
が作動時に多量の熱を発生するとその熱は絶縁基体21を
介して大気中に良好に放出されず半導体素子23内に蓄積
されてしまい、その結果、半導体素子23は該素子自身の
発生する熱によって高温となり、半導体素子23に熱破壊
を起こさせたり、特性に熱変化を与え、誤動作を生じさ
せたりするという欠点を招来した。
用パッケージは絶縁基体21が酸化アルミニウム質焼結体
から成り、該酸化アルミニウム質焼結体はその熱伝導率
が約20W/m ・K と低いため内部に収容する半導体素子23
が作動時に多量の熱を発生するとその熱は絶縁基体21を
介して大気中に良好に放出されず半導体素子23内に蓄積
されてしまい、その結果、半導体素子23は該素子自身の
発生する熱によって高温となり、半導体素子23に熱破壊
を起こさせたり、特性に熱変化を与え、誤動作を生じさ
せたりするという欠点を招来した。
【０００４】また近時、半導体素子23は高密度化、高集
積化が急激に進み、電極の数が大幅に増大してきてお
り、該半導体素子23の各電極に接続される外部リード端
子24の数も急激に増大し、各外部リード端子24はその線
幅が極めて細く、インダクタンスが20nH程度の高いもの
となってきている。そのためこの外部リード端子24を介
して半導体素子23に作動のための電力及び電気信号を供
給した場合、外部リード端子24のインダクタンスが高い
ことに起因して半導体素子23への供給電源電圧に変動が
生じると大きなノイズが発生し、これが電気信号ととも
に半導体素子23に供給されて半導体素子23に誤動作を起
こさせるという重大な欠点も有していた。
積化が急激に進み、電極の数が大幅に増大してきてお
り、該半導体素子23の各電極に接続される外部リード端
子24の数も急激に増大し、各外部リード端子24はその線
幅が極めて細く、インダクタンスが20nH程度の高いもの
となってきている。そのためこの外部リード端子24を介
して半導体素子23に作動のための電力及び電気信号を供
給した場合、外部リード端子24のインダクタンスが高い
ことに起因して半導体素子23への供給電源電圧に変動が
生じると大きなノイズが発生し、これが電気信号ととも
に半導体素子23に供給されて半導体素子23に誤動作を起
こさせるという重大な欠点も有していた。
【０００５】そこで上記各欠点を解消するために絶縁基
体21を熱伝導率が80W/m ・K 以上の極めて熱を伝えやす
い窒化アルミニウム質焼結体で形成し、且つ絶縁基体21
内に半導体素子23の電源電極及び接地電極が接続される
電源用メタライズ配線層と接地用メタライズ配線層とを
間に所定間隔をあけて対向配設させ、絶縁基体21を誘電
体として電源用メタライズ配線層と接地用メタライズ配
線層の間にノイズを有効に吸収する容量素子を形成する
ことが考えられる。
体21を熱伝導率が80W/m ・K 以上の極めて熱を伝えやす
い窒化アルミニウム質焼結体で形成し、且つ絶縁基体21
内に半導体素子23の電源電極及び接地電極が接続される
電源用メタライズ配線層と接地用メタライズ配線層とを
間に所定間隔をあけて対向配設させ、絶縁基体21を誘電
体として電源用メタライズ配線層と接地用メタライズ配
線層の間にノイズを有効に吸収する容量素子を形成する
ことが考えられる。
【０００６】
【発明が解決しようとする課題】しかしながら、絶縁基
体21を窒化アルミニウム質焼結体で形成した場合、該窒
化アルミニウム質焼結体はその熱伝導率が高いため半導
体素子23の発する熱を大気中に良好に放出して半導体素
子23を常に低温に維持することができるものの誘電率が
約8.8 と低いため電源用メタライズ配線層と接地用メタ
ライズ配線層との間に形成される静電容量は0.2nF/cm2
〜0.25nF/cm 2 程度と低い値になり、その結果、前記静
電容量で半導体素子23への供給電源電圧の変動より生じ
るノイズを完全に吸収することができず、いまだ半導体
素子23に誤動作を起こさせるという欠点を有していた。
体21を窒化アルミニウム質焼結体で形成した場合、該窒
化アルミニウム質焼結体はその熱伝導率が高いため半導
体素子23の発する熱を大気中に良好に放出して半導体素
子23を常に低温に維持することができるものの誘電率が
約8.8 と低いため電源用メタライズ配線層と接地用メタ
ライズ配線層との間に形成される静電容量は0.2nF/cm2
〜0.25nF/cm 2 程度と低い値になり、その結果、前記静
電容量で半導体素子23への供給電源電圧の変動より生じ
るノイズを完全に吸収することができず、いまだ半導体
素子23に誤動作を起こさせるという欠点を有していた。
【０００７】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は半導体素子の発する熱を大気中に良好
に放出させるとともに半導体素子への供給電源電圧の変
動に伴って発生するノイズを有効に吸収除去し、半導体
素子を長期間にわたり正常、且つ安定に作動させること
ができる半導体素子収納用パッケージを提供することに
ある。
ので、その目的は半導体素子の発する熱を大気中に良好
に放出させるとともに半導体素子への供給電源電圧の変
動に伴って発生するノイズを有効に吸収除去し、半導体
素子を長期間にわたり正常、且つ安定に作動させること
ができる半導体素子収納用パッケージを提供することに
ある。
【０００８】
【課題を解決するための手段】本発明は半導体素子の各
電極が接続される複数個のメタライズ配線層を有する絶
縁基体と蓋体とから成り、内部に半導体素子を収容する
ための空所を有する半導体素子収納用パッケージであっ
て、前記絶縁基体を窒化アルミニウム質焼結体で形成
し、且つ絶縁基体内に半導体素子の電源電極及び接地電
極が接続される接地用メタライズ配線層と電源用メタラ
イズ配線層とを間に間隔をあけて対向配設させるととも
に両メタライズ配線層間の絶縁基体にモリブデン、タン
グステン、レニウムのうち少なくとも１種を1.5 乃至1
5.0容量％含有させたことを特徴とするものである。
電極が接続される複数個のメタライズ配線層を有する絶
縁基体と蓋体とから成り、内部に半導体素子を収容する
ための空所を有する半導体素子収納用パッケージであっ
て、前記絶縁基体を窒化アルミニウム質焼結体で形成
し、且つ絶縁基体内に半導体素子の電源電極及び接地電
極が接続される接地用メタライズ配線層と電源用メタラ
イズ配線層とを間に間隔をあけて対向配設させるととも
に両メタライズ配線層間の絶縁基体にモリブデン、タン
グステン、レニウムのうち少なくとも１種を1.5 乃至1
5.0容量％含有させたことを特徴とするものである。
【０００９】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は絶縁基体、2 は蓋体である。この絶縁
基体1 と蓋体2 とで半導体素子4 を収容するための容器
3 が構成される。
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は絶縁基体、2 は蓋体である。この絶縁
基体1 と蓋体2 とで半導体素子4 を収容するための容器
3 が構成される。
【００１０】前記絶縁基体1 はその上面中央部に半導体
素子4 を収容する空所を形成するための凹部1aが設けて
あり、該凹部1a底面には半導体素子4 がガラス、樹脂、
ロウ材等の接着剤を介して取着固定される。
素子4 を収容する空所を形成するための凹部1aが設けて
あり、該凹部1a底面には半導体素子4 がガラス、樹脂、
ロウ材等の接着剤を介して取着固定される。
【００１１】前記絶縁基体1 は窒化アルミニウム質焼結
体から成り、該窒化アルミニウム質焼結体はその熱伝導
率が80W/m ・K 以上と高く、熱を伝導し易いため絶縁基
体1の凹部1a底面に半導体素子4 を取着し、作動させた
場合、絶縁基体1 は半導体素子4 が発生する熱を直接伝
導吸収するとともに該吸収した熱を大気中に良好に放出
することが可能となり、これによって半導体素子4 は常
に低温として熱破壊したり、特性に熱変化を生じ、誤動
作したりすることはなくなる。
体から成り、該窒化アルミニウム質焼結体はその熱伝導
率が80W/m ・K 以上と高く、熱を伝導し易いため絶縁基
体1の凹部1a底面に半導体素子4 を取着し、作動させた
場合、絶縁基体1 は半導体素子4 が発生する熱を直接伝
導吸収するとともに該吸収した熱を大気中に良好に放出
することが可能となり、これによって半導体素子4 は常
に低温として熱破壊したり、特性に熱変化を生じ、誤動
作したりすることはなくなる。
【００１２】尚、前記窒化アルミニウム質焼結体から成
る絶縁基体1 は例えば、主原料である窒化アルミニウム
粉末に焼結助剤としての酸化イットリウム、カルシア等
の粉末及び適当な有機溶剤、溶媒を添加混合して泥漿物
を作るとともに該泥漿物をドクターブレード法を採用す
ることによってグリーンシート( 生シート) と成し、し
かる後、前記グリーンシートに適当な打ち抜き加工を施
すとともにこれを複数枚積層し、約1800℃の高温で焼成
することによって製作される。
る絶縁基体1 は例えば、主原料である窒化アルミニウム
粉末に焼結助剤としての酸化イットリウム、カルシア等
の粉末及び適当な有機溶剤、溶媒を添加混合して泥漿物
を作るとともに該泥漿物をドクターブレード法を採用す
ることによってグリーンシート( 生シート) と成し、し
かる後、前記グリーンシートに適当な打ち抜き加工を施
すとともにこれを複数枚積層し、約1800℃の高温で焼成
することによって製作される。
【００１３】また前記絶縁基体1 には凹部1a周辺から上
面にかけて複数個のメタライズ配線層5 ( 電源用メタラ
イズ配線層5a、接地用メタライズ配線層5b、入出力用メ
タライズ配線層5cから成る) が被着形成されており、該
メタライズ配線層5 の凹部1a周辺部には半導体素子4 の
各電極( 電源電極、接地電極、信号電極) がボンディン
グワイヤ6 を介し電気的に接続され、また絶縁基体1 の
上面に導出された部位には外部電気回路と接続される外
部リード端子7 が銀ロウ等のロウ材を介して取着されて
いる。
面にかけて複数個のメタライズ配線層5 ( 電源用メタラ
イズ配線層5a、接地用メタライズ配線層5b、入出力用メ
タライズ配線層5cから成る) が被着形成されており、該
メタライズ配線層5 の凹部1a周辺部には半導体素子4 の
各電極( 電源電極、接地電極、信号電極) がボンディン
グワイヤ6 を介し電気的に接続され、また絶縁基体1 の
上面に導出された部位には外部電気回路と接続される外
部リード端子7 が銀ロウ等のロウ材を介して取着されて
いる。
【００１４】前記メタライズ配線層5 は半導体素子4 の
各電極を外部電気回路に接続する際の導電路として作用
を為し、タングステン、モリブデン、マンガン等の高融
点金属粉末により形成されている。
各電極を外部電気回路に接続する際の導電路として作用
を為し、タングステン、モリブデン、マンガン等の高融
点金属粉末により形成されている。
【００１５】前記メタライズ配線層5 はタングステン、
モリブデン、マンガン等の高融点金属粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを従来周知
のスクリーン印刷法等の厚膜手法を採用し、絶縁基体1
となるグリーンシートに予め印刷塗布しておくことによ
って絶縁基体1 の凹部1a周辺から上面にかけて被着形成
される。
モリブデン、マンガン等の高融点金属粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを従来周知
のスクリーン印刷法等の厚膜手法を採用し、絶縁基体1
となるグリーンシートに予め印刷塗布しておくことによ
って絶縁基体1 の凹部1a周辺から上面にかけて被着形成
される。
【００１６】尚、前記メタライズ配線層5 はその表面に
ニッケル、金等の良導電性で、且つ耐蝕性及びロウ材と
の濡れ性が良好な金属をメッキ法により1.0 乃至20.0μ
m の厚みに層着させておくと、メタライズ配線層5 の酸
化腐食を有効に防止することができるとともにメタライ
ズ配線層5 とボンディングワイヤ6 との接続及びメタラ
イズ配線層5 と外部リード端子7 とのロウ付けを極めて
強固となすことができる。従って、前記メタライズ配線
層5 の酸化腐食を防止し、メタライズ配線層5とボンデ
ィングワイヤ6 との接続及びメタライズ配線層5 と外部
リード端子7 とのロウ付けを強固となすにはメタライズ
配線層5 の表面にニッケル、金等を1.0乃至20.0μm の
厚みに層着させておくことが好ましい。
ニッケル、金等の良導電性で、且つ耐蝕性及びロウ材と
の濡れ性が良好な金属をメッキ法により1.0 乃至20.0μ
m の厚みに層着させておくと、メタライズ配線層5 の酸
化腐食を有効に防止することができるとともにメタライ
ズ配線層5 とボンディングワイヤ6 との接続及びメタラ
イズ配線層5 と外部リード端子7 とのロウ付けを極めて
強固となすことができる。従って、前記メタライズ配線
層5 の酸化腐食を防止し、メタライズ配線層5とボンデ
ィングワイヤ6 との接続及びメタライズ配線層5 と外部
リード端子7 とのロウ付けを強固となすにはメタライズ
配線層5 の表面にニッケル、金等を1.0乃至20.0μm の
厚みに層着させておくことが好ましい。
【００１７】また前記メタライズ配線層5 はそのうちの
半導体素子4 の電源電極及び接地電極が接続される電源
用メタライズ配線層5a及び接地用メタライズ配線層5bが
絶縁基体1 の内部で間に所定間隔をあけて対向配設され
ており、該両メタライズ配線層5a、5b間には間に挟まれ
る絶縁基体1 を誘電体とした所定の静電容量が形成され
るようになっている。このメタライズ配線層5a、5b間に
形成される静電容量は半導体素子4 への供給電源電圧の
変動に伴って発生するノイズを吸収する作用を為す。
半導体素子4 の電源電極及び接地電極が接続される電源
用メタライズ配線層5a及び接地用メタライズ配線層5bが
絶縁基体1 の内部で間に所定間隔をあけて対向配設され
ており、該両メタライズ配線層5a、5b間には間に挟まれ
る絶縁基体1 を誘電体とした所定の静電容量が形成され
るようになっている。このメタライズ配線層5a、5b間に
形成される静電容量は半導体素子4 への供給電源電圧の
変動に伴って発生するノイズを吸収する作用を為す。
【００１８】更に前記電源用メタライズ配線層5aと接地
用メタライズ配線層5bとの間にある絶縁基体1 はその内
部にモリブデン、タングステン、レニウムのうち少なく
とも１種が1.5 乃至15.0容量％含有されており、該モリ
ブデン、タングステン、レニウムの含有によってメタラ
イズ配線層5a、5b間に位置する絶縁基体1 の誘電率が15
〜20程度に上げら、両メタライズ配線層5a、5b間に形成
される静電容量を0.35nF/ cm2 〜0.58nF/ cm2 程度の大
きな値となるようになっている。この場合、電源用メタ
ライズ配線層5aと接地用メタライズ配線層5bとの間に形
成される静電容量は0.35nF/ cm2 〜0.58nF/ cm2 程度と
大きいことから該静電容量によって半導体素子4 への供
給電源電圧の変動に伴って発生するノイズを効果的に吸
収することができ、該ノイズが電気信号とともに半導体
素子4 に印加され、半導体素子4に誤動作を起こさせる
ことは皆無となる。
用メタライズ配線層5bとの間にある絶縁基体1 はその内
部にモリブデン、タングステン、レニウムのうち少なく
とも１種が1.5 乃至15.0容量％含有されており、該モリ
ブデン、タングステン、レニウムの含有によってメタラ
イズ配線層5a、5b間に位置する絶縁基体1 の誘電率が15
〜20程度に上げら、両メタライズ配線層5a、5b間に形成
される静電容量を0.35nF/ cm2 〜0.58nF/ cm2 程度の大
きな値となるようになっている。この場合、電源用メタ
ライズ配線層5aと接地用メタライズ配線層5bとの間に形
成される静電容量は0.35nF/ cm2 〜0.58nF/ cm2 程度と
大きいことから該静電容量によって半導体素子4 への供
給電源電圧の変動に伴って発生するノイズを効果的に吸
収することができ、該ノイズが電気信号とともに半導体
素子4 に印加され、半導体素子4に誤動作を起こさせる
ことは皆無となる。
【００１９】尚、前記電源用メタライズ配線層5aと接地
用メタライズ配線層5bとの間に位置する絶縁基体1 に含
有されるモリブデン、タングステン、レニウム等はその
含有量が1.5 容量％未満であると電源用メタライズ配線
層5aと接地用メタライズ配線層5bとの間に形成される静
電容量の値が小さく、半導体素子4 への供給電源電圧の
変動に伴って発生するノイズを効果的に吸収することが
できなくなり、また15容量％を越えると電源用メタライ
ズ配線層5aと接地用メタライズ配線層5bとの間の電気的
絶縁が不十分となり電気的短絡を発生する危険性があ
る。従って、電源用メタライズ配線層5aと接地用メタラ
イズ配線層5bとの間に位置する絶縁基体1に含有される
モリブデン、タングステン、レニウム等はその含有量が
1.5 乃至15.0容量％の範囲に特定される。
用メタライズ配線層5bとの間に位置する絶縁基体1 に含
有されるモリブデン、タングステン、レニウム等はその
含有量が1.5 容量％未満であると電源用メタライズ配線
層5aと接地用メタライズ配線層5bとの間に形成される静
電容量の値が小さく、半導体素子4 への供給電源電圧の
変動に伴って発生するノイズを効果的に吸収することが
できなくなり、また15容量％を越えると電源用メタライ
ズ配線層5aと接地用メタライズ配線層5bとの間の電気的
絶縁が不十分となり電気的短絡を発生する危険性があ
る。従って、電源用メタライズ配線層5aと接地用メタラ
イズ配線層5bとの間に位置する絶縁基体1に含有される
モリブデン、タングステン、レニウム等はその含有量が
1.5 乃至15.0容量％の範囲に特定される。
【００２０】また一方、前記メタライズ配線層5 にロウ
付けされる外部リード端子7 は内部に収容する半導体素
子4 を外部電気回路に接続する作用を為し、外部リード
端子7 を外部電気回路に接続することによって内部に収
容される半導体素子4 はメタライズ配層5 及び外部リー
ド端子7 を介し外部電気回路に電気的に接続されること
となる。
付けされる外部リード端子7 は内部に収容する半導体素
子4 を外部電気回路に接続する作用を為し、外部リード
端子7 を外部電気回路に接続することによって内部に収
容される半導体素子4 はメタライズ配層5 及び外部リー
ド端子7 を介し外部電気回路に電気的に接続されること
となる。
【００２１】前記外部リード端子7 はコバール金属や42
アロイ等の金属から成り、コバール金属等のインゴット
( 塊) を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
アロイ等の金属から成り、コバール金属等のインゴット
( 塊) を圧延加工法や打ち抜き加工法等、従来周知の金
属加工法を採用することによって所定の板状に形成され
る。
【００２２】また前記外部リード端子7 はその表面にニ
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により1.0 乃至20.0μm の厚みに層着さ
せておくと外部リード端子7 の酸化腐食を有効に防止す
るとともに外部リード端子7と外部電気回路との電気的
接続を良好となすことができる。そのため外部リード端
子7 はその表面にニッケル、金等をメッキ法により1.0
乃至20.0μm の厚みに層着させておくことが好ましい。
ッケル、金等から成る良導電性で、且つ耐蝕性に優れた
金属をメッキ法により1.0 乃至20.0μm の厚みに層着さ
せておくと外部リード端子7 の酸化腐食を有効に防止す
るとともに外部リード端子7と外部電気回路との電気的
接続を良好となすことができる。そのため外部リード端
子7 はその表面にニッケル、金等をメッキ法により1.0
乃至20.0μm の厚みに層着させておくことが好ましい。
【００２３】かくして本発明の半導体素子収納用パッケ
ージによれば絶縁基体1 の凹部1a底面に半導体素子4 を
ガラス、樹脂、ロウ材等の接着剤を介して取着固定する
とともに半導体素子4 の各電極をメタライズ配線層5 に
ボンディングワイヤ6 を介して電気的に接続し、しかる
後、絶縁基体1 の上面に蓋体2 をガラス、樹脂、ロウ材
等の封止材を介して接合させ、絶縁基体1 と蓋体2 とか
ら成る容器3 内部に半導体素子4 を気密に封止すること
によって最終製品としての半導体装置が完成する。
ージによれば絶縁基体1 の凹部1a底面に半導体素子4 を
ガラス、樹脂、ロウ材等の接着剤を介して取着固定する
とともに半導体素子4 の各電極をメタライズ配線層5 に
ボンディングワイヤ6 を介して電気的に接続し、しかる
後、絶縁基体1 の上面に蓋体2 をガラス、樹脂、ロウ材
等の封止材を介して接合させ、絶縁基体1 と蓋体2 とか
ら成る容器3 内部に半導体素子4 を気密に封止すること
によって最終製品としての半導体装置が完成する。
【００２４】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２５】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体を熱伝導率が高い窒化アルミニウム質
焼結体で形成したことから絶縁基体の凹部底面に半導体
素子を取着し、作動させた場合、絶縁基体は半導体素子
が発生する熱を直接伝導吸収するとともに該吸収した熱
を大気中に良好に放出し、その結果、半導体素子は常に
低温となって熱破壊したり、特性に熱変化を生じ、誤動
作したりすることはなくなる。
よれば、絶縁基体を熱伝導率が高い窒化アルミニウム質
焼結体で形成したことから絶縁基体の凹部底面に半導体
素子を取着し、作動させた場合、絶縁基体は半導体素子
が発生する熱を直接伝導吸収するとともに該吸収した熱
を大気中に良好に放出し、その結果、半導体素子は常に
低温となって熱破壊したり、特性に熱変化を生じ、誤動
作したりすることはなくなる。
【００２６】また本発明によれば、絶縁基体内に半導体
素子の電源電極及び接地電極が接続される接地用メタラ
イズ配線層と電源用メタライズ配線層とを間に間隔をあ
けて対向配設させるとともに両メタライズ配線層間の絶
縁基体にモリブデン、タングステン、レニウムのうち少
なくとも１種を1.5 乃至15.0容量％含有させたことから
電源用メタライズ配線層と接地用メタライズ配線層との
間に大きな静電容量を形成させることができ、該静電容
量によって半導体素子への供給電源電圧の変動に伴って
発生するノイズを効果的に吸収除去し、ノイズが電気信
号とともに半導体素子に印加され、半導体素子に誤動作
を起こさせることを皆無となすことができる。
素子の電源電極及び接地電極が接続される接地用メタラ
イズ配線層と電源用メタライズ配線層とを間に間隔をあ
けて対向配設させるとともに両メタライズ配線層間の絶
縁基体にモリブデン、タングステン、レニウムのうち少
なくとも１種を1.5 乃至15.0容量％含有させたことから
電源用メタライズ配線層と接地用メタライズ配線層との
間に大きな静電容量を形成させることができ、該静電容
量によって半導体素子への供給電源電圧の変動に伴って
発生するノイズを効果的に吸収除去し、ノイズが電気信
号とともに半導体素子に印加され、半導体素子に誤動作
を起こさせることを皆無となすことができる。
【００２７】よって本発明の半導体素子収納用パッケー
ジによれば、内部に半導体素子を収容して半導体装置と
なした場合、内部に収容する半導体素子は該半導体素子
の発する熱の影響及び供給電源電圧の変動に伴って発生
するノイズの影響を殆ど受けることがなくなり、半導体
素子を長期間にわたり正常、且つ安定に作動させること
が可能となる。
ジによれば、内部に半導体素子を収容して半導体装置と
なした場合、内部に収容する半導体素子は該半導体素子
の発する熱の影響及び供給電源電圧の変動に伴って発生
するノイズの影響を殆ど受けることがなくなり、半導体
素子を長期間にわたり正常、且つ安定に作動させること
が可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
１・・・・絶縁基体 ２・・・・蓋体 ４・・・・半導体素子 ５・・・・メタライズ配線層 ５ａ・・・電源用メタライズ配線層 ５ｂ・・・接地用メタライズ配線層 ５ｃ・・・入出力用メタライズ配線層 ７・・・・外部リード端子
Claims (1)
- 【請求項１】半導体素子の各電極が接続される複数個の
メタライズ配線層を有する絶縁基体と蓋体とから成り、
内部に半導体素子を収容するための空所を有する半導体
素子収納用パッケージであって、前記絶縁基体を窒化ア
ルミニウム質焼結体で形成し、且つ絶縁基体内に半導体
素子の電源電極及び接地電極が接続される接地用メタラ
イズ配線層と電源用メタライズ配線層とを間に間隔をあ
けて対向配設させるとともに両メタライズ配線層間の絶
縁基体にモリブデン、タングステン、レニウムのうち少
なくとも１種を1.5 乃至15.0容量％含有させたことを特
徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22127292A JP2750241B2 (ja) | 1992-08-20 | 1992-08-20 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22127292A JP2750241B2 (ja) | 1992-08-20 | 1992-08-20 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669376A JPH0669376A (ja) | 1994-03-11 |
| JP2750241B2 true JP2750241B2 (ja) | 1998-05-13 |
Family
ID=16764179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22127292A Expired - Lifetime JP2750241B2 (ja) | 1992-08-20 | 1992-08-20 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2750241B2 (ja) |
-
1992
- 1992-08-20 JP JP22127292A patent/JP2750241B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669376A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2750241B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP2962951B2 (ja) | 半導体素子収納用パッケージ | |
| JP4279970B2 (ja) | 電子部品収納用容器 | |
| JPH08288420A (ja) | 半導体素子収納用パッケージ | |
| JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP3462072B2 (ja) | 電子部品収納用容器 | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP2958201B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735750B2 (ja) | メタライズ金属層を有する窒化アルミニウム質焼結体 | |
| JP3495247B2 (ja) | 電子部品収納用容器 | |
| JP2000183560A (ja) | 電子部品収納用容器 | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735749B2 (ja) | メタライズ金属層を有する窒化アルミニウム質焼結体 | |
| JP2577088Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2724075B2 (ja) | 窒化アルミニウム質焼結体への金属層の被着方法 | |
| JP2735754B2 (ja) | メタライズ金属層を有する窒化アルミニウム質焼結体 | |
| JPH11126846A (ja) | 電子部品収納用容器 | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JPH11238820A (ja) | 電子部品収納用パッケージ | |
| JPH11274346A (ja) | 電子部品収納用容器 | |
| JPH0677348A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100220 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120220 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120220 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 15 |