JP2958211B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2958211B2 JP2958211B2 JP11988393A JP11988393A JP2958211B2 JP 2958211 B2 JP2958211 B2 JP 2958211B2 JP 11988393 A JP11988393 A JP 11988393A JP 11988393 A JP11988393 A JP 11988393A JP 2958211 B2 JP2958211 B2 JP 2958211B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- external lead
- metallized
- insulating base
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を収容する
ための半導体素子収納用パッケージに関するものであ
る。
ための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来技術】従来、半導体素子を収容する半導体素子収
納用パッケージは図３及び図４に示すように、アルミナ
セラミックス等の電気絶縁材料から成り、その上面略中
央部に半導体素子を収容するための凹部１１ａを有し、
且つ前記凹部１１ａから上面外周部にかけて導出する複
数のメタライズ配線層１２と、上面外周部で前記メタラ
イズ配線層１２の各々に電気的に接続された複数のメタ
ライズパッド１３を有する四角形状の絶縁基体１１と、
一端が前記メタライズパッド１３に銀ろう等のろう材を
介して取着され、他端が絶縁基体１１の外部に向け所定
間隔で延出する多数の外部リード端子１４と、蓋体１５
とから構成され、絶縁基体１１の凹部１１ａ底面に半導
体素子１６を樹脂、ガラス、半田等の接着剤を介して取
着固定するとともに半導体素子１６の各電極（電源電
極、信号電極）をボンディングワイヤ１７を介してメタ
ライズ配線層１２に接続し、しかる後、前記絶縁基体１
１の上面に蓋体１５をガラス、樹脂、半田等の封止材を
介して接合し、絶縁基体１１と蓋体１５とから成る絶縁
容器の内部に半導体素子１６を気密に封止することによ
って最終製品としての半導体装置となる。
納用パッケージは図３及び図４に示すように、アルミナ
セラミックス等の電気絶縁材料から成り、その上面略中
央部に半導体素子を収容するための凹部１１ａを有し、
且つ前記凹部１１ａから上面外周部にかけて導出する複
数のメタライズ配線層１２と、上面外周部で前記メタラ
イズ配線層１２の各々に電気的に接続された複数のメタ
ライズパッド１３を有する四角形状の絶縁基体１１と、
一端が前記メタライズパッド１３に銀ろう等のろう材を
介して取着され、他端が絶縁基体１１の外部に向け所定
間隔で延出する多数の外部リード端子１４と、蓋体１５
とから構成され、絶縁基体１１の凹部１１ａ底面に半導
体素子１６を樹脂、ガラス、半田等の接着剤を介して取
着固定するとともに半導体素子１６の各電極（電源電
極、信号電極）をボンディングワイヤ１７を介してメタ
ライズ配線層１２に接続し、しかる後、前記絶縁基体１
１の上面に蓋体１５をガラス、樹脂、半田等の封止材を
介して接合し、絶縁基体１１と蓋体１５とから成る絶縁
容器の内部に半導体素子１６を気密に封止することによ
って最終製品としての半導体装置となる。
【０００３】
【発明が解決しようとする課題】しかしながら近時、半
導体素子は高密度化、高集積化が急激に進みその電極数
が大幅に増大してきており、これに伴い半導体素子の各
電極に接続される外部リード端子の数も急激に増大し、
各外部リード端子はその線幅が極めて細く、インダクタ
ンスも約２０ｎＨ程度と高いものとなってきている。こ
のため外部リード端子を介して半導体素子の電源電極に
駆動のための電力を供給した場合、外部リード端子のイ
ンダクタンスが高いことに起因して半導体素子への供給
電源電圧に変動が生じ、これが大きなノイズとして信号
に入り込み、半導体素子に誤動作を発生させてしまうと
いう欠点を有していた。
導体素子は高密度化、高集積化が急激に進みその電極数
が大幅に増大してきており、これに伴い半導体素子の各
電極に接続される外部リード端子の数も急激に増大し、
各外部リード端子はその線幅が極めて細く、インダクタ
ンスも約２０ｎＨ程度と高いものとなってきている。こ
のため外部リード端子を介して半導体素子の電源電極に
駆動のための電力を供給した場合、外部リード端子のイ
ンダクタンスが高いことに起因して半導体素子への供給
電源電圧に変動が生じ、これが大きなノイズとして信号
に入り込み、半導体素子に誤動作を発生させてしまうと
いう欠点を有していた。
【０００４】尚、ここでいう半導体素子の電源電極とは
グランド電位の電極を含むものである。
グランド電位の電極を含むものである。
【０００５】また、同時に半導体装置はその小型化の要
求が強く、このため半導体素子収納用パッケージに使用
される絶縁基体の形状も小型とすることが望まれてい
る。
求が強く、このため半導体素子収納用パッケージに使用
される絶縁基体の形状も小型とすることが望まれてい
る。
【０００６】しかしながら、従来の半導体素子収納用パ
ッケージでは絶縁基体の上面外周部に外部リード端子を
接合させるためのメタライズパッドを所定間隔で形成す
るための領域が必要であり、この分絶縁基体が大きくな
っており絶縁基体の大きさを小さくすることが困難であ
った。
ッケージでは絶縁基体の上面外周部に外部リード端子を
接合させるためのメタライズパッドを所定間隔で形成す
るための領域が必要であり、この分絶縁基体が大きくな
っており絶縁基体の大きさを小さくすることが困難であ
った。
【０００７】
【目的】本発明は、上記欠点に鑑み案出されたもので、
その目的は電源電圧の変動に伴う大きなノイズの発生を
有効に防止して内部に収容する半導体素子を正常、且つ
安定に作動させることができるとともに絶縁基体の大き
さを小さいものとなすことができる半導体素子収納用パ
ッケージを提供することにある。
その目的は電源電圧の変動に伴う大きなノイズの発生を
有効に防止して内部に収容する半導体素子を正常、且つ
安定に作動させることができるとともに絶縁基体の大き
さを小さいものとなすことができる半導体素子収納用パ
ッケージを提供することにある。
【０００８】
【課題を解決するための手段】本発明は、主面外周部に
多数のメタライズパッドが所定間隔で被着形成された四
角形状の絶縁基体と、前記絶縁基体のメタライズパッド
にロウ材を介して接合され、半導体素子の電源電極、信
号電極に各々電気的に接続される多数の外部リード端子
とを有する半導体素子収納用パッケージであって、前記
メタライズパッドのうち絶縁基体の角部を隔てて隣接す
る２つは電気的に接触しており、且つ半導体素子の電源
電極のうち同電位の電源電極に電気的に接続される外部
リード端子が各々接合されていることを特徴とするもの
である。
多数のメタライズパッドが所定間隔で被着形成された四
角形状の絶縁基体と、前記絶縁基体のメタライズパッド
にロウ材を介して接合され、半導体素子の電源電極、信
号電極に各々電気的に接続される多数の外部リード端子
とを有する半導体素子収納用パッケージであって、前記
メタライズパッドのうち絶縁基体の角部を隔てて隣接す
る２つは電気的に接触しており、且つ半導体素子の電源
電極のうち同電位の電源電極に電気的に接続される外部
リード端子が各々接合されていることを特徴とするもの
である。
【０００９】
【作用】２本の外部リード端子を合わせたインダクタン
スは低いものとなり、これを半導体素子の同電位の電源
電極に接続させたので外部リード端子の高インダクタン
スに起因する電源電圧の変動を小さいものとすることが
できる。
スは低いものとなり、これを半導体素子の同電位の電源
電極に接続させたので外部リード端子の高インダクタン
スに起因する電源電圧の変動を小さいものとすることが
できる。
【００１０】また、絶縁基体の角部を隔てたメタライズ
パッドを接触させることによりメタライズパッドを形成
する領域の一部を重複させることができ、その分絶縁基
体の大きさを小さいものとなすことができる。
パッドを接触させることによりメタライズパッドを形成
する領域の一部を重複させることができ、その分絶縁基
体の大きさを小さいものとなすことができる。
【００１１】
【実施例】次に本発明を添付の図面に基づき詳細に説明
する。図１は本発明の半導体素子収納用パッケージの一
実施例を示す断面図であり、図２は図１に示した半導体
素子収納用パッケージの上面図である。
する。図１は本発明の半導体素子収納用パッケージの一
実施例を示す断面図であり、図２は図１に示した半導体
素子収納用パッケージの上面図である。
【００１２】図１、図２において１は絶縁基体、２は蓋
体であり、前記絶縁基体１と蓋体２とで半導体素子３を
収容する絶縁容器４が構成される。
体であり、前記絶縁基体１と蓋体２とで半導体素子３を
収容する絶縁容器４が構成される。
【００１３】前記絶縁基体１はアルミナセラミックス等
の電気絶縁材料から成る略矩形状の平板であり、その上
面中央部には半導体素子３を収容する空所を形成するた
めの凹部１ａが形成されており、該凹部１ａの底面には
半導体素子３が樹脂、ガラス、半田等の接着材を介して
取着固定される。
の電気絶縁材料から成る略矩形状の平板であり、その上
面中央部には半導体素子３を収容する空所を形成するた
めの凹部１ａが形成されており、該凹部１ａの底面には
半導体素子３が樹脂、ガラス、半田等の接着材を介して
取着固定される。
【００１４】前記絶縁基体１は例えばアルミナセラミッ
クスから成る場合、アルミナ、シリカ、カルシア、マグ
ネシア等の原料粉末に適当なバインダー、溶剤を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用してシート状と
なすことにより複数のセラミックグリーンシート（セラ
ミック生シート）を得、しかる後、前記セラミックシー
トに各々適当な打ち抜き加工を施すとともにこれを上下
に複数枚積層してセラミックグリーンシート積層体を
得、最後に前記セラミックグリーンシート積層体を還元
雰囲気中約１６００℃の温度で焼成することによって製
作される。
クスから成る場合、アルミナ、シリカ、カルシア、マグ
ネシア等の原料粉末に適当なバインダー、溶剤を添加混
合して泥漿状となすとともにこれを従来周知のドクター
ブレード法やカレンダーロール法を採用してシート状と
なすことにより複数のセラミックグリーンシート（セラ
ミック生シート）を得、しかる後、前記セラミックシー
トに各々適当な打ち抜き加工を施すとともにこれを上下
に複数枚積層してセラミックグリーンシート積層体を
得、最後に前記セラミックグリーンシート積層体を還元
雰囲気中約１６００℃の温度で焼成することによって製
作される。
【００１５】また前記絶縁基体１はその凹部１ａ周辺か
ら絶縁基体１内部に伸び上面外周部に導出する複数のメ
タライズ配線層５が被着形成されており、前記メタライ
ズ配線層５の凹部１ａ周辺部には半導体素子３の各電極
（電源電極、信号電極）がボンディングワイヤー６を介
して接続され、またメタライズ配線層５の絶縁基体１上
面外周部に導出した部位は外部リード端子７がろう付け
されるメタライズパッド８が接続されている。
ら絶縁基体１内部に伸び上面外周部に導出する複数のメ
タライズ配線層５が被着形成されており、前記メタライ
ズ配線層５の凹部１ａ周辺部には半導体素子３の各電極
（電源電極、信号電極）がボンディングワイヤー６を介
して接続され、またメタライズ配線層５の絶縁基体１上
面外周部に導出した部位は外部リード端子７がろう付け
されるメタライズパッド８が接続されている。
【００１６】前記メタライズ配線層５はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、タ
ングステン等の高融点金属粉末に適当なバインダー、溶
剤を添加混合して得た金属ペーストを絶縁基体１となる
セラミックグリーンシートに従来周知のスクリーン印刷
法等の厚膜手法を採用して予め印刷塗布しておくことに
よって絶縁基体１の凹部１ａ周辺から上面外周部に導出
するように被着形成される。
モリブデン、マンガン等の高融点金属粉末から成り、タ
ングステン等の高融点金属粉末に適当なバインダー、溶
剤を添加混合して得た金属ペーストを絶縁基体１となる
セラミックグリーンシートに従来周知のスクリーン印刷
法等の厚膜手法を採用して予め印刷塗布しておくことに
よって絶縁基体１の凹部１ａ周辺から上面外周部に導出
するように被着形成される。
【００１７】尚、前記メタライズ配線層５はその露出す
る表面にニッケル、金等の耐食性に優れ、且つ良導電性
の金属をメッキ法により１．０乃至２０．０μｍの厚み
に層着させておくと、メタライズ配線層５の酸化腐食を
有効に防止できるとともにメタライズ配線層５とボンデ
ィングワイヤー６との接続を強固となすことができる。
従って、前記メタライズ配線層５の酸化腐食を有効に防
止するとともにメタライズ配線層５とボンディングワイ
ヤー６との接続を強固となすためにはメタライズ配線層
５の露出する表面にニッケル、金等の耐食性に優れ、且
つ良導電性の金属をメッキ法により１．０乃至２０．０
μｍの厚みに層着させておくことが好ましい。
る表面にニッケル、金等の耐食性に優れ、且つ良導電性
の金属をメッキ法により１．０乃至２０．０μｍの厚み
に層着させておくと、メタライズ配線層５の酸化腐食を
有効に防止できるとともにメタライズ配線層５とボンデ
ィングワイヤー６との接続を強固となすことができる。
従って、前記メタライズ配線層５の酸化腐食を有効に防
止するとともにメタライズ配線層５とボンディングワイ
ヤー６との接続を強固となすためにはメタライズ配線層
５の露出する表面にニッケル、金等の耐食性に優れ、且
つ良導電性の金属をメッキ法により１．０乃至２０．０
μｍの厚みに層着させておくことが好ましい。
【００１８】また、前記絶縁基体１の上面外周部には前
記メタライズ配線層５と電気的に接続された所定長さ、
所定幅のメタライズパッド８が所定間隔で被着形成され
ており、該メタライズパッド８には外部リード端子７が
銀ろう等のロウ材を介して接合されている。
記メタライズ配線層５と電気的に接続された所定長さ、
所定幅のメタライズパッド８が所定間隔で被着形成され
ており、該メタライズパッド８には外部リード端子７が
銀ろう等のロウ材を介して接合されている。
【００１９】前記メタライズパッド８はメタライズ配線
層５と同様にタングステン、モリブデン、マンガン等の
高融点金属粉末から成り、タングステン等の高融点金属
粉末に適当なバインダー、溶剤を添加混合して得た金属
ペーストを絶縁基体１となるセラミックグリーンシート
に従来周知のスクリーン印刷法等の厚膜手法を採用して
予め印刷塗布しておくことによって絶縁基体１の上面外
周部に所定間隔で被着形成される。
層５と同様にタングステン、モリブデン、マンガン等の
高融点金属粉末から成り、タングステン等の高融点金属
粉末に適当なバインダー、溶剤を添加混合して得た金属
ペーストを絶縁基体１となるセラミックグリーンシート
に従来周知のスクリーン印刷法等の厚膜手法を採用して
予め印刷塗布しておくことによって絶縁基体１の上面外
周部に所定間隔で被着形成される。
【００２０】また前記メタライズパッド８のうち絶縁基
体１の角部を挟んで隣接する２つのメタライズパッド８
ａ、８ａは電気的に接触しており、これにより絶縁基体
１のメタライズパッド８を形成する領域の一部を角部に
おいて重複させることが可能となり、その分絶縁基体１
の大きさを小さいものとなすことができる。
体１の角部を挟んで隣接する２つのメタライズパッド８
ａ、８ａは電気的に接触しており、これにより絶縁基体
１のメタライズパッド８を形成する領域の一部を角部に
おいて重複させることが可能となり、その分絶縁基体１
の大きさを小さいものとなすことができる。
【００２１】尚、前記メタライズパッド８は、その露出
する表面にニッケル、金等の耐食性に優れ、且つ良導電
性の金属をメッキ法により１．０乃至２０．０μｍの厚
みに層着させておくと、メタライズパッド８の酸化腐食
を有効に防止できるとともにメタライズパッド８と外部
リード端子７との接合を強固となすことができる。従っ
て、前記メタライズパッド８の酸化腐食を有効に防止す
るとともにメタライズパッド８と外部リード端子７との
接続を強固となすためにはメタライズパッド８の露出す
る表面にニッケル、金等の耐食性に優れ、且つ良導電性
の金属をメッキ法により１．０乃至２０．０μｍの厚み
に層着させておくことが好ましい。
する表面にニッケル、金等の耐食性に優れ、且つ良導電
性の金属をメッキ法により１．０乃至２０．０μｍの厚
みに層着させておくと、メタライズパッド８の酸化腐食
を有効に防止できるとともにメタライズパッド８と外部
リード端子７との接合を強固となすことができる。従っ
て、前記メタライズパッド８の酸化腐食を有効に防止す
るとともにメタライズパッド８と外部リード端子７との
接続を強固となすためにはメタライズパッド８の露出す
る表面にニッケル、金等の耐食性に優れ、且つ良導電性
の金属をメッキ法により１．０乃至２０．０μｍの厚み
に層着させておくことが好ましい。
【００２２】更に前記メタライズパッド８には外部電気
回路と接続される外部リード端子７が銀ロウ等のロウ材
を介して接合されており、該外部リード端子７を外部電
気回路の配線導体に半田等の導電性接着材を介して電気
的に接合させることにより内部に収容する半導体素子の
各電極（電源電極、信号電極）が外部電気回路に電気的
に接続されることとなる。
回路と接続される外部リード端子７が銀ロウ等のロウ材
を介して接合されており、該外部リード端子７を外部電
気回路の配線導体に半田等の導電性接着材を介して電気
的に接合させることにより内部に収容する半導体素子の
各電極（電源電極、信号電極）が外部電気回路に電気的
に接続されることとなる。
【００２３】前記外部リード端子７は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等の金属から成り、例え
ば鉄ーニッケルーコバルト合金のインゴット（塊）に圧
延加工法や打ち抜き加工法等、従来周知の金属加工法を
施すことによって所定の板状に形成される。
バルト合金や鉄ーニッケル合金等の金属から成り、例え
ば鉄ーニッケルーコバルト合金のインゴット（塊）に圧
延加工法や打ち抜き加工法等、従来周知の金属加工法を
施すことによって所定の板状に形成される。
【００２４】また前記外部リード端子７はそのうち、絶
縁基体１の角部を隔てて隣接するメタライズパッド８
ａ、８ａに接合される外部リード端子７ａ、７ａが半導
体素子３の電源電極のうち同電位の電源電極に電気的に
接続されている。そのため半導体素子３の電源電極には
前記２本の外部リード端子７ａ、７ａを介して並列に電
力が供給されることとなり、該２本の外部リード端子７
ａ、７ａを合わせたインダクタンスは小さいものとなる
ので、外部リード端子７ａ、７ａの高インダクタンスに
起因する電源電圧の変動は小さなものとなり、その結
果、電源電圧の変動に伴う半導体素子３の誤動作を有効
に防止することができる。
縁基体１の角部を隔てて隣接するメタライズパッド８
ａ、８ａに接合される外部リード端子７ａ、７ａが半導
体素子３の電源電極のうち同電位の電源電極に電気的に
接続されている。そのため半導体素子３の電源電極には
前記２本の外部リード端子７ａ、７ａを介して並列に電
力が供給されることとなり、該２本の外部リード端子７
ａ、７ａを合わせたインダクタンスは小さいものとなる
ので、外部リード端子７ａ、７ａの高インダクタンスに
起因する電源電圧の変動は小さなものとなり、その結
果、電源電圧の変動に伴う半導体素子３の誤動作を有効
に防止することができる。
【００２５】尚、前記絶縁基体１の角部を隔てたメタラ
イズパッド８ａ、８ａに接合された外部リード端子７
ａ、７ａは図２に示すようにその先端部で互いに連続す
るように形成しておくと絶縁基体１の大きさを最小のも
のとなすことができる。従って、前記外部リード端子７
ａ、７ａはその先端部で互いに連続するように形成して
おくこととが好ましい。
イズパッド８ａ、８ａに接合された外部リード端子７
ａ、７ａは図２に示すようにその先端部で互いに連続す
るように形成しておくと絶縁基体１の大きさを最小のも
のとなすことができる。従って、前記外部リード端子７
ａ、７ａはその先端部で互いに連続するように形成して
おくこととが好ましい。
【００２６】また、前記外部リード端子７はその表面に
ニッケル、金等の耐食性に優れ、且つ良導電性の金属を
メッキ法により１．０乃至２０．０μｍの厚みに層着さ
せておくと外部リード端子７の酸化腐食を有効に防止す
ることができるとともに外部リード端子７と外部電気回
路の配線導体との接合が強固なものとなる。従って、外
部リード端子７の酸化腐食を有効に防止するとともに外
部リード端子７と外部電気回路の配線導体との接合を強
固なものとなすためには外部リード端子７の表面にニッ
ケル、金等の耐食性に優れ、且つ良導電性の金属をメッ
キ法により１．０乃至２０．０μｍの厚みに層着させて
おくことが好ましい。 かくして本発明の半導体素子収
納用パッケージによれば、絶縁基体１の凹部１ａ底面に
半導体素子３をガラス、樹脂、半田等の接着材を介して
取着固定するとともに該半導体素子３の各電極（電源電
極、信号電極）をボンディングワイヤー６を介してメタ
ライズ配線層５に接続し、最後に絶縁基体１の上面に蓋
体２をガラス、樹脂、半田等の封止材を介して接合させ
ることにより絶縁基体１と蓋体２とから成る絶縁容器４
の内部に半導体素子３が気密に封止されることになる。
ニッケル、金等の耐食性に優れ、且つ良導電性の金属を
メッキ法により１．０乃至２０．０μｍの厚みに層着さ
せておくと外部リード端子７の酸化腐食を有効に防止す
ることができるとともに外部リード端子７と外部電気回
路の配線導体との接合が強固なものとなる。従って、外
部リード端子７の酸化腐食を有効に防止するとともに外
部リード端子７と外部電気回路の配線導体との接合を強
固なものとなすためには外部リード端子７の表面にニッ
ケル、金等の耐食性に優れ、且つ良導電性の金属をメッ
キ法により１．０乃至２０．０μｍの厚みに層着させて
おくことが好ましい。 かくして本発明の半導体素子収
納用パッケージによれば、絶縁基体１の凹部１ａ底面に
半導体素子３をガラス、樹脂、半田等の接着材を介して
取着固定するとともに該半導体素子３の各電極（電源電
極、信号電極）をボンディングワイヤー６を介してメタ
ライズ配線層５に接続し、最後に絶縁基体１の上面に蓋
体２をガラス、樹脂、半田等の封止材を介して接合させ
ることにより絶縁基体１と蓋体２とから成る絶縁容器４
の内部に半導体素子３が気密に封止されることになる。
【００２７】尚、本発明は上述の実施例に限定されるも
のではなく本発明の要旨を逸脱しない範囲で有れば種々
の変更は可能である。
のではなく本発明の要旨を逸脱しない範囲で有れば種々
の変更は可能である。
【００２８】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の角部を隔てて隣接するメタライズパ
ッドには半導体素子の電源電極のうち同電位の電源電極
に電気的に接続される外部リード端子を各々接合したの
で、半導体素子の電源電極に２本の外部リード端子を介
して並列に電力が供給されることとなり、該２本の外部
リード端子を合わせたインダクタンスは小さいものとな
るので、外部リード端子の高インダクタンスに起因する
電源電圧の変動は小さなものとなり、その結果、電源電
圧の変動に伴う半導体素子の誤動作を有効に防止するこ
とができる。
よれば、絶縁基体の角部を隔てて隣接するメタライズパ
ッドには半導体素子の電源電極のうち同電位の電源電極
に電気的に接続される外部リード端子を各々接合したの
で、半導体素子の電源電極に２本の外部リード端子を介
して並列に電力が供給されることとなり、該２本の外部
リード端子を合わせたインダクタンスは小さいものとな
るので、外部リード端子の高インダクタンスに起因する
電源電圧の変動は小さなものとなり、その結果、電源電
圧の変動に伴う半導体素子の誤動作を有効に防止するこ
とができる。
【００２９】また本発明の半導体素子収納用パッケージ
によれば、絶縁基体上面外周部に被着形成されたメタラ
イズパッドのうち該絶縁基体の角部を隔てて隣接する２
つは電気的に接触しているので、絶縁基体のメタライズ
パッドを形成する領域の一部を重複させることができ、
その分絶縁基体の大きさを小さいものとなすことができ
る。
によれば、絶縁基体上面外周部に被着形成されたメタラ
イズパッドのうち該絶縁基体の角部を隔てて隣接する２
つは電気的に接触しているので、絶縁基体のメタライズ
パッドを形成する領域の一部を重複させることができ、
その分絶縁基体の大きさを小さいものとなすことができ
る。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示した半導体素子収納用パッケージの絶
縁基体側の平面図である。
縁基体側の平面図である。
【図３】従来の半導体素子収納用パッケージを示す断面
図である。
図である。
【図４】図２に示した半導体素子収納用パッケージの絶
縁基体側の平面図である。
縁基体側の平面図である。
１・・・・・・絶縁基体 ２・・・・・・蓋体 ３・・・・・・半導体素子 ７、７ａ・・・外部リード端子 ８、８ａ・・・メタライズパッド
Claims (1)
- 【請求項１】主面外周部に多数のメタライズパッドが所
定間隔で被着形成された四角形状の絶縁基体と、前記絶
縁基体のメタライズパッドにロウ材を介して接合され、
半導体素子の電源電極、信号電極に各々電気的に接続さ
れる多数の外部リード端子とを有する半導体素子収納用
パッケージであって、前記メタライズパッドのうち絶縁
基体の角部を隔てて隣接する２つは電気的に接触してお
り、且つ半導体素子の電源電極のうち同電位の電源電極
に電気的に接続される外部リード端子が各々接合されて
いることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11988393A JP2958211B2 (ja) | 1993-05-21 | 1993-05-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11988393A JP2958211B2 (ja) | 1993-05-21 | 1993-05-21 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334103A JPH06334103A (ja) | 1994-12-02 |
| JP2958211B2 true JP2958211B2 (ja) | 1999-10-06 |
Family
ID=14772600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11988393A Expired - Fee Related JP2958211B2 (ja) | 1993-05-21 | 1993-05-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2958211B2 (ja) |
-
1993
- 1993-05-21 JP JP11988393A patent/JP2958211B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06334103A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP2763446B2 (ja) | 半導体素子収納用パッケージ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ | |
| JP4328197B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2735759B2 (ja) | 半導体素子収納用パッケージ | |
| JP3464136B2 (ja) | 電子部品収納用パッケージ | |
| JP2878046B2 (ja) | 電子部品収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2784129B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH06163807A (ja) | 半導体素子収納用パッケージ | |
| JPH08148591A (ja) | 半導体素子収納用パッケージ | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JP2003163560A (ja) | 圧電振動子収納用容器 | |
| JPH05206312A (ja) | 半導体素子収納用パッケージ | |
| JPH05326748A (ja) | 半導体素子収納用パッケージ | |
| JPH0685137A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2000340704A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |