JP2728593B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2728593B2 JP2728593B2 JP4034980A JP3498092A JP2728593B2 JP 2728593 B2 JP2728593 B2 JP 2728593B2 JP 4034980 A JP4034980 A JP 4034980A JP 3498092 A JP3498092 A JP 3498092A JP 2728593 B2 JP2728593 B2 JP 2728593B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating base
- wiring layer
- metallized wiring
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは図２に示すようにアルミナセ
ラミックス等の電気絶縁材料から成り、その上面略中央
部に半導体素子13を載置固定するための半導体素子載置
部Ｂ及び該半導体素子載置部Ｂ周辺より底面にかけて導
出する複数のメタライズ配線層12とを有する絶縁基体11
と、半導体素子13を外部電気回路に接続するために前記
メタライズ配線層12に銀ロウ等のロウ材を介し取着され
た外部リード端子14と椀状の蓋体15とから構成されてお
り、前記絶縁基体11の半導体素子載置部Ｂに半導体素子
13を接着剤を介し載置固定するとともに半導体素子13の
各電極をメタライズ配線層12の絶縁基体11上面部( 端子
部) にボンディングワイヤ16を介して電気的に接続し、
しかる後、前記絶縁基体11の上面に蓋体15をガラス、樹
脂、半田等の封止材を介して接合させ、絶縁基体11と蓋
体15とからなる容器内部に半導体素子13を気密に封止す
ることによって最終製品としての半導体装置となる。
体素子収納用パッケージは図２に示すようにアルミナセ
ラミックス等の電気絶縁材料から成り、その上面略中央
部に半導体素子13を載置固定するための半導体素子載置
部Ｂ及び該半導体素子載置部Ｂ周辺より底面にかけて導
出する複数のメタライズ配線層12とを有する絶縁基体11
と、半導体素子13を外部電気回路に接続するために前記
メタライズ配線層12に銀ロウ等のロウ材を介し取着され
た外部リード端子14と椀状の蓋体15とから構成されてお
り、前記絶縁基体11の半導体素子載置部Ｂに半導体素子
13を接着剤を介し載置固定するとともに半導体素子13の
各電極をメタライズ配線層12の絶縁基体11上面部( 端子
部) にボンディングワイヤ16を介して電気的に接続し、
しかる後、前記絶縁基体11の上面に蓋体15をガラス、樹
脂、半田等の封止材を介して接合させ、絶縁基体11と蓋
体15とからなる容器内部に半導体素子13を気密に封止す
ることによって最終製品としての半導体装置となる。
【０００３】尚、前記従来の半導体素子収納用パッケー
ジは通常、絶縁基体がセラミックグリーンシート積層法
を採用することによって、具体的にはアルミナ、シリ
カ、カルシア、マグネシア等のセラミック原料粉末に適
当な有機溶剤、溶媒を添加混合して形成した泥漿物を従
来周知のトクターブレード法やカレンダーロール法によ
りシート状に成形してセラミックグリーンシートを得、
次に前記セラミックグリーンシートを所定形状に打ち抜
き加工するとともに表面にメタライズ配線層となるメタ
ライズインクを印刷塗布し、最後に前記メタライズイン
クを印刷塗布したセラミックグリーンシートを複数枚積
層し、高温( 約1600℃) で焼成することによって製作さ
れる。
ジは通常、絶縁基体がセラミックグリーンシート積層法
を採用することによって、具体的にはアルミナ、シリ
カ、カルシア、マグネシア等のセラミック原料粉末に適
当な有機溶剤、溶媒を添加混合して形成した泥漿物を従
来周知のトクターブレード法やカレンダーロール法によ
りシート状に成形してセラミックグリーンシートを得、
次に前記セラミックグリーンシートを所定形状に打ち抜
き加工するとともに表面にメタライズ配線層となるメタ
ライズインクを印刷塗布し、最後に前記メタライズイン
クを印刷塗布したセラミックグリーンシートを複数枚積
層し、高温( 約1600℃) で焼成することによって製作さ
れる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
が複数枚のセラミックグリーンシートを積層し、これを
焼成することによって製作されており、各セラミックグ
リーンシートは焼成時の収縮量に差を有していることか
ら得られる絶縁基体も前記収縮量の差に起因して約100
μm 程度の反りが発生してしまう。そのためこの絶縁基
体の半導体素子載置部に半導体素子を接着剤を介して固
定する場合、半導体素子の底面と絶縁基体の上面とが密
接せず、半導体素子を強固に固定することが不可となる
欠点を有していた。
来の半導体素子収納用パッケージにおいては、絶縁基体
が複数枚のセラミックグリーンシートを積層し、これを
焼成することによって製作されており、各セラミックグ
リーンシートは焼成時の収縮量に差を有していることか
ら得られる絶縁基体も前記収縮量の差に起因して約100
μm 程度の反りが発生してしまう。そのためこの絶縁基
体の半導体素子載置部に半導体素子を接着剤を介して固
定する場合、半導体素子の底面と絶縁基体の上面とが密
接せず、半導体素子を強固に固定することが不可となる
欠点を有していた。
【０００５】そこで上記欠点を解消するために絶縁基体
の半導体素子載置部が形成されている上面を機械的研磨
加工法により研磨し平坦となすことが考えられる。
の半導体素子載置部が形成されている上面を機械的研磨
加工法により研磨し平坦となすことが考えられる。
【０００６】しかしながら、絶縁基体の上面を機械的研
磨加工法により研磨し平坦となした場合、絶縁基体の上
面には半導体素子の各電極が電気的に接続されるメタラ
イズ配線層の端子部が形成されているためこれが同時に
研磨除去されて、半導体素子の各電極とメタライズ配線
層との電気的接続が困難となり、その結果、半導体素子
を所定の外部電気回路に確実、且つ強固に電気的接続す
ることができないという欠点が誘発される。
磨加工法により研磨し平坦となした場合、絶縁基体の上
面には半導体素子の各電極が電気的に接続されるメタラ
イズ配線層の端子部が形成されているためこれが同時に
研磨除去されて、半導体素子の各電極とメタライズ配線
層との電気的接続が困難となり、その結果、半導体素子
を所定の外部電気回路に確実、且つ強固に電気的接続す
ることができないという欠点が誘発される。
【０００７】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子の固定を強固として、且つ半
導体素子の各電極を所定の外部電気回路に確実に電気的
接続することができる半導体素子収納用パッケージを提
供することにある。
で、その目的は半導体素子の固定を強固として、且つ半
導体素子の各電極を所定の外部電気回路に確実に電気的
接続することができる半導体素子収納用パッケージを提
供することにある。
【０００８】
【課題を解決するための手段】本発明は、絶縁基体と蓋
体とから成り、内部に半導体素子を収容するための空所
を有する半導体素子収納用パッケージであって、前記絶
縁基体はその上面に突出部を有し、該突出部上面に半導
体素子が載置固定される載置部を形成するとともに突出
部周辺の絶縁基体上面に前記半導体素子の各電極が接続
されるメタライズ配線層の端子部を形成したことを特徴
とするものである。
体とから成り、内部に半導体素子を収容するための空所
を有する半導体素子収納用パッケージであって、前記絶
縁基体はその上面に突出部を有し、該突出部上面に半導
体素子が載置固定される載置部を形成するとともに突出
部周辺の絶縁基体上面に前記半導体素子の各電極が接続
されるメタライズ配線層の端子部を形成したことを特徴
とするものである。
【０００９】
【作用】本発明の半導体素子収納用パッケージによれ
ば、絶縁基体の上面に突出部を形成し、該突出部上面に
半導体素子が載置固定させる載置部を形成するとともに
突出部周辺の絶縁基体上面に前記半導体素子の各電極が
接続されるメタライズ配線層の端子部を形成したことか
ら絶縁基体の半導体素子が載置される突出部表面を機械
的研磨加工法により研磨し平坦としてもメタライズ配線
層の端子部は研磨除去されることが一切なく、その結
果、絶縁基体の突出部表面に半導体素子を強固に固定す
ることが可能となるとともに半導体素子の各電極をメタ
ライズ配線層の端子部に確実、強固に接続させることが
可能となる。
ば、絶縁基体の上面に突出部を形成し、該突出部上面に
半導体素子が載置固定させる載置部を形成するとともに
突出部周辺の絶縁基体上面に前記半導体素子の各電極が
接続されるメタライズ配線層の端子部を形成したことか
ら絶縁基体の半導体素子が載置される突出部表面を機械
的研磨加工法により研磨し平坦としてもメタライズ配線
層の端子部は研磨除去されることが一切なく、その結
果、絶縁基体の突出部表面に半導体素子を強固に固定す
ることが可能となるとともに半導体素子の各電極をメタ
ライズ配線層の端子部に確実、強固に接続させることが
可能となる。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、１は絶縁基体、２は蓋体である。この絶縁
基体１と蓋体２とで半導体素子４を収容する容器３が構
成される。
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、１は絶縁基体、２は蓋体である。この絶縁
基体１と蓋体２とで半導体素子４を収容する容器３が構
成される。
【００１１】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体等の電気絶縁材料から成り、その上面略
中央に突出部5 を有し、該突出部5 の上面は半導体素子
4 が載置固定される載置部Aとなっている。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体等の電気絶縁材料から成り、その上面略
中央に突出部5 を有し、該突出部5 の上面は半導体素子
4 が載置固定される載置部Aとなっている。
【００１２】前記絶縁基体1 の突出部5 上面の半導体素
子載置部A には半導体素子４が樹脂、ガラス、ロウ材等
の接着剤を介して取着固定される。
子載置部A には半導体素子４が樹脂、ガラス、ロウ材等
の接着剤を介して取着固定される。
【００１３】尚、前記突出部5 を有する絶縁基体１は、
例えば酸化アルミニウム質焼結体からなる場合、アルミ
ナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マ
グネシア(MgO) 等の原料粉末に適当なバインダー、有機
溶剤、溶媒を添加混合して泥漿状となすとともに、これ
を従来周知のドクターブレード法やカレンダーロール法
によりシート状となすことによってセラミックグリーン
シートを得、次に前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに、これを複数枚積層し、
高温( 約1600℃) で焼成することによって製作される。
例えば酸化アルミニウム質焼結体からなる場合、アルミ
ナ(Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マ
グネシア(MgO) 等の原料粉末に適当なバインダー、有機
溶剤、溶媒を添加混合して泥漿状となすとともに、これ
を従来周知のドクターブレード法やカレンダーロール法
によりシート状となすことによってセラミックグリーン
シートを得、次に前記セラミックグリーンシートに適当
な打ち抜き加工を施すとともに、これを複数枚積層し、
高温( 約1600℃) で焼成することによって製作される。
【００１４】また、前記絶縁基体１はその上面で突出部
5 の周辺から底面にかけて複数のメタライズ配線層6 が
形成されており、該メタライズ配線層6 の絶縁基体1 上
面部は半導体素子4 の各電極が接続される端子部6aとし
て作用し、端子部6aには半導体素子4 の各電極がボンデ
ィングワイヤ7 を介して接続され、またメタライズ配線
層6 の絶縁基体1 底面部には外部電気回路と接続される
外部リード端子8 が銀ロウ等のロウ材を介して取着され
る。
5 の周辺から底面にかけて複数のメタライズ配線層6 が
形成されており、該メタライズ配線層6 の絶縁基体1 上
面部は半導体素子4 の各電極が接続される端子部6aとし
て作用し、端子部6aには半導体素子4 の各電極がボンデ
ィングワイヤ7 を介して接続され、またメタライズ配線
層6 の絶縁基体1 底面部には外部電気回路と接続される
外部リード端子8 が銀ロウ等のロウ材を介して取着され
る。
【００１５】前記メタライズ配線層6 は半導体素子4 を
外部リード端子8 に電気的に接続する作用を為し、該メ
タライズ配線層6 を介して半導体素子4 に電源電圧の供
給、グランド電位の供給、及び信号の入出力が行われ
る。
外部リード端子8 に電気的に接続する作用を為し、該メ
タライズ配線層6 を介して半導体素子4 に電源電圧の供
給、グランド電位の供給、及び信号の入出力が行われ
る。
【００１６】前記メタライズ配線層6 はまたその端子部
6aが絶縁基体1 の上面で、突出部５の周辺に形成されて
おり、形成位置が突出部５ の上面より下方となってい
る。そのためこの突出部5 の上面を機械的研磨加工法に
より研磨し、半導体素子を強固に固定し得る平坦なもの
となしたとしてもメタライズ配線層6 の端子部6aは研磨
除去されることが一切なく、メタライズ配線層6 の端子
部6aを絶縁基体1 の上面に残存させたまま半導体素子4
が固定される突出部5 の上面を平坦となすことができ
る。従って、この絶縁基体1 によれば半導体素子4 を絶
縁基体1 に設けた突出部5 上面の半導体素子載置部A に
強固に固定することが可能となるとともに半導体素子4
の各電極をメタライズ配線層6 の端子部6aにボンディン
グワイヤ7 を介して確実、強固に電気的接続させること
が可能となる。
6aが絶縁基体1 の上面で、突出部５の周辺に形成されて
おり、形成位置が突出部５ の上面より下方となってい
る。そのためこの突出部5 の上面を機械的研磨加工法に
より研磨し、半導体素子を強固に固定し得る平坦なもの
となしたとしてもメタライズ配線層6 の端子部6aは研磨
除去されることが一切なく、メタライズ配線層6 の端子
部6aを絶縁基体1 の上面に残存させたまま半導体素子4
が固定される突出部5 の上面を平坦となすことができ
る。従って、この絶縁基体1 によれば半導体素子4 を絶
縁基体1 に設けた突出部5 上面の半導体素子載置部A に
強固に固定することが可能となるとともに半導体素子4
の各電極をメタライズ配線層6 の端子部6aにボンディン
グワイヤ7 を介して確実、強固に電気的接続させること
が可能となる。
【００１７】尚、前記メタライズ配線層6 はタングステ
ンやモリブデン、マンガン等の高融点金属粉末から成
り、該タングステン等の高融点金属粉末に適当なバイン
ダー、有機溶剤、溶媒を添加混合して得た金属ペースト
を絶縁基体１となるセラミックグリーンシートに予め従
来周知のスクリーン印刷法等により印刷塗布しておくこ
とによって形成される。
ンやモリブデン、マンガン等の高融点金属粉末から成
り、該タングステン等の高融点金属粉末に適当なバイン
ダー、有機溶剤、溶媒を添加混合して得た金属ペースト
を絶縁基体１となるセラミックグリーンシートに予め従
来周知のスクリーン印刷法等により印刷塗布しておくこ
とによって形成される。
【００１８】また一方、前記絶縁基体1 の底面に導出さ
せたメタライズ配線層6 にロウ付けされる外部リード端
子8 は内部に収容する半導体素子4 を外部電気回路に接
続する作用を為し、外部リード端子8 を外部電気回路に
電気的に接続することによって内部に収容される半導体
素子4 はメタライズ配線層6 及び外部リード端子8 をら
介し外部電気回路と電気的に接続されることとなる。
せたメタライズ配線層6 にロウ付けされる外部リード端
子8 は内部に収容する半導体素子4 を外部電気回路に接
続する作用を為し、外部リード端子8 を外部電気回路に
電気的に接続することによって内部に収容される半導体
素子4 はメタライズ配線層6 及び外部リード端子8 をら
介し外部電気回路と電気的に接続されることとなる。
【００１９】前記外部リード端子8 はコバール金属(Fe-
Ni-Co 合金) や42アロイ（Fe-Ni 合金) 等の金属材料か
ら成り、コバール金属等のインゴット( 塊) を圧延加工
法や打ち抜き加工法等、従来周知の金属加工法を採用す
ることによって所定の形状に形成される。
Ni-Co 合金) や42アロイ（Fe-Ni 合金) 等の金属材料か
ら成り、コバール金属等のインゴット( 塊) を圧延加工
法や打ち抜き加工法等、従来周知の金属加工法を採用す
ることによって所定の形状に形成される。
【００２０】また前記外部リード端子8 のメタライズ配
線層6 へのロウ付けはメタライズ配線層6 上に銀ロウ等
のロウ材と外部リード端子8 を順次載置し、しかる後、
これを約850 ℃の温度に加熱し、ロウ材を加熱溶融させ
ることによって行われる。
線層6 へのロウ付けはメタライズ配線層6 上に銀ロウ等
のロウ材と外部リード端子8 を順次載置し、しかる後、
これを約850 ℃の温度に加熱し、ロウ材を加熱溶融させ
ることによって行われる。
【００２１】尚、前記メタライズ配線層6 及び外部リー
ド端子8 はその露出する外表面にニッケル、金等の耐蝕
性に優れ、且つロウ材と濡れ性の良い金属をメッキ法に
より1.0 乃至20.0μm の厚みに層着させてくとメタライ
ズ配線層6 及び外部リード端子8 が酸化腐食するのを有
効に防止することができるとともにメタライズ配線層6
への外部リード端子8 とボンディングワイヤ7 の接続及
び外部リード端子8 と外部電気回路との接続を極めて強
固なものとなすことができる。従って、前記メタライズ
配線層6 及び外部リード端子8 はその露出する外表面に
ニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性の
良い金属を1.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。
ド端子8 はその露出する外表面にニッケル、金等の耐蝕
性に優れ、且つロウ材と濡れ性の良い金属をメッキ法に
より1.0 乃至20.0μm の厚みに層着させてくとメタライ
ズ配線層6 及び外部リード端子8 が酸化腐食するのを有
効に防止することができるとともにメタライズ配線層6
への外部リード端子8 とボンディングワイヤ7 の接続及
び外部リード端子8 と外部電気回路との接続を極めて強
固なものとなすことができる。従って、前記メタライズ
配線層6 及び外部リード端子8 はその露出する外表面に
ニッケル、金等の耐蝕性に優れ、且つロウ材と濡れ性の
良い金属を1.0 乃至20.0μm の厚みに層着させておくこ
とが好ましい。
【００２２】また前記絶縁基体1 はその上面外周部に椀
状蓋体2 の下面が樹脂、ガラス、ロウ材から成る封止材
を介して接合され、これによって絶縁基体1 と蓋体2 と
から成る容器3 内部に半導体素子4 が気密に封止され
る。
状蓋体2 の下面が樹脂、ガラス、ロウ材から成る封止材
を介して接合され、これによって絶縁基体1 と蓋体2 と
から成る容器3 内部に半導体素子4 が気密に封止され
る。
【００２３】前記椀状の蓋体2 は酸化アルミニウム質焼
結体、ムライト質焼結体、炭化珪素質焼結体、窒化アル
ミニウム質焼結体等の電気絶縁材料から成り、例えば酸
化アルミニウム質焼結体からなる場合、アルミナ(Al 2
O 3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア
(MgO) 等に適当なバインダー、有機溶剤、溶媒を添加混
合して得た原料粉末を所定形状のプレス型内に充填する
とともにこれを一定の圧力で押圧成形し、しかる後、前
記成形品を約1600℃の温度で焼成することによって図1
に示す椀状に製作される。
結体、ムライト質焼結体、炭化珪素質焼結体、窒化アル
ミニウム質焼結体等の電気絶縁材料から成り、例えば酸
化アルミニウム質焼結体からなる場合、アルミナ(Al 2
O 3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア
(MgO) 等に適当なバインダー、有機溶剤、溶媒を添加混
合して得た原料粉末を所定形状のプレス型内に充填する
とともにこれを一定の圧力で押圧成形し、しかる後、前
記成形品を約1600℃の温度で焼成することによって図1
に示す椀状に製作される。
【００２４】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体1 に設けた突出部5 上面の半導
体素子載置部A に半導体素子4 を接着剤を介して固定す
るとともに該半導体素子4 の各電極をメタライズ配線層
6 の端子部6aにボンディングワイヤ7 を介して電気的に
接続し、しかる後、絶縁基体1 の上面に蓋体2 を封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器3
内部に気密に封止することによって半導体装置となる。
ージによれば、絶縁基体1 に設けた突出部5 上面の半導
体素子載置部A に半導体素子4 を接着剤を介して固定す
るとともに該半導体素子4 の各電極をメタライズ配線層
6 の端子部6aにボンディングワイヤ7 を介して電気的に
接続し、しかる後、絶縁基体1 の上面に蓋体2 を封止材
により接合させ、絶縁基体1 と蓋体2 とから成る容器3
内部に気密に封止することによって半導体装置となる。
【００２５】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２６】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体の上面に突出部を形成し、更に前記突
出部上面に半導体素子が載置固定される載置部を、突出
部周辺の絶縁基体上面に半導体素子の各電極が接続され
るメタライズ配線層の端子部を各々、形成したことから
メタライズ配線層の端子部は突出部の上面より下方の位
置となる。そのため突出部上面を機械的研磨加工法によ
り研磨し平坦なものになしたとしてもメタライズ配線層
の端子部は研磨除去されることが一切なく、メタライズ
配線層の端子部を絶縁基体の上面に残存させたまま半導
体素子が固定される突出部の上面を平坦となすことがで
きる。従って、この半導体素子収納用パッケージにおい
ては絶縁基体に設けた突出部上面の半導体素子載置部に
半導体素子を強固に固定することが可能となるとともに
半導体素子の各電極をメタライズ配線層の端子部にボン
ディングワイヤを介して確実、強固に電気的接続させる
ことが可能となる。
よれば、絶縁基体の上面に突出部を形成し、更に前記突
出部上面に半導体素子が載置固定される載置部を、突出
部周辺の絶縁基体上面に半導体素子の各電極が接続され
るメタライズ配線層の端子部を各々、形成したことから
メタライズ配線層の端子部は突出部の上面より下方の位
置となる。そのため突出部上面を機械的研磨加工法によ
り研磨し平坦なものになしたとしてもメタライズ配線層
の端子部は研磨除去されることが一切なく、メタライズ
配線層の端子部を絶縁基体の上面に残存させたまま半導
体素子が固定される突出部の上面を平坦となすことがで
きる。従って、この半導体素子収納用パッケージにおい
ては絶縁基体に設けた突出部上面の半導体素子載置部に
半導体素子を強固に固定することが可能となるとともに
半導体素子の各電極をメタライズ配線層の端子部にボン
ディングワイヤを介して確実、強固に電気的接続させる
ことが可能となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】従来の半導体素子収納用パッケージを示す断面
図である。
図である。
１・・・・・・絶縁基体 ２・・・・・・蓋体 ４・・・・・・半導体素子 ５・・・・・・突出部 ６・・・・・・メタライズ配線層 ６ａ・・・・・メタライズ配線層の端子部 ８・・・・・・外部リード端子 Ａ・・・・・・半導体素子載置部
Claims (1)
- 【請求項１】絶縁基体と蓋体とから成り、内部に半導体
素子を収容するための空所を有する半導体素子収納用パ
ッケージであって、前記絶縁基体の上面の中央に研磨加
工により平坦となした上面を有する突出部を設け、該突
出部上面に半導体素子が載置固定される載置部を形成す
るとともに突出部周辺の絶縁基体上面に前記半導体素子
の各電極が接続されるメタライズ配線層の端子部を形成
したことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034980A JP2728593B2 (ja) | 1992-02-21 | 1992-02-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034980A JP2728593B2 (ja) | 1992-02-21 | 1992-02-21 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235195A JPH05235195A (ja) | 1993-09-10 |
| JP2728593B2 true JP2728593B2 (ja) | 1998-03-18 |
Family
ID=12429298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034980A Expired - Lifetime JP2728593B2 (ja) | 1992-02-21 | 1992-02-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728593B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2668264B2 (ja) * | 1989-06-19 | 1997-10-27 | 京セラ株式会社 | 半導体素子収納用パッケージ |
-
1992
- 1992-02-21 JP JP4034980A patent/JP2728593B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05235195A (ja) | 1993-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP2912779B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP4328197B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3297577B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP3176251B2 (ja) | 半導体素子収納用パッケージ | |
| JP3426741B2 (ja) | 半導体素子収納用パッケージ | |
| JP3441199B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948990B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2713841B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JPH06169025A (ja) | 半導体素子収納用パッケージ | |
| JP3441170B2 (ja) | 配線基板 | |
| JPH10107240A (ja) | イメージセンサー素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728583B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 15 |