JP2514094Y2 - 半導体素子収納用パッケ―ジ - Google Patents
半導体素子収納用パッケ―ジInfo
- Publication number
- JP2514094Y2 JP2514094Y2 JP1990067541U JP6754190U JP2514094Y2 JP 2514094 Y2 JP2514094 Y2 JP 2514094Y2 JP 1990067541 U JP1990067541 U JP 1990067541U JP 6754190 U JP6754190 U JP 6754190U JP 2514094 Y2 JP2514094 Y2 JP 2514094Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- recess
- metallized wiring
- package
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は半導体素子、特に半導体集積回路素子を収容
するための半導体素子収納用パッケージの改良に関する
のである。
するための半導体素子収納用パッケージの改良に関する
のである。
（従来技術） 従来、半導体素子を収容するための半導体素子収納用
パッケージは第３図に示すように、酸化アアルミニウム
質焼結体（アルミナセラミックス）等の電気絶縁材料よ
り成り、上面に半導体素子25を収容するための凹部21a
及び該凹部21a周辺より側面を介し底面かけて導出され
たタングステン（Ｗ）、モリブデン（Mo）、マンガン
（Mn）等の高融点金属粉末から成るメタライズ配線層22
を有する絶縁基体21と、半導体素子25を外部電気回路に
電気的に接続するために前記メタライズ配線層22に銀ロ
ウ等のロウ材を介し取着された外部リード端子23と蓋体
24とから構成されており、絶縁基体21の凹部21a底面に
半導体素子25を金−シリコン共晶半田や銀系エポキシ接
着材等により取着固定し、半導体素子25の各電極をボン
ディングワイヤ26を介しメタライズ配線層22に電気的に
接続させるとともに絶縁基体21の上面に蓋体24をガラ
ス、樹脂等の封止材27を介して接合させ、絶縁基体21の
凹部21a内に半導体素子25を気密に封止することによっ
て半導体装置となる。
パッケージは第３図に示すように、酸化アアルミニウム
質焼結体（アルミナセラミックス）等の電気絶縁材料よ
り成り、上面に半導体素子25を収容するための凹部21a
及び該凹部21a周辺より側面を介し底面かけて導出され
たタングステン（Ｗ）、モリブデン（Mo）、マンガン
（Mn）等の高融点金属粉末から成るメタライズ配線層22
を有する絶縁基体21と、半導体素子25を外部電気回路に
電気的に接続するために前記メタライズ配線層22に銀ロ
ウ等のロウ材を介し取着された外部リード端子23と蓋体
24とから構成されており、絶縁基体21の凹部21a底面に
半導体素子25を金−シリコン共晶半田や銀系エポキシ接
着材等により取着固定し、半導体素子25の各電極をボン
ディングワイヤ26を介しメタライズ配線層22に電気的に
接続させるとともに絶縁基体21の上面に蓋体24をガラ
ス、樹脂等の封止材27を介して接合させ、絶縁基体21の
凹部21a内に半導体素子25を気密に封止することによっ
て半導体装置となる。
尚、かかる従来の半導体素子収納用パッケージは、そ
の絶縁基体21が通常、以下に述べる方法によって製作さ
れる。
の絶縁基体21が通常、以下に述べる方法によって製作さ
れる。
即ち、第４図に示すように、まず上面に半導体素子の
各電極が接続される複数個のメタライズ配線用導体層29
を有する未焼成セラミック部材28を準備し、次にその上
面に前記メタライズ配線用導体層29の各々の一端を内側
に取り囲むようにして未焼成セラミックから成る枠部材
30を載置するとともに上下より加圧し一体的に密着させ
る。そして次に上面に枠部材30を密着させた未焼成セラ
ミック部材28を還元雰囲気中、高温（約1600℃）で焼成
し、未焼成セラミック部材28とメタライズ配線用導体層
29及び枠部材30とを焼結一体化させ、これによってメタ
ライズ配線層22を有する絶縁基体21となる。
各電極が接続される複数個のメタライズ配線用導体層29
を有する未焼成セラミック部材28を準備し、次にその上
面に前記メタライズ配線用導体層29の各々の一端を内側
に取り囲むようにして未焼成セラミックから成る枠部材
30を載置するとともに上下より加圧し一体的に密着させ
る。そして次に上面に枠部材30を密着させた未焼成セラ
ミック部材28を還元雰囲気中、高温（約1600℃）で焼成
し、未焼成セラミック部材28とメタライズ配線用導体層
29及び枠部材30とを焼結一体化させ、これによってメタ
ライズ配線層22を有する絶縁基体21となる。
尚、前記未焼成セラミック部材28上面のメタライズ配
線用導体層29はモリブデン、タングステン等の高融点金
属粉末から成り、該高融点金属粉末に適当な溶剤、溶媒
を添加混合して得た金属ペーストを従来周知のスクリー
ン印刷法等の厚膜手法を採用することによって未焼成セ
ラミック部材28の上面に所定パターンに被着形成され
る。
線用導体層29はモリブデン、タングステン等の高融点金
属粉末から成り、該高融点金属粉末に適当な溶剤、溶媒
を添加混合して得た金属ペーストを従来周知のスクリー
ン印刷法等の厚膜手法を採用することによって未焼成セ
ラミック部材28の上面に所定パターンに被着形成され
る。
（考案が解決しようとする課題） しかし乍ら、近時、半導体素子はその高密度化、高集
積化が急激に進み、半導体素子の電極数は極めて多いも
のとなってきており、該半導体素子を収容するパッケー
ジもメタライズ配線層の数が極めて多くなり、各メタラ
イズ配線層は各々が近接して設けられるようになってき
た。従って、この半導体素子収納用パッケージを前述の
製造方法により製作した場合、上面にメタライズ配線用
導体層29を有する未焼成セラミック体28に未焼成セラミ
ックから成る枠部材30を載置し、両部材を上下より加圧
して一体的に密着させる際、未焼成セラミック体28上に
メタライズ配線用導体層29が多数近接して、かつ突出し
て被着形成されていることから密着のための加圧押圧力
はメタライズ配線用導体層29の存在する部位と存在しな
い部位とで大きくバラツキ、未焼成セラミック部材28と
枠部材30との間に空隙Ａを形成して密着不良が発生す
る。そのためこの方法により製作される半導体素子収納
用パッケージは絶縁基体内に前記密着不良に起因する空
隙が形成されたものとなり、その結果、半導体素子収納
用パッケージ内に半導体素子を気密に封止するのが不可
となって半導体素子を長期間にわたり正常、且つ安定に
作動させることができないという欠点を有していた。
積化が急激に進み、半導体素子の電極数は極めて多いも
のとなってきており、該半導体素子を収容するパッケー
ジもメタライズ配線層の数が極めて多くなり、各メタラ
イズ配線層は各々が近接して設けられるようになってき
た。従って、この半導体素子収納用パッケージを前述の
製造方法により製作した場合、上面にメタライズ配線用
導体層29を有する未焼成セラミック体28に未焼成セラミ
ックから成る枠部材30を載置し、両部材を上下より加圧
して一体的に密着させる際、未焼成セラミック体28上に
メタライズ配線用導体層29が多数近接して、かつ突出し
て被着形成されていることから密着のための加圧押圧力
はメタライズ配線用導体層29の存在する部位と存在しな
い部位とで大きくバラツキ、未焼成セラミック部材28と
枠部材30との間に空隙Ａを形成して密着不良が発生す
る。そのためこの方法により製作される半導体素子収納
用パッケージは絶縁基体内に前記密着不良に起因する空
隙が形成されたものとなり、その結果、半導体素子収納
用パッケージ内に半導体素子を気密に封止するのが不可
となって半導体素子を長期間にわたり正常、且つ安定に
作動させることができないという欠点を有していた。
そこで上記欠点を解消するために上面にメタライズ配
線用導体層29を有する未焼成セラミック部材28に未焼成
セラミックから成る枠部材30を載置し、両部材を上下よ
り加圧して一体的に密着させる際、未焼成セラミック部
材28と枠部材30との密着部面積を増大させ、両部材間に
絶縁基体の凹部と外部とを連通するような空隙が形成さ
れるのを有効に防止することが考えられる。
線用導体層29を有する未焼成セラミック部材28に未焼成
セラミックから成る枠部材30を載置し、両部材を上下よ
り加圧して一体的に密着させる際、未焼成セラミック部
材28と枠部材30との密着部面積を増大させ、両部材間に
絶縁基体の凹部と外部とを連通するような空隙が形成さ
れるのを有効に防止することが考えられる。
しかし乍ら、未焼成セラミック部材28と枠部材30との
密着部面積を増大させると絶縁基体の形状が大型とな
り、その結果、得られる半導体装置の形状も大型なって
近時の小型化が進む電子機器への搭載が不可となる欠点
を誘発してしまう。
密着部面積を増大させると絶縁基体の形状が大型とな
り、その結果、得られる半導体装置の形状も大型なって
近時の小型化が進む電子機器への搭載が不可となる欠点
を誘発してしまう。
（考案の目的） 本考案は上記欠点に鑑み案出されたもので、その目的
は絶縁基体内に、該絶縁基体の凹部と外部とを連通させ
るような空隙が形成されるのを皆無となし、内部に収容
する半導体素子の気密封止を完全として半導体素子を長
期間にわたり正常、且つ安定に作動させることができる
小型の半導体素子収納用パッケージを提供することにあ
る。
は絶縁基体内に、該絶縁基体の凹部と外部とを連通させ
るような空隙が形成されるのを皆無となし、内部に収容
する半導体素子の気密封止を完全として半導体素子を長
期間にわたり正常、且つ安定に作動させることができる
小型の半導体素子収納用パッケージを提供することにあ
る。
（課題を解決するための手段） 本考案は半導体素子を収容するための凹部及び半導体
素子の各電極を外部電気回路に電気的に接続するための
メタライズ配線層を有する絶縁基体と蓋体とから成る半
導体素子収納用パッケージにおいて、前記メタライズ配
線層が絶縁基体の凹部周辺より凹部内壁面を経て凹部底
面に導出され、且つ該凹部底面に穿設した貫通孔を介し
て絶縁基体底面に延出されていることを特徴とするもの
である。
素子の各電極を外部電気回路に電気的に接続するための
メタライズ配線層を有する絶縁基体と蓋体とから成る半
導体素子収納用パッケージにおいて、前記メタライズ配
線層が絶縁基体の凹部周辺より凹部内壁面を経て凹部底
面に導出され、且つ該凹部底面に穿設した貫通孔を介し
て絶縁基体底面に延出されていることを特徴とするもの
である。
（実施例） 次に本考案を添付図面に示す実施例に基づき詳細に説
明する。
明する。
第１図は本考案の半導体素子収納用パッケージの一実
施例を示す断面図であり、１は電気絶縁材料より成る絶
縁基体、２は同じく電気絶縁材料より成る蓋体である。
この絶縁基体１と蓋体２とで半導体素子４を収容するた
めの容器３が構成される。
施例を示す断面図であり、１は電気絶縁材料より成る絶
縁基体、２は同じく電気絶縁材料より成る蓋体である。
この絶縁基体１と蓋体２とで半導体素子４を収容するた
めの容器３が構成される。
前記絶縁基体１はその上面中央部に半導体素子４を収
容するための空所を形成する段状の凹部1aが設けてあ
り、該凹部1a底面には半導体素子４がエポキシ樹脂等の
接着剤を介し取着される。
容するための空所を形成する段状の凹部1aが設けてあ
り、該凹部1a底面には半導体素子４がエポキシ樹脂等の
接着剤を介し取着される。
また前記絶縁基体１には凹部1a周辺から凹部1a内壁面
及び凹部1a底面に設けた貫通孔1bを介して底面に導出す
るメタライズ配線層５が被着形成されており、該メタラ
イズ配線層５の凹部1a周辺部5aには半導体素子４の各電
極がボンディングワイヤ６を介し電気的に接続され、ま
た絶縁基体１の底面部5bには外部電気回路と接続される
外部リード端子７が銀ロウ等のロウ材８を介し取着され
る。
及び凹部1a底面に設けた貫通孔1bを介して底面に導出す
るメタライズ配線層５が被着形成されており、該メタラ
イズ配線層５の凹部1a周辺部5aには半導体素子４の各電
極がボンディングワイヤ６を介し電気的に接続され、ま
た絶縁基体１の底面部5bには外部電気回路と接続される
外部リード端子７が銀ロウ等のロウ材８を介し取着され
る。
前記絶縁基体１は酸化アルミニウム質焼結体、ムライ
ト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼
結体等の電気絶縁材料から成り、またメタライズ配線層
５はタングステン、モリブデン、マンガン等の高融点金
属粉末から成る。
ト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼
結体等の電気絶縁材料から成り、またメタライズ配線層
５はタングステン、モリブデン、マンガン等の高融点金
属粉末から成る。
尚、前記メタライズ配線層５を有する絶縁基体１は例
えば、酸化アルミニウム質焼結体から成る場合、以下に
述べる方法によって製作される。
えば、酸化アルミニウム質焼結体から成る場合、以下に
述べる方法によって製作される。
まず第２図（ａ）に示す如く、アルミナ（Al
2O3）、シリカ（SiO2）、マグネシア（MgO）、カルシア
（CaO）等の原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともにこれをドクターブレード法
を採用することによってセラミックグリーンシート（セ
ラミック生シート）を形成し、しかる後、前記セラミッ
クグリーンシートに適当な打抜き加工を施し、板状の未
焼成セラミック部材11と半導体素子を収容する凹部を形
成するための穴を有した未焼成セラミックスから成る二
枚の枠部材12、13を得る。
2O3）、シリカ（SiO2）、マグネシア（MgO）、カルシア
（CaO）等の原料粉末に適当な有機溶剤、溶媒を添加混
合して泥漿状となすとともにこれをドクターブレード法
を採用することによってセラミックグリーンシート（セ
ラミック生シート）を形成し、しかる後、前記セラミッ
クグリーンシートに適当な打抜き加工を施し、板状の未
焼成セラミック部材11と半導体素子を収容する凹部を形
成するための穴を有した未焼成セラミックスから成る二
枚の枠部材12、13を得る。
次に第２図（ｂ）に示す如く、前記未焼成セラミッ
クス部材11に孔径が約200μｍの貫通孔11aを従来周知の
孔開け加工法により形成するとともに該貫通孔11aの内
部及び下面にタングステン粉末やモリブデン粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを印
刷充填し、所定パターンのメタライズ配線用導体層14を
被着形成させる。
クス部材11に孔径が約200μｍの貫通孔11aを従来周知の
孔開け加工法により形成するとともに該貫通孔11aの内
部及び下面にタングステン粉末やモリブデン粉末に適当
な有機溶剤、溶媒を添加混合して得た金属ペーストを印
刷充填し、所定パターンのメタライズ配線用導体層14を
被着形成させる。
そして次に前記未焼成セラミック部材11の上面に枠
部材12、13を順次載置させるとともに上下から加圧し、
未焼成セラミック部材11と枠部材12、13とを密着させ、
しかる後、枠部材12の上面及び内壁面に上述と同一の金
属ペーストをその一部が未焼成セラミック部材11の貫通
孔11aに充填した金属ペーストと導通するようにして印
刷塗布する。
部材12、13を順次載置させるとともに上下から加圧し、
未焼成セラミック部材11と枠部材12、13とを密着させ、
しかる後、枠部材12の上面及び内壁面に上述と同一の金
属ペーストをその一部が未焼成セラミック部材11の貫通
孔11aに充填した金属ペーストと導通するようにして印
刷塗布する。
そして最後に前記上面に枠部材12、13を密着させた
未焼成セラミック部材11を還元雰囲気中、約1600℃の温
度で焼成し、未焼成セラミック部材11と枠部材12、13及
びメタライズ配線用導体層14を焼結一体化させ、これに
よって第２図（ｃ）に示す如く、メタライズ配線層５を
有する絶縁基体１が製作される。
未焼成セラミック部材11を還元雰囲気中、約1600℃の温
度で焼成し、未焼成セラミック部材11と枠部材12、13及
びメタライズ配線用導体層14を焼結一体化させ、これに
よって第２図（ｃ）に示す如く、メタライズ配線層５を
有する絶縁基体１が製作される。
尚、この場合、絶縁基体１に被着させたメタライズ配
線層５は絶縁基体１に設けた貫通孔1bを介して凹部1a内
より底面に導出されるようになっていることから絶縁基
体１を製作するために未焼成セラミック部材11上に枠部
材12、13を載置密着させたとしても各部材間にはメタラ
イズ配線用導体層14が介在せず、その結果、未焼成セラ
ミック部材11と枠部材12、13との間に密着不良による空
隙形成が皆無となり、絶縁基体１内に該絶縁基体１の凹
部1aと外部とを連通するような空隙が形成されることは
一切ない。
線層５は絶縁基体１に設けた貫通孔1bを介して凹部1a内
より底面に導出されるようになっていることから絶縁基
体１を製作するために未焼成セラミック部材11上に枠部
材12、13を載置密着させたとしても各部材間にはメタラ
イズ配線用導体層14が介在せず、その結果、未焼成セラ
ミック部材11と枠部材12、13との間に密着不良による空
隙形成が皆無となり、絶縁基体１内に該絶縁基体１の凹
部1aと外部とを連通するような空隙が形成されることは
一切ない。
また同時に未焼成セラミック部材11上に枠部材12、13
を空隙を形成することなく密着させることができること
から両部材の密着部面積を狭くしても半導体素子を収容
する凹部1a内の気密封止を完全となすことができ、その
結果、絶縁基体１の形状を小型として、且つ得られる最
終製品の半導体装置の形状を極めて小型のものとなすこ
とができる。
を空隙を形成することなく密着させることができること
から両部材の密着部面積を狭くしても半導体素子を収容
する凹部1a内の気密封止を完全となすことができ、その
結果、絶縁基体１の形状を小型として、且つ得られる最
終製品の半導体装置の形状を極めて小型のものとなすこ
とができる。
前記絶縁基体１はその底面に被着させたメタライズ金
属層５に銀ロウ等のロウ材８を介して外部リード端子７
がロウ付けされており、該外部リード端子７は内部に収
容する半導体素子４を外部電気回路に接続する作用を為
し、外部リード端子７を外部回路に接続することによっ
て内部に収容される半導体素子４はメタライズ金属層５
及び外部リード端子７を介し外部回路に電気的に接続さ
れることとなる。
属層５に銀ロウ等のロウ材８を介して外部リード端子７
がロウ付けされており、該外部リード端子７は内部に収
容する半導体素子４を外部電気回路に接続する作用を為
し、外部リード端子７を外部回路に接続することによっ
て内部に収容される半導体素子４はメタライズ金属層５
及び外部リード端子７を介し外部回路に電気的に接続さ
れることとなる。
尚、前記外部リード端子７は例えば、コバール（Fe-N
i-Co合金）や42Alloy（Fe-Ni合金）等の金属から成り、
従来周知の金属加工法を採用することによって所望の形
状に形成される。
i-Co合金）や42Alloy（Fe-Ni合金）等の金属から成り、
従来周知の金属加工法を採用することによって所望の形
状に形成される。
また前記外部リード端子７はその外表面にニッケル
（Ni）、金（Au）等から成る良導電性で、且つ耐蝕性に
優れた金属から成る被覆層をメッキにより5.0乃至20.0
μｍの厚さに層着させておくと外部リード端子７の酸化
腐食を有効に防止するとともに外部リード端子７と外部
回路との電気的接続を良好となすことができる。そのた
め外部リード端子７はその外表面にニッケル、金等から
成る被覆層をメッキにより層着させておくことが好まし
い。
（Ni）、金（Au）等から成る良導電性で、且つ耐蝕性に
優れた金属から成る被覆層をメッキにより5.0乃至20.0
μｍの厚さに層着させておくと外部リード端子７の酸化
腐食を有効に防止するとともに外部リード端子７と外部
回路との電気的接続を良好となすことができる。そのた
め外部リード端子７はその外表面にニッケル、金等から
成る被覆層をメッキにより層着させておくことが好まし
い。
かくして本考案の半導体素子収納用パッケージによれ
ば絶縁基体１の凹部1a底面に半導体素子４を接着剤を介
して取着するとともに半導体素子４の各電極をメタライ
ズ金属層５にボンディングワイヤ６を介して電気的に接
続し、しかる後、絶縁基体１の上面に蓋体２をガラス、
樹脂等から成る封止材を介して接合させ、容器３の内部
に半導体素子４を気密に封止することによって最終製品
としての半導体装置となる。
ば絶縁基体１の凹部1a底面に半導体素子４を接着剤を介
して取着するとともに半導体素子４の各電極をメタライ
ズ金属層５にボンディングワイヤ６を介して電気的に接
続し、しかる後、絶縁基体１の上面に蓋体２をガラス、
樹脂等から成る封止材を介して接合させ、容器３の内部
に半導体素子４を気密に封止することによって最終製品
としての半導体装置となる。
（考案の効果） 本考案の半導体素子収納用パッケージによれば半導体
素子の各電極を外部電気回路に電気的に接続するための
メタライズ配線層が絶縁基体の凹部周辺より凹部内壁面
及び凹部底面に設けた貫通孔を介して絶縁基体底面に導
出されていることからメタライズ配線層を有する絶縁基
体を未焼成セラミック部材の上面に枠部材を密着させる
ことによって製作する際、両部材間に密着不良に起因し
た空隙が形成されるのを有効に防止することができ、そ
の結果、絶縁基体の凹部内に半導体素子を気密に封止す
るのを可能として内部に収容される半導体素子を長期間
にわたり正常、且つ安定に作動させことができる。
素子の各電極を外部電気回路に電気的に接続するための
メタライズ配線層が絶縁基体の凹部周辺より凹部内壁面
及び凹部底面に設けた貫通孔を介して絶縁基体底面に導
出されていることからメタライズ配線層を有する絶縁基
体を未焼成セラミック部材の上面に枠部材を密着させる
ことによって製作する際、両部材間に密着不良に起因し
た空隙が形成されるのを有効に防止することができ、そ
の結果、絶縁基体の凹部内に半導体素子を気密に封止す
るのを可能として内部に収容される半導体素子を長期間
にわたり正常、且つ安定に作動させことができる。
また未焼成セラミック部材の上面に枠部材を密着させ
ることによって絶縁基体を製作する際、未焼成セラミッ
ク部材に枠部材を完全に密着させることができることか
ら両部材の密着部面積を狭くしても絶縁基体に設けた凹
部内の気密封止を完全となすことができ、その結果、絶
縁基体の形状を小型として、且つ得られる最終製品の半
導体装置の形状を極めて小型のものとなすことができ
る。
ることによって絶縁基体を製作する際、未焼成セラミッ
ク部材に枠部材を完全に密着させることができることか
ら両部材の密着部面積を狭くしても絶縁基体に設けた凹
部内の気密封止を完全となすことができ、その結果、絶
縁基体の形状を小型として、且つ得られる最終製品の半
導体装置の形状を極めて小型のものとなすことができ
る。
第１図は本考案の半導体素子収納用パッケージの一実施
例を示す断面図、第２図（ａ）（ｂ）（ｃ）は第１図に
示すパッケージの絶縁基体の製造方法を説明するための
各工程毎の断面図、第３図は従来の半導体素子収納用パ
ッケージの断面図、第４図は第３図に示すパッケージの
製造方法を説明するための断面図である。 １……絶縁基体、1a……凹部 1b……貫通孔、２……蓋体 ５……メタライズ配線層 ７……外部リード端子
例を示す断面図、第２図（ａ）（ｂ）（ｃ）は第１図に
示すパッケージの絶縁基体の製造方法を説明するための
各工程毎の断面図、第３図は従来の半導体素子収納用パ
ッケージの断面図、第４図は第３図に示すパッケージの
製造方法を説明するための断面図である。 １……絶縁基体、1a……凹部 1b……貫通孔、２……蓋体 ５……メタライズ配線層 ７……外部リード端子
Claims (1)
- 【請求項１】少なくとも１枚のセラミックグリーンシー
ト上に、半導体素子を収容するための凹部となる穴を有
するセラミックグリーンシートを積層するとともにこれ
を焼成して形成され、上面に半導体素子を収容するため
の段差を設けた凹部を有する絶縁基体と、前記絶縁基体
に被着され半導体素子の各電極を外部電気回路に電気的
に接続する複数個のメタライズ配線層と、前記凹部を閉
塞する蓋体とから成る半導体素子収納用パッケージにお
いて、前記各メタライズ配線層は、絶縁基体の凹部の段
差より、積層されたセラミックグリーンシート間を経由
することなく凹部内壁面及び絶縁基体に設けたスルーホ
ールを介して絶縁基体下面に延出されていることを特徴
とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990067541U JP2514094Y2 (ja) | 1990-06-26 | 1990-06-26 | 半導体素子収納用パッケ―ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990067541U JP2514094Y2 (ja) | 1990-06-26 | 1990-06-26 | 半導体素子収納用パッケ―ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0426546U JPH0426546U (ja) | 1992-03-03 |
| JP2514094Y2 true JP2514094Y2 (ja) | 1996-10-16 |
Family
ID=31601200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990067541U Expired - Lifetime JP2514094Y2 (ja) | 1990-06-26 | 1990-06-26 | 半導体素子収納用パッケ―ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2514094Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251488A (ja) * | 1998-03-05 | 1999-09-17 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
| TW427555U (en) * | 1999-10-06 | 2001-03-21 | Shen Ming Tung | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63261862A (ja) * | 1987-04-20 | 1988-10-28 | Sumitomo Electric Ind Ltd | 半導体装置 |
-
1990
- 1990-06-26 JP JP1990067541U patent/JP2514094Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426546U (ja) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2678511B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05335433A (ja) | 半導体素子収納用パッケージ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750232B2 (ja) | 電子部品収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2728565B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0739235Y2 (ja) | プラグイン型半導体素子収納用パッケージ | |
| JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0745962Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2728593B2 (ja) | 半導体素子収納用パッケージ | |
| JP3462072B2 (ja) | 電子部品収納用容器 | |
| JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2746802B2 (ja) | 半導体装置 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP3323010B2 (ja) | 半導体素子収納用パッケージ | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11238820A (ja) | 電子部品収納用パッケージ | |
| JP2000340704A (ja) | 半導体素子収納用パッケージ | |
| JPH05160283A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |