JPH05335433A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH05335433A JPH05335433A JP4134711A JP13471192A JPH05335433A JP H05335433 A JPH05335433 A JP H05335433A JP 4134711 A JP4134711 A JP 4134711A JP 13471192 A JP13471192 A JP 13471192A JP H05335433 A JPH05335433 A JP H05335433A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal frame
- package
- metal
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】小型で、且つ内部に収容する半導体素子を長期
間にわたり正常、且つ安定に作動させることができる半
導体素子収納用パッケージを提供することにある。 【構成】半導体素子３が搭載される搭載部１ａを有する
絶縁基体１と、該搭載部１ａを囲繞するようにして前記
絶縁基体に接合された金属枠体６と、前記金属枠体６の
上面に接合される蓋体２とから成る半導体素子収納用パ
ッケージであって、前記金属枠体６は打ち抜きプレス法
により成形された枠部材６ａ，６ｂを複数積層、あるい
はしぼりプレス加工法により成形された第１の枠部材６
ｃの上面に打ち抜きプレス法により成形された第２の枠
部材６ｄを積層して形成されている。
間にわたり正常、且つ安定に作動させることができる半
導体素子収納用パッケージを提供することにある。 【構成】半導体素子３が搭載される搭載部１ａを有する
絶縁基体１と、該搭載部１ａを囲繞するようにして前記
絶縁基体に接合された金属枠体６と、前記金属枠体６の
上面に接合される蓋体２とから成る半導体素子収納用パ
ッケージであって、前記金属枠体６は打ち抜きプレス法
により成形された枠部材６ａ，６ｂを複数積層、あるい
はしぼりプレス加工法により成形された第１の枠部材６
ｃの上面に打ち抜きプレス法により成形された第２の枠
部材６ｄを積層して形成されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは図３に示すようにアルミナセ
ラミックス等の電気絶縁材料から成り、上面中央部に半
導体素子が搭載される搭載部11a 及び該搭載部11a 周辺
から底面にかけて導出するタングステン、モリブデン、
マンガン等の高融点金属粉末から成るメタライズ配線層
12を有する絶縁基体11と、前記絶縁基体11の半導体素子
が搭載される搭載部11aを囲繞するようにして銀ロウ等
のロウ材を介して接合された金属枠体13と、該金属枠体
13の上面に接合される金属製の蓋体14とから構成されて
おり、絶縁基体11の半導体素子搭載部11a に半導体素子
15をロウ材、ガラス、樹脂等の接着剤を介して搭載固定
した後、該半導体素子15の各電極をメタライズ配線層12
にボンディングワイヤ16を介して電気的に接続させ、し
かる後、前記金属枠体13の上面に蓋体14をシームウエル
ド法等の溶接法を採用することによって接合させ、絶縁
基体11と金属枠体13及び蓋体14とから成る容器内部に半
導体素子15を気密に収容することによって最終製品とし
ての半導体装置となる。
体素子収納用パッケージは図３に示すようにアルミナセ
ラミックス等の電気絶縁材料から成り、上面中央部に半
導体素子が搭載される搭載部11a 及び該搭載部11a 周辺
から底面にかけて導出するタングステン、モリブデン、
マンガン等の高融点金属粉末から成るメタライズ配線層
12を有する絶縁基体11と、前記絶縁基体11の半導体素子
が搭載される搭載部11aを囲繞するようにして銀ロウ等
のロウ材を介して接合された金属枠体13と、該金属枠体
13の上面に接合される金属製の蓋体14とから構成されて
おり、絶縁基体11の半導体素子搭載部11a に半導体素子
15をロウ材、ガラス、樹脂等の接着剤を介して搭載固定
した後、該半導体素子15の各電極をメタライズ配線層12
にボンディングワイヤ16を介して電気的に接続させ、し
かる後、前記金属枠体13の上面に蓋体14をシームウエル
ド法等の溶接法を採用することによって接合させ、絶縁
基体11と金属枠体13及び蓋体14とから成る容器内部に半
導体素子15を気密に収容することによって最終製品とし
ての半導体装置となる。
【０００３】尚、前記金属枠体13は通常、コバール金属
や４２アロイ等の金属から成り、コバール金属等のイン
ゴット（塊）を圧延加工法により所定厚みの板状に成形
するとともこれを打ち抜きプレス法により枠状に打ち抜
くことによって形成されている。
や４２アロイ等の金属から成り、コバール金属等のイン
ゴット（塊）を圧延加工法により所定厚みの板状に成形
するとともこれを打ち抜きプレス法により枠状に打ち抜
くことによって形成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、金属枠体
13がコバール金属等から成る板を打ち抜きプレス法によ
り所定の枠状に打ち抜くことによって形成されており、
打ち抜きプレス法によって金属枠体13を形成する場合、
その打ち抜きの加工性の点から幅Ｗの広さを厚みｔの厚
さよりも大きな値としなければならない。そのため、絶
縁基体11の上面に厚みｔが厚い金属枠体13を接合させた
い際には金属枠体13の幅が必然的に広くなり、その結
果、半導体素子収納用パッケージの全体形状が大型化し
て、近時の小型化が進む通信機器等にはその実装が困難
となる欠点を有していた。
来の半導体素子収納用パッケージにおいては、金属枠体
13がコバール金属等から成る板を打ち抜きプレス法によ
り所定の枠状に打ち抜くことによって形成されており、
打ち抜きプレス法によって金属枠体13を形成する場合、
その打ち抜きの加工性の点から幅Ｗの広さを厚みｔの厚
さよりも大きな値としなければならない。そのため、絶
縁基体11の上面に厚みｔが厚い金属枠体13を接合させた
い際には金属枠体13の幅が必然的に広くなり、その結
果、半導体素子収納用パッケージの全体形状が大型化し
て、近時の小型化が進む通信機器等にはその実装が困難
となる欠点を有していた。
【０００５】そこで上記欠点を解消するために金属枠体
13を打ち抜きプレス法で形成するのに代えて幅Ｗの広さ
を厚みｔの厚さより小さい値として加工することができ
るしぼりプレス加工法を採用することによって形成する
ことが考えられる。しかしながら、金属枠体13をしぼり
プレス加工法を採用することによって形成した場合、金
属枠体13の上部内表面が曲面となり、金属枠体13の上面
に蓋体14を載置させ、両者をシームウエルド法等の溶接
によって接合させる際、蓋体14が金属枠体13上を滑って
両者を確実に接合させることができず、その結果、絶縁
基体11と金属枠体13及び蓋体14とから成る容器の気密封
止が不完全となり、内部に収容する半導体素子15を長期
間にわたり正常、且つ安定に作動させることができない
という欠点を誘発した。
13を打ち抜きプレス法で形成するのに代えて幅Ｗの広さ
を厚みｔの厚さより小さい値として加工することができ
るしぼりプレス加工法を採用することによって形成する
ことが考えられる。しかしながら、金属枠体13をしぼり
プレス加工法を採用することによって形成した場合、金
属枠体13の上部内表面が曲面となり、金属枠体13の上面
に蓋体14を載置させ、両者をシームウエルド法等の溶接
によって接合させる際、蓋体14が金属枠体13上を滑って
両者を確実に接合させることができず、その結果、絶縁
基体11と金属枠体13及び蓋体14とから成る容器の気密封
止が不完全となり、内部に収容する半導体素子15を長期
間にわたり正常、且つ安定に作動させることができない
という欠点を誘発した。
【０００６】
【発明の目的】本発明は上記諸欠点に鑑み案出されたも
ので、その目的は小型で、且つ内部に収容する半導体素
子を長期間にわたり正常、且つ安定に作動させることが
できる半導体素子収納用パッケージを提供することにあ
る。
ので、その目的は小型で、且つ内部に収容する半導体素
子を長期間にわたり正常、且つ安定に作動させることが
できる半導体素子収納用パッケージを提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は半導体素子が搭
載される搭載部を有する絶縁基体と、該搭載部を囲繞す
るようにして前記絶縁基体に接合された金属枠体と、前
記金属枠体の上面に接合される蓋体とから成る半導体素
子収納用パッケージであって、前記金属枠体は打ち抜き
プレス法により成形された枠部材を複数積層、あるいは
しぼりプレス加工法により成形された第１の枠部材の上
面に打ち抜きプレス法により成形された第２の枠部材を
積層して形成されていることを特徴とするものである。
載される搭載部を有する絶縁基体と、該搭載部を囲繞す
るようにして前記絶縁基体に接合された金属枠体と、前
記金属枠体の上面に接合される蓋体とから成る半導体素
子収納用パッケージであって、前記金属枠体は打ち抜き
プレス法により成形された枠部材を複数積層、あるいは
しぼりプレス加工法により成形された第１の枠部材の上
面に打ち抜きプレス法により成形された第２の枠部材を
積層して形成されていることを特徴とするものである。
【０００８】
【作用】本発明の半導体素子収納用パッケージによれ
ば、金属枠体を打ち抜きプレス法により成形された枠部
材を複数積層、あるいはしぼりプレス加工法により成形
された第１の枠部材の上面に打ち抜きプレス法により成
形された第２の枠部材を積層して形成したことからその
幅を狭くして、且つ高さを高いものとなすことができ、
その結果、半導体素子収納用パッケージを必要最小限の
大きさとし小型化を図ることができる。
ば、金属枠体を打ち抜きプレス法により成形された枠部
材を複数積層、あるいはしぼりプレス加工法により成形
された第１の枠部材の上面に打ち抜きプレス法により成
形された第２の枠部材を積層して形成したことからその
幅を狭くして、且つ高さを高いものとなすことができ、
その結果、半導体素子収納用パッケージを必要最小限の
大きさとし小型化を図ることができる。
【０００９】また前記金属枠体はその上面が平坦なもの
になるとともに該金属枠体への蓋体の接合が確実とな
り、半導体素子の気密封止の信頼性が大幅に向上して半
導体素子を長期間にわたり正常、且つ安定に作動させる
こともできる。
になるとともに該金属枠体への蓋体の接合が確実とな
り、半導体素子の気密封止の信頼性が大幅に向上して半
導体素子を長期間にわたり正常、且つ安定に作動させる
こともできる。
【００１０】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は電気絶縁材料から成る絶縁基体であ
り、2 は蓋体である。
る。図１は本発明の半導体素子収納用パッケージの一実
施例を示し、1 は電気絶縁材料から成る絶縁基体であ
り、2 は蓋体である。
【００１１】前記絶縁基体1 はその上面中央部に半導体
素子3 が搭載される搭載部1aを有し、該搭載部1aには半
導体素子3 が樹脂、ガラス、ロウ材等の接着剤を介して
搭載固定される。
素子3 が搭載される搭載部1aを有し、該搭載部1aには半
導体素子3 が樹脂、ガラス、ロウ材等の接着剤を介して
搭載固定される。
【００１２】前記絶縁基体1 は例えば、アルミナセラミ
ックス等から成り、アルミナ(Al 2O 3 ) シリカ(SiO2 )
、カルシア(CaO) 、マグネシア(MgO) 等の原料粉末に
適当な有機溶剤、溶媒を添加混合して泥漿状となすとと
もにこれを従来周知のドクターブレード法やカレンダー
ロール法を採用することによってセラミックグリーンシ
ート( セラミック生シート) を形成し、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施す
とともに複数枚積層し、高温( 約1600℃) で焼成するこ
とによって製作される。
ックス等から成り、アルミナ(Al 2O 3 ) シリカ(SiO2 )
、カルシア(CaO) 、マグネシア(MgO) 等の原料粉末に
適当な有機溶剤、溶媒を添加混合して泥漿状となすとと
もにこれを従来周知のドクターブレード法やカレンダー
ロール法を採用することによってセラミックグリーンシ
ート( セラミック生シート) を形成し、しかる後、前記
セラミックグリーンシートに適当な打ち抜き加工を施す
とともに複数枚積層し、高温( 約1600℃) で焼成するこ
とによって製作される。
【００１３】また前記絶縁基体1 には半導体素子3 が搭
載される搭載部1a周辺から底面にかけて導出する複数個
のメタライズ配線層4 が形成されており、該メタライズ
配線層4 の半導体素子搭載部1a周辺部には半導体素子3
の各電極がボンディングワイヤ5 を介して電気的に接続
され、また絶縁基体1 の底面に導出させた部位は外部電
気回路基板の配線導体に半田等のロウ材を介して取着接
続される。
載される搭載部1a周辺から底面にかけて導出する複数個
のメタライズ配線層4 が形成されており、該メタライズ
配線層4 の半導体素子搭載部1a周辺部には半導体素子3
の各電極がボンディングワイヤ5 を介して電気的に接続
され、また絶縁基体1 の底面に導出させた部位は外部電
気回路基板の配線導体に半田等のロウ材を介して取着接
続される。
【００１４】前記メタライズ配線層4 はタングステン
(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属粉
末から成り、該高融点金属粉末に適当な有機溶剤、溶媒
を添加混合して得た金属ペーストを従来周知のスクリー
ン印刷法等の厚膜手法を採用し、絶縁基体1 となるセラ
ミックグリーンシートに予め被着させておくことによっ
て絶縁基体1 の半導体素子搭載部1a周辺から底面にかけ
て導出するように被着形成される。
(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属粉
末から成り、該高融点金属粉末に適当な有機溶剤、溶媒
を添加混合して得た金属ペーストを従来周知のスクリー
ン印刷法等の厚膜手法を採用し、絶縁基体1 となるセラ
ミックグリーンシートに予め被着させておくことによっ
て絶縁基体1 の半導体素子搭載部1a周辺から底面にかけ
て導出するように被着形成される。
【００１５】尚、前記メタライズ配線層4 はその露出す
る外表面にニッケル、金等の良導電性で、且つ耐蝕性に
優れた金属をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくと、メタライズ配線層4 の酸化腐食を有
効に防止することができるとともにメタライズ配線層4
とボンディングワイヤ5 との接続及びメタライズ配線層
4 と外部電気回路基板の配線導体の接続が極めて強固な
ものとなる。従って、前記メタライズ配線層4 の酸化腐
食を防止し、メタライズ配線層4 とボンディングワイヤ
5 との接続及びメタライズ配線層4 と外部電気回路基板
の配線導体の接続との接続を強固なものとなすにはメタ
ライズ配線層4 の露出外表面にニッケル、金等を1.0 乃
至20.0μm の厚みに層着させておくことが好ましい。
る外表面にニッケル、金等の良導電性で、且つ耐蝕性に
優れた金属をメッキ法により1.0 乃至20.0μm の厚みに
層着させておくと、メタライズ配線層4 の酸化腐食を有
効に防止することができるとともにメタライズ配線層4
とボンディングワイヤ5 との接続及びメタライズ配線層
4 と外部電気回路基板の配線導体の接続が極めて強固な
ものとなる。従って、前記メタライズ配線層4 の酸化腐
食を防止し、メタライズ配線層4 とボンディングワイヤ
5 との接続及びメタライズ配線層4 と外部電気回路基板
の配線導体の接続との接続を強固なものとなすにはメタ
ライズ配線層4 の露出外表面にニッケル、金等を1.0 乃
至20.0μm の厚みに層着させておくことが好ましい。
【００１６】また前記絶縁基体1 の上面には金属枠体6
が半導体素子搭載部1aを囲繞するようにして接合されて
おり、該金属枠体6 は絶縁基体1 とともに半導体素子3
を収容するための空所を形成する作用を為す。
が半導体素子搭載部1aを囲繞するようにして接合されて
おり、該金属枠体6 は絶縁基体1 とともに半導体素子3
を収容するための空所を形成する作用を為す。
【００１７】前記金属枠体6 は第1 の枠部材6aと第2 の
枠部材6bを積層した構造を有しており、第1 の枠部材6a
及び第2 の枠部材6bは例えば、コバール金属(Fe-Ni-Co
合金) や４２アロイ(Fe-Ni合金) 等の金属板を打ち抜き
プレス法により幅及び厚みを同じ大きさとして打ち抜く
ことによって成形され、第 1及び第2 の枠部材6a、6bを
積層した金属枠体6 はその高さが幅に対し2 倍となって
いる。従って、この半導体素子収納用パッケージによれ
ば金属枠体6 の高さを高くしたとしても幅が大きく広が
ることは皆無でパッケージを必要最小限の小型のものと
なすことができる。
枠部材6bを積層した構造を有しており、第1 の枠部材6a
及び第2 の枠部材6bは例えば、コバール金属(Fe-Ni-Co
合金) や４２アロイ(Fe-Ni合金) 等の金属板を打ち抜き
プレス法により幅及び厚みを同じ大きさとして打ち抜く
ことによって成形され、第 1及び第2 の枠部材6a、6bを
積層した金属枠体6 はその高さが幅に対し2 倍となって
いる。従って、この半導体素子収納用パッケージによれ
ば金属枠体6 の高さを高くしたとしても幅が大きく広が
ることは皆無でパッケージを必要最小限の小型のものと
なすことができる。
【００１８】また前記金属枠体6 は打ち抜きプレス法に
より成形した第1 及び第2 の枠部材6a、6bを積層するこ
とによって形成されており、その上面は平坦である。従
って、後述する金属枠体6 の上面に蓋体2 をシームウエ
ルト法等の溶接によって接合させる際、両者の接合が確
実、強固となり、その結果、半導体素子3 の気密封止の
信頼性が大幅に向上し、半導体素子3 を長期間にわたり
正常、且つ安定に作動させることもできる。
より成形した第1 及び第2 の枠部材6a、6bを積層するこ
とによって形成されており、その上面は平坦である。従
って、後述する金属枠体6 の上面に蓋体2 をシームウエ
ルト法等の溶接によって接合させる際、両者の接合が確
実、強固となり、その結果、半導体素子3 の気密封止の
信頼性が大幅に向上し、半導体素子3 を長期間にわたり
正常、且つ安定に作動させることもできる。
【００１９】尚、前記金属枠体6 の絶縁基体1 上面への
接合は絶縁基体1 の上面外周部に予めメタライズ金属層
を被着させておき、該メタライズ金属層に銀ロウ等のロ
ウ材を介しロウ付けすることによって接合され、また第
1 の枠部材6aと第2 の枠部材6bとは同じく銀ロウ等のロ
ウ材により接合され金属枠体6 となっている。
接合は絶縁基体1 の上面外周部に予めメタライズ金属層
を被着させておき、該メタライズ金属層に銀ロウ等のロ
ウ材を介しロウ付けすることによって接合され、また第
1 の枠部材6aと第2 の枠部材6bとは同じく銀ロウ等のロ
ウ材により接合され金属枠体6 となっている。
【００２０】また前記金属枠体6 は打ち抜きプレス法に
よって成形された複数の枠部材を積層することによって
形成されるものに限らず、図2 に示す如く、しぼりプレ
ス加工法によって成形された第1 の枠部材6cと打ち抜き
プレス法によって成形された第2 の枠部材6dを積層する
ことによって形成してもよい。この場合、しぼりプレス
加工法によって成形された第1 の枠部材6cはその上部内
表面が曲面となるものの、上面に打ち抜きプレス法によ
って成形された平坦な第2 の枠部材6dが接合されるため
金属枠体6 の上面は平坦となり、その結果、金属枠体6
の上面に蓋体2をシームウエルト法等の溶接によって接
合させる際、両者の接合が確実、強固となり、半導体素
子3 の気密封止の信頼性を大幅に向上させて半導体素子
3 を長期間にわたり正常、且つ安定に作動させることが
できる。
よって成形された複数の枠部材を積層することによって
形成されるものに限らず、図2 に示す如く、しぼりプレ
ス加工法によって成形された第1 の枠部材6cと打ち抜き
プレス法によって成形された第2 の枠部材6dを積層する
ことによって形成してもよい。この場合、しぼりプレス
加工法によって成形された第1 の枠部材6cはその上部内
表面が曲面となるものの、上面に打ち抜きプレス法によ
って成形された平坦な第2 の枠部材6dが接合されるため
金属枠体6 の上面は平坦となり、その結果、金属枠体6
の上面に蓋体2をシームウエルト法等の溶接によって接
合させる際、両者の接合が確実、強固となり、半導体素
子3 の気密封止の信頼性を大幅に向上させて半導体素子
3 を長期間にわたり正常、且つ安定に作動させることが
できる。
【００２１】更に金属枠体6 をしぼりプレス加工法によ
って成形された第1 の枠部材6cと打ち抜きプレス法によ
って成形された第2 の枠部材6dとを積層することによっ
て形成すると金属枠体6 の幅を極めて狭いものとして、
且つ高さを高くなすことができる。そのためこの金属枠
体6 を用いれば半導体素子収納用パッケージをより必要
最小限の小型となすことができる。
って成形された第1 の枠部材6cと打ち抜きプレス法によ
って成形された第2 の枠部材6dとを積層することによっ
て形成すると金属枠体6 の幅を極めて狭いものとして、
且つ高さを高くなすことができる。そのためこの金属枠
体6 を用いれば半導体素子収納用パッケージをより必要
最小限の小型となすことができる。
【００２２】かくして本発明の半導体素子収納用パッケ
ージによれば、絶縁基体1 の半導体素子搭載部1aに半導
体素子3 を接着剤を介して搭載固定するとともに半導体
素子3 の各電極をメタライズ配線層4 にボンディングワ
イヤ5 を介して電気的に接続し、しかる後、絶縁基体1
の上面に接合された金属枠体6 に金属製の蓋体2 を載置
するとともにこれをシームウエルド法等の溶接により接
合させ、絶縁基体1 と金属枠体6 及び蓋体2 から成る容
器内部に半導体素子3 を気密に収容することによって最
終製品としての半導体装置となる。
ージによれば、絶縁基体1 の半導体素子搭載部1aに半導
体素子3 を接着剤を介して搭載固定するとともに半導体
素子3 の各電極をメタライズ配線層4 にボンディングワ
イヤ5 を介して電気的に接続し、しかる後、絶縁基体1
の上面に接合された金属枠体6 に金属製の蓋体2 を載置
するとともにこれをシームウエルド法等の溶接により接
合させ、絶縁基体1 と金属枠体6 及び蓋体2 から成る容
器内部に半導体素子3 を気密に収容することによって最
終製品としての半導体装置となる。
【００２３】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能である。
【００２４】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、金属枠体を打ち抜きプレス法により成形された
枠部材を複数積層、あるいはしぼりプレス加工法により
成形された第１の枠部材の上面に打ち抜きプレス法によ
り成形された第２の枠部材を積層して形成したことから
金属枠体の高さを高くしたとしても幅が大きく広がるこ
とは皆無でパッケージを必要最小限の小型のものとなす
ことができる。
よれば、金属枠体を打ち抜きプレス法により成形された
枠部材を複数積層、あるいはしぼりプレス加工法により
成形された第１の枠部材の上面に打ち抜きプレス法によ
り成形された第２の枠部材を積層して形成したことから
金属枠体の高さを高くしたとしても幅が大きく広がるこ
とは皆無でパッケージを必要最小限の小型のものとなす
ことができる。
【００２５】また金属枠体はその上面が平坦となり、金
属枠体の上面に蓋体をシームウエルト法等の溶接によっ
て接合させる際、両者の接合が確実、強固となり、その
結果、半導体素子の気密封止の信頼性が大幅に向上し、
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることもできる。
属枠体の上面に蓋体をシームウエルト法等の溶接によっ
て接合させる際、両者の接合が確実、強固となり、その
結果、半導体素子の気密封止の信頼性が大幅に向上し、
半導体素子を長期間にわたり正常、且つ安定に作動させ
ることもできる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】本発明の他の実施例を示す断面図である。
【図３】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
１・・・・・絶縁基体 １ａ・・・・半導体素子搭載部 ２・・・・・蓋体 ３・・・・・半導体素子 ４・・・・・メタライズ配線層 ６・・・・・金属枠体 ６ａ，６ｃ・・・第１の枠部材 ６ｂ，６ｄ・・・第２の枠部材
Claims (2)
- 【請求項１】半導体素子が搭載される搭載部を有する絶
縁基体と、該搭載部を囲繞するようにして前記絶縁基体
に接合された金属枠体と、前記金属枠体の上面に接合さ
れる蓋体とから成る半導体素子収納用パッケージであっ
て、前記金属枠体は打ち抜きプレス法により成形された
枠部材を複数積層して形成されていることを特徴とする
半導体素子収納用パッケージ。 - 【請求項２】半導体素子が搭載される搭載部を有する絶
縁基体と、該搭載部を囲繞するようにして前記絶縁基体
に接合された金属枠体と、前記金属枠体の上面に接合さ
れる蓋体とから成る半導体素子収納用パッケージであっ
て、前記金属枠体はしぼりプレス加工法により成形され
た第１の枠部材の上面に打ち抜きプレス法により成形さ
れた第２の枠部材を積層して形成されていることを特徴
とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134711A JP2763446B2 (ja) | 1992-05-27 | 1992-05-27 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4134711A JP2763446B2 (ja) | 1992-05-27 | 1992-05-27 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335433A true JPH05335433A (ja) | 1993-12-17 |
| JP2763446B2 JP2763446B2 (ja) | 1998-06-11 |
Family
ID=15134817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4134711A Expired - Fee Related JP2763446B2 (ja) | 1992-05-27 | 1992-05-27 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2763446B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856212A (en) * | 1994-05-11 | 1999-01-05 | Goldstar Electron Co., Ltd. | Method of producing semiconductor package having solder balls |
| JPH11251488A (ja) * | 1998-03-05 | 1999-09-17 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
| JP2002261179A (ja) * | 2001-02-27 | 2002-09-13 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2002353350A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2010010618A (ja) * | 2008-06-30 | 2010-01-14 | Kyocera Kinseki Corp | 電子部品用の容器体 |
| JP2011522409A (ja) * | 2008-05-27 | 2011-07-28 | エプコス アクチエンゲゼルシャフト | 電子素子のための密閉されたハウジングと製造方法 |
| CN103165569A (zh) * | 2011-12-19 | 2013-06-19 | 同欣电子工业股份有限公司 | 一种半导体气密封装结构及其制造方法 |
| JP2015225949A (ja) * | 2014-05-28 | 2015-12-14 | 日本特殊陶業株式会社 | 配線基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856357A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 半導体装置用パツケ−ジ |
| JPS6231144A (ja) * | 1985-08-02 | 1987-02-10 | Fujitsu Ltd | 半導体装置 |
| JPH03290952A (ja) * | 1990-04-06 | 1991-12-20 | Hitachi Ltd | 半導体パッケージ |
-
1992
- 1992-05-27 JP JP4134711A patent/JP2763446B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856357A (ja) * | 1981-09-30 | 1983-04-04 | Fujitsu Ltd | 半導体装置用パツケ−ジ |
| JPS6231144A (ja) * | 1985-08-02 | 1987-02-10 | Fujitsu Ltd | 半導体装置 |
| JPH03290952A (ja) * | 1990-04-06 | 1991-12-20 | Hitachi Ltd | 半導体パッケージ |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5856212A (en) * | 1994-05-11 | 1999-01-05 | Goldstar Electron Co., Ltd. | Method of producing semiconductor package having solder balls |
| JPH11251488A (ja) * | 1998-03-05 | 1999-09-17 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
| JP2002261179A (ja) * | 2001-02-27 | 2002-09-13 | Kyocera Corp | 電子部品収納用パッケージ |
| JP4562301B2 (ja) * | 2001-02-27 | 2010-10-13 | 京セラ株式会社 | 電子部品収納用パッケージ |
| JP2002353350A (ja) * | 2001-05-28 | 2002-12-06 | Kyocera Corp | 電子部品収納用パッケージ |
| JP2011522409A (ja) * | 2008-05-27 | 2011-07-28 | エプコス アクチエンゲゼルシャフト | 電子素子のための密閉されたハウジングと製造方法 |
| JP2010010618A (ja) * | 2008-06-30 | 2010-01-14 | Kyocera Kinseki Corp | 電子部品用の容器体 |
| CN103165569A (zh) * | 2011-12-19 | 2013-06-19 | 同欣电子工业股份有限公司 | 一种半导体气密封装结构及其制造方法 |
| JP2015225949A (ja) * | 2014-05-28 | 2015-12-14 | 日本特殊陶業株式会社 | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2763446B2 (ja) | 1998-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05335433A (ja) | 半導体素子収納用パッケージ | |
| JPH11126847A (ja) | 電子部品収納用パッケージ | |
| JP2514094Y2 (ja) | 半導体素子収納用パッケ―ジ | |
| JP2801449B2 (ja) | 半導体素子収納用パッケージ | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06196577A (ja) | 電子素子収納用パッケージ | |
| JP2740605B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH11126836A (ja) | 圧電振動子収納用パッケージ | |
| JP3176246B2 (ja) | 半導体素子収納用パッケージ | |
| JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
| JP2740606B2 (ja) | 半導体素子収納用パッケージ | |
| JPH08115990A (ja) | 半導体素子収納用パッケージ | |
| JP2750255B2 (ja) | 電子部品収納用パッケージ | |
| JP2958211B2 (ja) | 半導体素子収納用パッケージ | |
| JPH06244294A (ja) | 電子部品収納用パッケージ | |
| JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
| JP2724083B2 (ja) | 半導体素子収納用パッケージ | |
| JP2948991B2 (ja) | 半導体素子収納用パッケージ | |
| JPH1167950A (ja) | 電子部品収納用パッケージ | |
| JPH08125049A (ja) | 半導体素子収納用パッケージ | |
| JP2000183560A (ja) | 電子部品収納用容器 | |
| JPH08227947A (ja) | 半導体素子収納用パッケージ | |
| JP2003163560A (ja) | 圧電振動子収納用容器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |